DE102004030813A1

DE102004030813A1 - Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Info

Publication number: DE102004030813A1
Application number: DE102004030813A
Authority: DE
Inventors: Harry Hedler; Thorsten Meyer
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2004-06-25
Filing date: 2004-06-25
Publication date: 2006-01-19
Anticipated expiration: 2024-06-26
Also published as: US7217646B2; DE102004030813B4; US20050285152A1

Abstract

Die vorliegende Erfindung schafft ein Verfahren zur Verbindung einer integrierten Schaltung (C1), insbesondere von einem Chip oder einem Wafer oder einem Hybrid, mit einem Substrat (C2), welches folgende Schritte aufweist: Vorsehen einer ersten elektrischen Kontaktstruktur (KF1, BP, LB; KF1, BP') auf euber ersten Hauptfläche (HF1) der integrierten Schaltung (C1); Vorsehen einer entsprechenden zweiten elektrischen Kontaktstruktur (KF2) auf einer zweiten Hauptfläche (HF2) des Substrats (C2); wobei mindestens eine der ersten elektrischen Kontaktstruktur (KF1, BP, LB; KF1, BP') und zweiten elektrischen Kontaktstruktur (KF2) elastisch ist; Aufsetzen der ersten elektrischen Kontaktstruktur (KF1, BP, LB; KF1, BP') auf die entsprechende zweite elektrische Kontaktstruktur (KF2), so dass beide in elektrischem Kontakt und unter mechanischem Kompressionsdruck (P) stehen; und Verbinden eines die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') umgebenden Bereichs der Hauptfläche (HF1) mit einem entsprechenden die zweite elektrische Kontaktstruktur (KF2) der zweiten Hauptfläche (HF2) umgebenden Bereich durch eine Klebeschicht (KS), so dass die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') und/oder die zweite elektrische Kontaktstruktur (KF2) im verbundenen Zustand komprimiert ist. Die Erfindung schafft ebenfalls eine entsprechende Schaltungsanordnung.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und eine entsprechende Schaltungsanordnung.
Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf Chips mit integrierten Schaltungen in Silizium-Technologie erläutert.

Die klassische Lösung sieht zur Verbindung einer integrierten Schaltung mit einem Substrat Drahtbonds vor, welche einen hohen Platzbedarf haben.

CSP(Chip Size Package)- oder WLP(Wafer Level Package)-Lösungen zur Verbindung einer integrierten Schaltung mit einem Substrat weisen Zuverlässigkeitsprobleme bei Temperaturwechseln insbesondere bei großen Chips auf.

Bei Chip Size Packages und Wafer Level Packages sind bisher im wesentlichen zwei Arten von Verbindungsstrukturen zwischen dem Chip und dem Substrat bekannt.

Eine übliche Lösung zur Verbindung einer integrierten Schaltung mit einem Substrat ist die Verwendung von Ball-Grid-Arrays mit starren Lotkügelchen oder Bumps zur mechanischen Verbindung ggfs. unter zusätzlicher Verwendung einer Unterfüllung, um die Stabilität zu erhöhen.

Bei dieser üblichen Lösung führt die Fehlanpassung der thermischen Eigenschaften des Chips und des Substrats, insbesondere des thermischen Ausdehnungskoeffizienten, zu großen Zuverlässigkeitsrisiken. Die Lotkügelchen können bei Tempera turwechseln abgeschert werden. Insbesondere bei großen Chips beschränkt dies die Zuverlässigkeit erheblich.

Noch eine weitere Lösung zur Verbindung einer integrierten Schaltung mit einem Substrat ist die Verwendung elastischer Erhebungen. Aus der WO 00/79589 A1 ist ein elektronisches Bauelement bekannt, welches auf einer Oberfläche flexible Erhöhungen aus einem isolierenden Material aufweist, wobei ein elektrischer Kontakt auf der flexiblen Erhebung angeordnet ist und ein Leitungspfad auf der Oberfläche oder im Inneren der flexiblen Erhebung zwischen dem elektrischen Kontakt und der elektronischen Schaltung angeordnet ist. Der Vorteil dieser Lösung ist eine geringere Aufbauhöhe, eine höhere Zuverlässigkeit und geringere Kosten. In diesem Zusammenhang ist es bekannt, die elastischen Kontaktelemente auf das Substrat zu löten bzw. zu kleben. Beiden Gruppen ist gemeinsam, daß die Kontaktelemente des Chips fest mit den Kontaktelementen des Substrats entweder durch Lot oder durch einen Leitkleber verbunden werden.

Weitere Nachteile der bekannten Lösungen sind der hohe Platzbedarf, die hohen Hochfrequenz-Impedanzen sowie eine fehlende Eignung für einen Direktkontaktchip/Chip bzw. Chip/Substrat.

Eine Aufgabe der vorliegenden Erfindung liegt darin, ein einfacheres und kostengünstiges Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und eine entsprechende Schaltungsanordnung zu schaffen, welches von thermischer Fehlanpassung weitgehend unbeeinflusst bleibt und einen sicheren elektrischen Kontakt gewährleistet.

Erfindungsgemäß wird diese Aufgabe durch das Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat nach Anspruch 1 und die entsprechende Schaltungsanordnung nach Anspruch 11 gelöst.

Die der vorliegenden Erfindung zugrunde liegende Idee liegt darin, ein Kontaktsystem zu verwenden, bei dem die Enden der Kontaktelemente von integrierter Schaltung und Substrat aufeinander aufgelegt sind und gleichzeitig unter einem bestimmten eingefrorenen Kompressionsdruck stehen.

Dabei kann die elektrische Kontaktstruktur der integrierten Schaltung und/oder die elektrische Kontaktstruktur des Substrats elastische Erhebungen aufweisen.

Die Kontaktoberflächen der beidseitigen Kontaktstrukturen sollten so beschaffen sein, dass sie langzeitstabil hinsichtlich des Druckkontakts sind und eine gute elektrische Funktionstüchtigkeit aufweisen. Es ist außerdem darauf zu achten, dass das Material der elastischen Erhebungen im gesamten Anwendungsbereich die gewünschte Elastizität behält.

Die erfindungsgemäß vorgesehene elastische Kontaktstruktur ermöglicht, zwischen den Partnern bestehende Unterschiede in der Längenausdehnung in der Verbindungsebene auszugleichen, sowie einen sicheren elektrischen Kontakt zwischen den Partnern in der Kompressionsrichtung zu erzielen. Bei derartigen Verbindungen lassen sich vorteilhafterweise eine mechanische Verbindung sowie ein elektrischer Kontakt in einem Arbeitsschritt herstellen.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.

Gemäß einer bevorzugten Weiterbildung weist die erste elektrische Kontaktstruktur eine Kontaktfläche auf der ersten Hauptfläche der integrierten Schaltung, eine nichtleitende elastische Erhebung und eine die Oberseite der nichtleitenden elastischen Erhebung mit der Kontaktfläche verbindende Leiterbahn auf.

Gemäß einer weiteren bevorzugten Weiterbildung weist die erste elektrische Kontaktstruktur eine Kontaktfläche auf der ersten Hauptfläche der integrierten Schaltung und eine leitende elastische Erhebung auf.

Gemäß einer weiteren bevorzugten Weiterbildung ist der die erste elektrische Kontaktstruktur umgebende Bereich der Hauptfläche mit einer Abdeckschicht bedeckt und die Klebeschicht auf der Abdeckschicht vorgesehen.

Gemäß einer weiteren bevorzugten Weiterbildung überlappt die Abdeckschicht die Kontaktfläche auf der ersten Hauptfläche der integrierten Schaltung in ihrer Peripherie teilweise.

Gemäß einer weiteren bevorzugten Weiterbildung ist das Substrat eine weitere integrierte Schaltung, insbesondere ein Chip oder ein Wafer oder ein Hybrid.

Gemäß einer weiteren bevorzugten Weiterbildung ist der die zweite elektrische Kontaktstruktur umgebende Bereich der Hauptfläche mit einer weiteren Abdeckschicht bedeckt ist und die Klebeschicht auf der weiteren Abdeckschicht vorgesehen.

Gemäß einer weiteren bevorzugten Weiterbildung weist die zweite elektrische Kontaktstruktur eine weitere Kontaktfläche auf und überlappt die weitere Abdeckschicht die weitere Kontaktfläche auf der zweiten Hauptfläche des Substrats in ihrer Peripherie teilweise.

Gemäß einer weiteren bevorzugten Weiterbildung werden die erste elektrische Kontaktstruktur und die entsprechende elektrischen Kontaktfläche, vorzugsweise durch Löten oder Leitkleben, miteinander verbunden.

Gemäß einer weiteren bevorzugten Weiterbildung weist die Klebeschicht eine derartige Elastizität auf, dass sie in der gemeinsamen Ebene der ersten und zweiten Hauptfläche bei unter schiedlicher thermischer Ausdehnung von dem Substrat und der integrierten Schaltung eine gegenseitige Verschiebung ermöglicht.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
Es zeigen:
1a–d schematische Darstellungen eines Verfahrens zur Verbindung einer integrierten Schaltung mit einem Substrat gemäss einer ersten Ausführungsform der vorliegenden Erfindung; und
2a–d schematische Darstellungen eines Verfahrens zur Verbindung einer integrierten Schaltung mit einem Substrat gemäss einer zweiten Ausführungsform der vorliegenden Erfindung.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
Bei den beiden nachstehend erläuterten Ausführungsbeispielen ist das Substrat ohne Beschränkung der Allgemeinheit eine integrierte Schaltung in Chipform.
1a, b sind schematische Darstellungen eines Verfahrens zur Verbindung einer integrierten Schaltung mit einem Substrat gemäss einer ersten Ausführungsform der vorliegenden Erfindung.
In 1a bezeichnet Bezugszeichen C1 eine erste integrierte Schaltung in Chipform, welche in einer Hauptfläche HF1 eine erste Kontaktfläche KF1 aufweist. Die Hauptfläche HF1 weist weiterhin eine Abdeckschicht AS1 aus Polyimid vor, welche die die Kontaktfläche umgebende Hauptfläche HF1 überdeckt und die Peripherie der Kontaktfläche KF1 überlappt.
In einem weiteren Verfahrensschritt, der in 1b illustriert ist, wird auf der Kontaktfläche KF1 eine nicht leitende elastische Erhebung BP vorgesehen und deren Oberseite mittels einer Leiterbahn LB mit der Kontaktfläche KF1 verbunden. Bevorzugte Technologien zur Herstellung der elastischen Erhebung BP sind Drucktechnologie, Dispensieren, Ink-Jetting, Spin-Coating, Spraying bzw. Photo-Lithographie. Insbesondere im Falle einer nicht leitfähigen elastischen Erhebung BP lässt sich die Leiterbahn LB durch partielle Metallisierung mittels Sputtern, stromlosen oder stromverwendenden Plattieren realisieren.
Weiter mit Bezug auf 1c wird eine zweite integrierte Schaltung C2 in Chipform bereitgestellt, welche eine entsprechende zweite Kontaktfläche KF2 auf einer Hauptfläche HF2 aufweist. Auch die zweite Hauptfläche HF2 ist in der Peripherie der Kontaktfläche KF2 mit einer zweiten Abdeckschicht AS2 aus Polyimid überdeckt, die die Peripherie der Kontaktfläche KF2 überlappt. Au/Au-Kontaktoberflächen sind bei den Kontaktflächen KF1, KF1 bzw. der Leiterbahn LB bevorzugt.
In einem weiteren Prozessschritt ist zwischen den beiden integrierten Schaltungen C1, C2 eine Klebeschicht KS vorgesehen, und zwar im Bereich, wo die Abdeckschichten AS1 bzw. AS2 vorhanden sind, also im Überlappbereich und im Umgebungsbereich der Kontaktflächen KF1, KF2. Die Klebeschicht KS wird vorzugsweise auf eine der beiden Abdeckschichten AS1 bzw. AS2 z. B. durch Dispensieren aufgebracht.
Daran anschließend wird Kompressionsdruck P an die den Hauptflächen HF1, HF2 gegenüberliegenden Flächen der integrierten Schaltungen C1, C2 angelegt und die Klebeschicht KS ausgehärtet. Dies führt zum in 1d gezeigten Zustand, gemäß dem die elastische Erhebung BP mit der darauf befindlichen Lei terbahn LB komprimiert ist und auf die Kontaktfläche KF2 drückt, um einen stabilen elektrischen Kontakt zu ermöglichen.
2a, b sind schematische Darstellungen eines Verfahrens zur Verbindung einer integrierten Schaltung mit einem Substrat gemäss einer zweiten Ausführungsform der vorliegenden Erfindung.
Das in 2a–d geschilderte zweite Ausführungsbeispiel unterscheidet sich von dem oben beschriebenen ersten Ausführungsbeispiel lediglich darin, dass die elastische Erhebung BP' leitend ist, also die Leiterbahn LB weggelassen werden kann. Diese Leitfähigkeit wird beispielsweise dadurch erzielt, dass dem elastischen Kunststoff eine leitfähige Komponente beigemischt wird.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
Die vorliegende Erfindung ist insbesondere nicht nur für Chips, sondern auch für Hybride, Wafer oder sonstige integrierte Schaltungen anwendbar.
Selbstverständlich könnte das Substrat jedoch auch eine Leiterplatte oder ein sonstiges Substrat sein. Im Fall der Montage eines Chips, der beispielsweise aus Silizium hergestellt ist, als erste integrierte Schaltung auf einem Substrat, das beispielsweise aus einem Kunststoff hergestellt ist, wirkt die Verklebung mittels der Klebeschicht KS als Ausgleich gegenüber unterschiedlichen Längenausdehnungen der Verbindungsebene. Ebenso bewirkt die elastische Eigenschaft der Kontaktstruktur, dass kein Verbiegen oder Verrutschen des Kontakts stattfinden kann und somit und somit eine sichere elektrische Verbindung auch bei thermischer Belastung erhalten bleibt.
Das Verbinden der ersten und zweiten integrierten Schaltung C1, C2 erfolgt vorzugsweise durch Aufbügeln, wobei der zwischen den beiden Verbindungspartnern eingefügte Kleber der Klebeschicht KS aushärtet und der elastische Kontakt unter Vorspannung einfriert.
Obwohl in den Ausführungsbeispielen die Verbindung zwischen der Leiterbahn LB und der Kontaktfläche KF2 lediglich eine Druckverbindung ist, kann diese Verbindung selbstverständlich durch Löten oder Leitkleben verstärkt werden. In diesem Fall wirkt die Abdeckschicht AS1 bzw. AS2 vorteilhafterweise als Lötstopp bzw. Leitkleberstopp.

C1: integrierte Schaltung
C2: integrierte Schaltung, Substrat
HF1, HF2: erste, zweite Hauptfläche
AS1, AS2: Abdeckschicht
KS: Klebeschicht
KF1, KF2: Kontaktfläche
BP, BP': elastische Erhebung
LB: Leiterbahn
P: Kompressionsdruck

Claims

Verfahren zur Verbindung einer integrierten Schaltung (C1), insbesondere von einem Chip oder einem Wafer oder einem Hybrid, mit einem Substrat (C2), welches folgende Schritte aufweist: Vorsehen einer ersten elektrischen Kontaktstruktur (KF1, BP, LB; KF1, BP') auf einer ersten Hauptfläche (HF1) der integrierten Schaltung (C1); Vorsehen einer entsprechenden zweiten elektrischen Kontaktstruktur (KF2) auf einer zweiten Hauptfläche (HF2) des Substrats (C2); wobei mindestens eine der ersten elektrischen Kontaktstruktur (KF1, BP, LB; KF1, BP') und zweiten elektrischen Kontaktstruktur (KF2) elastisch ist; Aufsetzen der ersten elektrischen Kontaktstruktur (KF1, BP, LB; KF1, BP') auf die entsprechende zweite elektrische Kontaktstruktur (KF2), so dass beide in elektrischem Kontakt und unter mechanischem Kompressionsdruck (P) stehen; und Verbinden eines die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') umgebenden Bereichs der Hauptfläche (HF1) mit einem entsprechenden die zweite elektrische Kontaktstruktur (KF2) der zweiten Hauptfläche (HF2) umgebenden Bereich durch eine Klebeschicht (KS), so dass die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') und/oder die zweite elektrische Kontaktstruktur (KF2) im verbundenen Zustand komprimiert ist.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') eine Kontaktfläche (KF1) auf der ersten Hauptfläche (HF1) der integrierten Schaltung (C1), eine nichtleitende elastische Erhebung (BP) und eine die Oberseite der nichtleitenden elastischen Erhebung (BP) mit der Kontaktfläche (KF1) verbindende Leiterbahn (LB) aufweist.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') eine Kontaktfläche (KF1) auf der ersten Hauptfläche (HF1) der integrierten Schaltung (C1) und eine leitende elastische Erhebung (BP') aufweist.
Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass der die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') umgebende Bereich der Hauptfläche (HF1) mit einer Abdeckschicht (AS1) bedeckt ist und die Klebeschicht (KS) auf der Abdeckschicht (AS1) vorgesehen wird.
Verfahren nach Anspruch 4 in Verbindung mit Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Abdeckschicht (AS1) die Kontaktfläche (KF1) auf der ersten Hauptfläche (HF1) der integrierten Schaltung (C1) in ihrer Peripherie teilweise überlappt.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (C2) eine weitere integrierte Schaltung, insbesondere ein Chip oder ein Wafer oder ein Hybrid, ist.
Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der die zweite elektrische Kontaktstruktur (KF2) umgebende Bereich der Hauptfläche (HF2) mit einer weiteren Abdeckschicht (AS2) bedeckt ist und die Klebeschicht (KS) auf der weiteren Abdeckschicht (AS2) vorgesehen wird.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die zweite elektrische Kontaktstruktur (KF2) eine weitere Kontaktfläche (KF2) aufweist und die weitere Abdeckschicht (AS2) die weitere Kontaktfläche (KF2) auf der zweiten Hauptfläche (HF2) des Substrats (C2) in ihrer Peripherie teilweise überlappt.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') und die entsprechende elektrischen Kontaktfläche (KF2), vorzugsweise durch Löten oder Leitkleben, miteinander verbunden werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Klebeschicht (KS) eine derartige Elastizität aufweist, dass sie in der gemeinsamen Ebene der ersten und zweiten Hauptfläche (HF1, HF2) bei unterschiedlicher thermischer Ausdehnung von dem Substrat (C2) und der integrierten Schaltung (C1) eine gegenseitige Verschiebung ermöglicht.
Schaltungsanordnung, die eine Verbindung einer integrierten Schaltung (C1), insbesondere von einem Chip oder einem Wafer oder einem Hybrid, mit einem Substrat (C2) aufweist, mit: einer ersten elektrischen Kontaktstruktur (KF1, BP, LB; KF1, BP') auf einer ersten Hauptfläche (HF1) der integrierten Schaltung (C1); einer entsprechenden zweiten elektrischen Kontaktstruktur (KF2) auf einer zweiten Hauptfläche (HF2) des Substrats (C2); wobei mindestens eine der ersten elektrischen Kontaktstruktur (KF1, BP, LB; KF1, BP') und zweiten elektrischen Kontaktstruktur (KF2) elastisch ist; und wobei ein die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') umgebender Bereich der Hauptfläche (HF1) mit einem entsprechenden die zweite elektrische Kontaktstruktur (KF2) der zweiten Hauptfläche (HF2) umgebenden Bereich durch eine Klebeschicht (KS) verbunden ist, so dass die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') und die entsprechende zweite elektrische Kontaktstruktur (KF2) in elektrischem Kontakt stehen und die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') und/oder die zweite elektrische Kontaktstruktur (KF2) im verbundenen Zustand komprimiert ist.
Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, dass die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') eine Kontaktfläche (KF1) auf der ersten Hauptfläche (HF1) der integrierten Schaltung (C1), eine nichtleitende elastische Erhebung (BP) und eine die Oberseite der nichtleitenden elastischen Erhebung (BP) mit der Kontaktfläche (KF1) verbindende Leiterbahn (LB) aufweist.
Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, dass die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') eine Kontaktfläche (KF1) auf der ersten Hauptfläche (HF1) der integrierten Schaltung (C1) und eine leitende elastische Erhebung (BP') aufweist.
Schaltungsanordnung nach Anspruch 11, 12 oder 13, dadurch gekennzeichnet, dass der die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') umgebende Bereich der Hauptfläche (HF1) mit einer Abdeckschicht (AS1) bedeckt ist und die Klebeschicht (KS) auf der Abdeckschicht (AS1) vorgesehen wird.
Schaltungsanordnung nach Anspruch 14 in Verbindung mit Anspruch 12 oder 13, dadurch gekennzeichnet, dass die Abdeckschicht (AS1) die Kontaktfläche (KF1) auf der ersten Hauptfläche (HF1) der integrierten Schaltung (C1) in ihrer Peripherie teilweise überlappt.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche 11 bis 15, dadurch gekennzeichnet, dass das Substrat (C2) eine weitere integrierte Schaltung, insbesondere ein Chip oder ein Wafer oder ein Hybrid, ist.
Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, dass der die zweite elektrische Kontaktstruktur (KF2) umgebende Bereich der Hauptfläche (HF2) mit einer weiteren Abdeckschicht (AS2) bedeckt ist und die Klebeschicht (KS) auf der weiteren Abdeckschicht (AS2) vorgesehen wird.
Schaltungsanordnung nach Anspruch 17, dadurch gekennzeichnet, dass die zweite elektrische Kontaktstruktur (KF2) eine weitere Kontaktfläche (KF2) aufweist und die weitere Abdeckschicht (AS2) die Kontaktfläche (KF2) auf der zweiten Hauptfläche (HF2) des Substrats (C2) in ihrer Peripherie teilweise überlappt.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche 11 bis 18, dadurch gekennzeichnet, dass die erste elektrische Kontaktstruktur (KF1, BP, LB; KF1, BP') und die entsprechende zweite elektrische Kontaktstruktur (KF2), vorzugsweise durch Löten oder Leitkleben, miteinander verbunden sind.
Schaltungsanordnung nach einem der vorhergehenden Ansprüche 11 bis 19, dadurch gekennzeichnet, dass die Klebeschicht (KS) eine derartige Elastizität aufweist, dass sie in der gemeinsamen Ebene der ersten und zweiten Hauptfläche (HF1, HF2) bei unterschiedlicher thermischer Ausdehnung von dem Substrat (C2) und der integrierten Schaltung (C1) eine gegenseitige Verschiebung ermöglicht.