[go: up one dir, main page]

DE102004026002A1 - Halbleiterbauelement mit Festkörperelektrolytspeicherzellen und Herstellungsverfahren - Google Patents

Halbleiterbauelement mit Festkörperelektrolytspeicherzellen und Herstellungsverfahren Download PDF

Info

Publication number
DE102004026002A1
DE102004026002A1 DE102004026002A DE102004026002A DE102004026002A1 DE 102004026002 A1 DE102004026002 A1 DE 102004026002A1 DE 102004026002 A DE102004026002 A DE 102004026002A DE 102004026002 A DE102004026002 A DE 102004026002A DE 102004026002 A1 DE102004026002 A1 DE 102004026002A1
Authority
DE
Germany
Prior art keywords
electrode
insulator layer
solid electrolyte
layer
reactive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004026002A
Other languages
English (en)
Other versions
DE102004026002B4 (de
Inventor
Cay-Uwe Dr. Pinnow
Thomas Dr. Happ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004026002A priority Critical patent/DE102004026002B4/de
Publication of DE102004026002A1 publication Critical patent/DE102004026002A1/de
Application granted granted Critical
Publication of DE102004026002B4 publication Critical patent/DE102004026002B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit einem Halbleitersubstrat und wenigstens einer parallel zu einer Hauptoberfläche des Halbleitersubstrats angeordneten, mit elektrischen Anschlusskontakten versehenen ersten Isolatorschicht sowie Festkörperelektrolytspeicherzellen, die zwischen einem hochohmigen AUS-Zustand und einem niedrigohmigen EIN-Zustand geschaltet werden können, welches sich dadurch auszeichnet, dass jede Festkörperelektrolytspeicherzelle einen zur Hauptoberfläche des Halbleitersubstrats parallelen Aufbau hat. Ferner betrifft die Erfindung ein Herstellungsverfahren hierfür.

Description

  • Die vorliegende Erfindung liegt auf dem Gebiet der nichtflüchtigen Speicher und betrifft insbesondere ein Halbleiterbauelement mit Festkörperelektrolytspeicherzellen, sowie ein Herstellungsverfahren hierfür.
  • Heutzutage werden als nichtflüchtige Speicher häufig Flash-Speicher eingesetzt. Ein Flash-Speicher ist ein auf Ladungsspeicherung auf einem Floating-Gate basierender Speicher, welcher typischerweise eine aus Spalten und Reihen zusammengesetzte Matrixstruktur aufweist. Die Zellen sind in Abhängigkeit von ihrer Architektur (z. B. NOR oder NAND) parallel oder in Serie geschaltet. Jede Speicherzelle weist ein Control-Gate und ein Floating-Gate auf, welche durch eine dünne Tunneloxidschicht voneinander getrennt sind. Wird ein elektrisches Feld an Source, Drain und an das Control-Gate angelegt, können Elektronen zwischen dem aktiven Bereich des Halbleitersubstrats und dem Floating-Gate tunneln, wodurch die Schwellspannung der Speicherzelle zwischen zwei Zuständen geschaltet werden kann. Obgleich die Flash-Speichertechnologie in den letzten Jahren eine rasante Skalierung in den Sub-100 nm-Bereich erfahren hat, konnten die Nachteile der langen Schreib-/Löschzeiten, die typischerweise im Bereich von Millisekunden liegen, der hohen Schreibspannungen, die typischerweise im Bereich von 10 bis 13 V liegen, und der demzufolge erforderlichen großen Programmierungsenergie, welche dem Wunsch nach einer weiteren Miniaturisierung im Wege steht, bislang nicht gelöst werden. Ferner ist das Herstellungsverfahren der Flash-Speicherzellen relativ aufwändig und somit vergleichsweise komplex.
  • Ein neuer, viel versprechender Ansatz zur Herstellung nichtflüchtiger Speicherzellen basiert auf der Verwendung von Festkörperelektrolyten als aktives (schaltendes) Material für nichtflüchtige Speicherzellen. Hierbei sind insbesondere Chalcogenide bezüglich ihrer Tauglichkeit als aktives Material untersucht worden. Siehe hierzu zum Beispiel M. N. Kozicki, M. Yun, L. Hilt, A. Singh, Electrochemical Society Proceedings, Vol. 99–13, 298, 1999; M. N. Kozicki, M. Yun, S. J. Yang, J. P. Aberouette, J. P. Bird, Superlattices and Microstructures, Volume 27, Nr. 5/6, 485–488, 2000; M. N. Kozicki, et al., "Nanoscale phase separation in Ag-Ge-Se Blasses", Microelectron. Eng. 63, 155/2002; M. N. Kozicki, M. Mitkova, J. Zhu, M. Park, C. Gopalan, "Can Solid State Electrochemistry Eliminate the Memory Scaling Quandry", Proceedings VLSI, 2002; R. Neale, "Micron to look again at non-volatile amorphous memory", Electronic Engineering Design, 2002.
  • Dabei hat sich insbesondere herausgestellt, dass Chalcogenide, d. h. Legierungen, welche Chalcogene (Elemente der VI. Hauptgruppe des Periodensystems der Elemente) enthalten, in einer Festkörperelektrolytspeicherzelle, wie sie beispielsweise von Kozicki et al. beschrieben worden ist, gute Schalteigenschaften aufweisen.
  • Festkörperelektrolyt-Speicherzellen beruhen auf einem elektrochemischen Redoxprozess, bei dem Metallionen der einen Elektrode in das Festkörperelektrolytmaterial reversibel ein- und ausdiffundieren und so einen niederohmigen Pfad ausbilden bzw. auflösen können. Genauer ist ein Festkörperelektrolyt zwischen zwei Elektroden eingebettet, wobei eine Elektrode als inerte Elektrode und die andere Elektrode als sog. reaktive Elektrode ausgebildet ist, wobei die reaktive Elektrode gemeinsam mit dem Festkörperelektrolyten ein Redox-System bildet, in welchem oberhalb einer definierten Schwellspannung (Vth) eine Redoxreaktion abläuft. Die Redoxreaktion kann, je nach Polung der an die beiden Elektroden angelegten Spannung, die jedoch größer als die Schwellspannung sein muss, in der einen oder der anderen Reaktionsrichtung ablaufen, wobei Metallionen erzeugt oder vernichtet werden. Wird konkret ein anodisches Potenzial oberhalb der Schwellspannung an die reaktive Elektrode angelegt, so werden Metallionen erzeugt und in den Festkörperelektrolyten abgegeben. Diese Metallionen werden anschließend im Festkörperelektrolyten reduziert und bilden metallische Ausscheidungen. Werden fortwährend Metallionen in den Festkörperelektrolyten abgegeben, so nehmen die metallischen Ausscheidungen in ihrer Zahl und Größe zu, bis sich schließlich ein die beiden Elektroden überbrückender, metallischer Strompfad ausbildet. In diesem Zustand ist der elektrische Widerstand des Festkörperelektrolyten gegenüber dem Zustand ohne einen metallischen Strompfad wesentlich, etwa um mehrere Größenordnungen verringert, wodurch der EIN-Zustand der Speicherzelle definiert ist. Wird eine entgegengesetzt gepolte Spannung an die beiden Elektroden angelegt, so führt dies zur Oxidation der metallischen Ausscheidungen des Strompfads, was dazu führt, dass dieser die beiden Elektroden nicht mehr durchgängig miteinander elektrisch verbindet, wodurch der AUS-Zustand der Speicherzelle definiert ist.
  • Die oben genannten Publikationen schlagen vor, den Festkörperelektrolyten in ein in einem herkömmlichen Inter-Dielektrikum vertikal geätztes Via-Loch (Loch zwischen zwei Metallisierungsebenen eines Halbleiterbauelements) abzuscheiden. Daran anschließend wird das Material der reaktiven Elektrode abgeschieden und strukturiert, was beispielsweise durch einen geeigneten Ätzprozess oder durch chemisch-mechanisches Polieren (CMP) erfolgen kann. Danach schließt sich ein Prozess an, der das Material der reaktiven Elektrode in den Festkörperelektrolyten eintreibt, um durch UV-Bestrahlung eine Hintergrunddotierung des Festkörperelektrolyten mit dem Metall der reaktiven Elektrode zu erzeugen. Um eine für eine genügende UV-Bestrahlung des Festkörperelektrolyten hinreichend dünne Schichtdicke des reaktiven Elektrodenmaterials sicherzustellen, muss die reaktive Elektrode jedoch wenigstens in zwei Stufen abgeschieden werden. Diese zweistufige Prozessführung ist jedoch aufwändig und deshalb kostspielig. Zudem ist bei dieser Art von Prozessführung die Skalierbarkeit gering.
    •
  • Demgegenüber besteht die Aufgabe der vorliegenden Erfindung darin, ein Halbleiterbauelement, sowie ein Verfahren zu dessen Herstellung zur Verfügung zu stellen, mit dem durch die Möglichkeit einer einstufigen Abscheidung des Festkörperelektrolyten die mit einer zweistufigen Prozessführung verbundenen Nachteile vermieden werden können.
  • Diese Aufgabe wird nach dem Vorschlag der Erfindung durch ein Halbleiterbauelement mit den Merkmalen der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind durch die Merkmale der Unteransprüche angegeben.
  • Erfindungsgemäß ist ein Halbleiterbauelement gezeigt, welches mit einem Halbleitersubstrat und wenigstens einer, parallel zu einer Hauptoberfläche des Halbleitersubstrats angeordneten, mit elektrischen Anschlusskontakten versehenen, ersten Isolatorschicht, sowie Festkörperelektrolytspeicherzellen, die zwischen einem hochohmigen AUS-Zustand und einem niedrigohmigen EIN-Zustand geschaltet werden können, versehen ist. Jede Festkörperelektrolytspeicherzelle, im folgenden einfach „Speicherzelle" bezeichnet, umfasst hierbei zwei Elektroden, nämlich eine reaktive Elektrode, im Allgemeinen eine Metallelektrode, und eine inerte Elektrode, sowie einen zwischen den beiden Elektroden angeordneten Festkörperelektrolyten. Der Festkörperelektrolyt ist geeignet, die beiden Elektroden elektrisch voneinander zu isolieren, wodurch der AUS-Zustand der Festkörperelektrolytspeicherzelle definiert ist. Die reaktive Elektrode und der Festkörperelektrolyt bilden ge meinsam ein Redox-System, in welchem oberhalb eines definierten Redoxpotentials eine Redoxreaktion abläuft, welche je nach Polung einer an die beiden Elektroden angelegten Spannung in der einen oder der anderen Richtung abläuft, wobei an der reaktiven Elektrode bei geeignet gepolter Spannung Metallionen erzeugt werden können, die im Festkörperelektrolyten reduziert werden und eine Metallkonzentration im Festkörperelektrolyten erhöhen. Ist die Metallkonzentration im Festkörperelektrolyten genügend groß, so führt dies zur Ausbildung eines die beiden Elekroden überbrückenden, niederohmigen Strompfads, wodurch der EIN-Zustand der Festkörperelektrolytspeicherzelle definiert ist. Das erfindungsgemäße Halbleiterbauelement zeichnet sich in wesentlicher Weise dadurch aus, dass die Speicherzellen, d. h. jede einzelne Speicherzelle für sich, einen zur Hauptoberfläche des Halbleitersubstrats im Wesentlichen parallelen Aufbau hat. Mithilfe des erfindungsgemäßen Aufbaus ist ein einstufiges Abscheiden des Materials der reaktiven Elektrode möglich, da eine freie Sicht zum Festkörperelektrolyten der Speicherzellen besteht und dieser deshalb problemlos mit UV-Licht belichtet werden kann. Zudem bietet der erfindungsgemäße Aufbau den Vorteil einer hohen Skalierbarkeit und einfacheren Prozessführung, da sich die Speicherzelle im Wesentlichen durch die Eindiffusion des Materials der reaktiven Elektrode selbstjustiert ausbildet. Weiterhin können mehrere Speicherzellen in vorteilhafter Weise mit einer gemeinsamen reaktiven Elektrode ausgebildet werden.
  • Bei einer vorteilhaften ersten Ausführungsform des erfindungsgemäßen Halbleiterbauelements sind die Speicherzellen im Wesentlichen in einer auf der ersten Isolatorschicht angeordneten zweiten Isolatorschicht, welche insbesondere eine Festkörperelektrolytschicht sein kann, ausgebildet. Die erste Ausführungsform ist vorteilhaft so ausgestaltet, dass ein Anschlusskontakt der ersten Isolierschicht mit der reaktiven Elektrode oder der inerten Elektrode einer Speicherzelle elektrisch leitend verbunden ist. Ein prozesstechnischer Vorteil im Hinblick auf die Ätzselektivität kann sich daraus ergeben, dass die jeweils andere Elektrode aus der reaktiven Elektrode und der inerten Elektrode dieser Speicherzelle einen in die erste Isolatorschicht ragenden Abschnitt aufweist.
  • Ein Verfahren zur Herstellung der ersten Ausführungsform des erfindungsgemäßen Halbleiterbauelements umfasst die folgenden Schritte: Bereitstellen eines Halbleitersubstrats mit wenigstens einer, parallel zu einer Hauptoberfläche des Halbleitersubstrats angeordneten, mit elektrischen Anschlusskontakten versehenen, ersten Isolatorschicht; Abscheiden einer Festkörperelektrolytschicht auf der ersten Isolatorschicht; Ätzen von Löchern wenigstens in die Festkörperelektrolytschicht; Füllen der Löcher mit dem Material einer Elektrode aus der reaktiven Elektrode und der inerten Elektroden der Speicherzellen; Ätzen von Löchern wenigstens in die Festkörperelektrolytschicht; Füllen der Löcher mit dem Material der anderen Elektrode aus der reaktiven Elektrode und der inerten Elektroden der Speicherzellen und Dotieren des Festkörperelekrolyten.
  • Falls es sich bei der auf der ersten Isolatorschicht abgeschiedenen Schicht nicht um eine Schicht aus einem Festkörperelektrolyten handelt, sondern lediglich um eine die Speicherzellen isolierende zweite Isolatorschicht, so kann alternativ zu obigen Verfahren die erste Ausführungsform des erfindungsgemäßen Halbleiterbauelements gemäß folgendem Verfahren hergestellt werden, welches die Schritte umfasst: Bereitstellen eines Halbleitersubstrats mit wenigstens einer, parallel zu einer Hauptoberfläche des Halbleitersubstrats angeordneten, mit elektrischen Anschlusskontakten versehenen, ersten Isolatorschicht; Abscheiden einer zweiten Isolatorschicht auf der ersten Isolatorschicht; Ätzen von Löchern wenigstens in die zweite Isolatorschicht; Füllen der Löcher mit dem Material einer Elektrode aus der reaktiven Elektrode und der inerten Elektroden der Speicherzellen; Ätzen von Löchern wenigstens in die zweite Isolatorschicht; Füllen der Löcher mit dem Material der anderen Elektrode aus der reaktiven Elektrode und der inerten Elektroden der Speicherzellen; Ätzen von Löchern wenigstens in die zweite Isolatorschicht; Füllen der Löcher mit dem Material des Festkörperelektrolyten der Speicherzellen und Dotieren des Festkörperelekrolyten.
  • Bei einer vorteilhaften zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements sind die Speicherzellen im Wesentlichen in der ersten Isolatorschicht und einer auf der ersten Isolatorschicht angeordneten zweiten Isolatorschicht, insbesondere eine Festkörperelektrolytschicht, ausgebildet. Die zweite Ausführungsform des erfindungsgemäßen Halbeiterbauelements ist vorteilhaft so ausgestaltet, dass ein in der ersten Isolierschicht ausgebildeter, elektrischer Anschlusskontakt eine Elektrode aus der reaktiven Elektrode und der inerten Elektrode einer Speicherzelle bildet und die andere Elektrode aus der reaktiven Elektrode und der inerten Elektrode der Speicherzelle in der auf der ersten Isolatorschicht angeordneten zweiten Isolatorschicht ausgebildet ist. Ein prozesstechnischer Vorteil, vor allem im Hinblick auf die Ätzselektivität, kann sich hierbei daraus ergeben, dass die eine Elektrode aus der reaktiven Elektrode und inerten Elektrode der Speicherzelle, welche in der ersten Isolatorschicht angeordnet ist, einen in die auf der ersten Isolatorschicht angeordneten zweiten Isolatorschicht ragenden Abschnitt aufweist, und/oder die andere Elektrode aus der reaktiven Elektrode und inerten Elektrode der Speicherzelle, welche in der zweiten Isolatorschicht angeordnet ist, einen in die erste Isolatorschicht ragenden Abschnitt aufweist.
  • Die zweite Ausführungsform des erfindungsgemäßen Halbleiterbauelements kann durch ein Verfahren hergestellt werden, welches die folgenden Schritte umfasst: Bereitstellen eines Halbleitersubstrats mit wenigstens einer, parallel zu einer Hauptoberfläche des Halbleitersubstrats angeordneten, mit elektrischen Anschlusskontakten versehenen, ersten Isolatorschicht, wobei die elektrischen Anschlusskontakte eine Elektrode aus der reaktiven Elektrode und der inerten Elektrode einer Speicherzelle bilden; Abscheiden einer Festkörperelektrolytschicht auf der ersten Isolatorschicht; Ätzen von Löchern wenigstens in die Festkörperelektrolytschicht; Füllen der Löcher mit dem Material der anderen Elektrode aus der reaktiven Elektrode und der inerten Elektrode der Speicherzellen und Dotieren des Festkörperelektrolyten.
  • Alternativ hierzu, für den Fall, dass keine Festkörperelektrolytschicht auf der ersten Isolatorschicht abgeschieden wird, kann die zweite Ausführungsform des erfindungsgemäßen Halbleiterbauelements durch ein Verfahren hergestellt werden, welches die folgenden Schritte umfasst: Bereitstellen eines Halbleitersubstrats mit wenigstens einer, parallel zu einer Hauptoberfläche des Halbleitersubstrats angeordneten, mit elektrischen Anschlusskontakten versehenen, ersten Isolatorschicht, wobei die elektrischen Anschlusskontakte eine Elektrode aus der reaktiven Elektrode und der inerten Elektrode einer Speicherzelle bilden; Abscheiden einer zweiten Isolatorschicht auf der ersten Isolatorschicht; Ätzen von Löchern wenigstens in die zweite Isolatorschicht; Füllen der Löcher mit dem Material der anderen Elektrode aus der reaktiven Elektrode und der inerten Elektrode der Speicherzellen; Ätzen von Löchern wenigstens in die zweite Isolatorschicht; Füllen der Löcher mit dem Material des Festkörperelektrolyten der Speicherzellen und Dotieren des Festkörperelekrolyten.
  • Bei einer vorteilhaften dritten Ausführungsform des erfindungsgemäßen Halbleiterbauelements sind die Speicherzellen im Wesentlichen in der ersten Isolatorschicht, einer auf der ersten Isolatorschicht angeordneten zweiten Isolatorschicht, bei welcher es sich insbesondere um eine Festkörperelektro lytschicht handeln kann, und einer auf der zweiten Isolatorschicht angeordneten dritten Isolatorschicht ausgebildet. Die dritte Ausführungsform des erfindungsgemäßen Halbeiterbauelements ist vorteilhaft so ausgestaltet, dass ein in der ersten Isolierschicht ausgebildeter, elektrischer Anschlusskontakt eine Elektrode aus der reaktiven Elektrode und der inerten Elektrode einer Speicherzelle bildet und die andere Elektrode aus der reaktiven Elektrode und der inerten Elektrode der Speicherzelle in der dritten Isolatorschicht ausgebildet ist. Ein prozesstechnischer Vorteil, vor allem im Hinblick auf die Ätzselektivität, kann sich hierbei daraus ergeben, dass die eine Elektrode aus der reaktiven Elektrode und inerten Elektrode der Speicherzelle, welche in der ersten Isolatorschicht angeordnet ist, einen in die zweite Isolatorschicht, insbesondere Festkörperelektrolytschicht, ragenden Abschnitt aufweist, und/oder die andere Elektrode aus der reaktiven Elektrode und inerten Elektrode der Speicherzelle, welche in der dritten Isolatorschicht angeordnet ist, einen in die zweite Isolatorschicht ragenden Abschnitt aufweist.
  • Die dritte Ausführungsform des erfindungsgemäßen Halbleiterbauelements kann durch ein Verfahren hergestellt werden, welches die folgenden Schritte umfasst: Bereitstellen eines Halbleitersubstrats mit wenigstens einer, parallel zu einer Hauptoberfläche des Halbleitersubstrats angeordneten, mit elektrischen Anschlusskontakten versehenen, ersten Isolatorschicht, wobei die elektrischen Anschlusskontakte eine Elektrode aus der reaktiven Elektrode und der inerten Elektrode einer Speicherzelle bilden; Abscheiden einer Festkörperelektrolytschicht auf der ersten Isolatorschicht; Abscheiden einer dritten Isolatorschicht auf der Festkörperelektrolytschicht; Ätzen von Löchern wenigstens in die dritte Isolatorschicht; Füllen der Löcher mit dem Material der anderen Elektrode aus der reaktiven Elektrode und der inerten Elektrode der Speicherzellen und Dotieren des Festkörperelektrolyten.
  • Alternativ hierzu, kann die dritte Ausführungsform des erfindungsgemäßen Halbleiterbauelements, für den Fall, dass keine Festkörperelektrolytschicht auf der ersten Isolatorschicht abgeschieden wird, durch ein Verfahren hergestellt werden, welches die folgenden Schritte umfasst: Bereitstellen eines Halbleitersubstrats mit wenigstens einer, parallel zu einer Hauptoberfläche des Halbleitersubstrats angeordneten, mit elektrischen Anschlusskontakten versehenen ersten Isolatorschicht, wobei die elektrischen Anschlusskontakte eine Elektrode aus der reaktiven Elektrode und der inerten Elektrode einer Speicherzelle bilden; Abscheiden einer zweiten Isolatorschicht auf der ersten Isolatorschicht; Ätzen von Löchern wenigstens in die zweite Isolatorschicht; Füllen der Löcher mit dem Material des Festkörperelektrolyten der Speicherzellen; Abscheiden einer dritten Isolatorschicht auf der zweiten Isolatorschicht; Ätzen von Löchern wenigstens in die dritte Isolatorschicht; Füllen der Löcher mit dem Material der anderen Elektrode aus der reaktiven Elektrode und der inerten Elektrode der Speicherzellen und Dotieren des Festkörperelektrolyten.
  • Erfindungsgemäß und in Übereinstimmung mit dem allgemeinen Verständnis auf dem technischen Gebiet ermöglicht ein "elektrisch leitender Zustand" einen Elektronenstrom, welcher als verschieden von dem "ionenleitenden Zustand" des Festkörperelektrolyten ohne niederohmigen Strompfad angesehen werden muss. Aus diesem Grund kann der Festkörperelektrolyt, obgleich er ionenleitend ist, die beiden Elektroden voneinander elektrisch isolieren, um den AUS-Zustand des Schaltelements zu definieren. Wird ein anodisches Potenzial, welches höher ist als das Redoxpotenzial, an die reaktive Elektrode angelegt, so wird das Metall der reaktiven Elektrode oxidiert und die erzeugten Metallionen werden in den Festkörperelektrolyten abgegeben. Dieses Redoxpotenzial definiert somit die Schwellspannung zum Starten der Redoxreaktion, welche jedoch von einer Vielzahl weiterer Eigenschaften, wie zum Beispiel dem gewählten Materialsystem, abhängt. Eine reaktive Elektrode im Sinne der Erfindung ist in der Lage, Metallionen zu erzeugen (bzw. zu vernichten), wenn eine geeignete gepolte Spannung an die beiden Elektroden angelegt wird, die höher ist als die Schwellspannung. Im Unterschied hierzu ist eine "inerte Elektrode" als Elektrode definiert, die nicht in der Lage ist, Metallionen zu erzeugen, wenn die oben bezeichnete Schwellspannung an die beiden Elektroden angelegt wird, d.h. das Material der inerten Elektrode ist so gewählt, dass dessen Redoxpotenzial in Verbindung mit dem Festkörperelektrolyten jedenfalls höher ist als jenes des Metalls der reaktiven Elektrode. Das Material der inerten Elektrode ist ferner so gewählt, dass es mit dem Festkörperelektrolyten chemisch nicht reagiert und keine signifikante Löslichkeit bzw. Mobilität in dem Festkörperelektrolyten aufweist.
  • Bei dem Festkörperelektrolyten handelt es sich um ein ionenleitfähiges Material, welches eine gute Ionenleitfähigkeit für die Metallionen der reaktiven Elektrode aufweist bzw. durch Erwärmen in einen solchen Zustand gebracht werden kann. Ein solcher Festkörperelektrolyt ist vorteilhaft ein Glas, insbesondere ein halbleitendes Material. Besonders bevorzugt umfasst der Festkörperelektrolyt wenigstens eine Legierung, die wenigstens ein Chalcogen, d.h. ein Element der VI. Hauptgruppe des Periodensystems der Elemente, wie O, S, Se, Te, enthält. Bei einer glasartigen Chalcogenid-Legierung kann es sich beispielsweise um Ge-S, Ge-Se, Ni-S, Cr-S oder Co-S handeln. Erfindungsgemäß kann es sich bei dem Festkörperelektrolyten auch um ein poröses Metalloxid, wie WOx, Al2O3, VOx oder TiOx handeln. Die obigen Aufzählungen für den Festkörperelektrolyten sind lediglich beispielhaft und sollen die Erfindung hierauf nicht einschränken.
  • Bei dem Material der reaktiven Elektrode kann es sich um ein Metall handeln, welches beispielsweise aus Cu, Ag, Au, Ni, Cr, V, Ti oder Zn gewählt ist. Die inerte Elektrode kann aus einem Material bestehen, welches beispielsweise aus W, Ti, Ta, TiN, dotiertes Si und Pt gewählt ist.
  • Erfindungsgemäß wird die inerte Elektrode als „inert" betrachtet, wenn ihr Redoxpotenzial größer ist, als das zum Schalten der Speicherzelle eingesetzte Potenzial. Hierbei kann es vorteilhaft sein, dass das Material der Inertelektrode ein Redoxpotenzial hat, welches bei einer Schwellspannung von maximal 5 Volt nicht erreicht wird. Erfindungsgemäß ist es bevorzugt, dass die Schwellspannung zur Aktivierung des Redoxsystems, d.h. zum Starten der Redoxreaktion zum Erzeugen von Metallionen an der anodischen Elektrode, maximal 5 Volt beträgt, da ansonsten die Gefahr eines elektrischen Durchbruchs der Schichten besteht. Stärker bevorzugt ist es, wenn die Schwellspannung maximal 2 Volt beträgt. Erfindungsgemäß ist es am stärksten bevorzugt, dass die Schwellspannung unterhalb von 1 Volt liegt, wobei diese typischerweise im Bereich von 200 bis 500 mVolt liegen kann. Erfindungsgemäß ist es bevorzugt, dass die beiden Elektroden einen Abstand voneinander aufweisen, welcher im Bereich von 10 nm bis 250 nm liegt. Stärker bevorzugt ist es, wenn der Abstand der beiden Elektroden im Bereich von 20 nm bis 100 nm liegt und beispielsweise 50 nm beträgt.
  • In den Speicherzellen des erfindungsgemäßen Halbleiterbauelements sind vorteilhaft schnelle Schaltgeschwindigkeiten realisiert, welche wenigstens die derzeitigen Schaltgeschwindigkeiten herkömmlicher DRAM-/SRAM-Schaltzellen erreichen. Erfindungsgemäß ist eine Schaltgeschwindigkeit von 1 μs bevorzugt. Stärker bevorzugt ist eine Schaltgeschwindigkeit von weniger als 100 ns, und noch stärker bevorzugt ist eine Schaltgeschwindigkeit von weniger als 10 ns.
  • Durch das Erzeugen einer Hintergrunddotierung im Festkörperelektrolyten können in vorteilhafter Weise die Schalteigen schaften zum Erstellen eines niederohmigen Strompfads zur Überbrückung beider Elektroden optimiert werden. Das dotierte Festkörperelektrolytmaterial weist einen perkolativen Schalteffekt auf, so dass ab einer kritischen Metallkonzenration ein niederohmiger Strompfad ausgebildet wird. Auf diese Weise können die Schalteigenschaften der Speicherzellen verringert werden. Gleichwohl muss jedoch dafür Sorge getragen werden, dass die Isolationseigenschaft des Festkörperelektrolyten durch die Hintergrunddotierung nicht beeinträchtigt wird, also ein Überdotieren vermieden wird.
  • Die Schichtdicken der ersten Isolierschicht und/oder der Speicherzellenebene und/oder, falls vorhanden, der zweiten Isolierschicht, weisen vorzugsweise eine Schichtdicke im Bereich von 50 nm bis 200 nm auf.
  • Bei einer besonders vorteilhaften Ausgestaltung des erfindungsgemäßen Halbleiterbauelements bildet eine reaktive Elektrode eine gemeinsame reaktive Elektrode zweier benachbarter Speicherzellen.
    •
  • Die Erfindung wird nun näher erläutert, wobei Bezug auf die beigefügten Zeichnungen genommen wird.
  • 1 zeigt in schematischer Weise eine beispielhafte Ausgestaltung der ersten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 2 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der ersten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 3 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der ersten Ausfüh rungsform des erfindungsgemäßen Halbleiterbauelements;
  • 4 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der ersten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 5 zeigt in schematischer Weise eine beispielhafte Ausgestaltung der zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 6 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 7 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 8 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 9 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 10 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 11 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 12 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 13 zeigt in schematischer Weise eine beispielhafte Ausgestaltung der dritten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 14 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der dritten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 15 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der dritten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 16 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der dritten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 17 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der dritten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 18 zeigt in schematischer Weise eine weitere beispielhafte Ausgestaltung der dritten Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
  • 19A–19D veranschaulichen in schematischer Weise die Schritte zur Herstellung einer beispielhaften Ausgestaltung der zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements gemäß 12.
  • Zunächst sei Bezug auf die 1-4 genommen, worin in in schematischer Weise beispielhafte Ausgestaltungen der ersten Ausführungsform des erfindungsgemäßen Halbleiterbauelements gezeigt sind. 1 zeigt ein Halbleitersubstrat 1 mit einer parallel zu einer Hauptoberfläche des Halbleitersubstrats angeordneten, ersten Isolatorschicht 2 aus beispielsweise SiO2, die mit elektrischen Anschlusskontakten („Plugs") 3 zur Kontaktierung der verschiedenen Metallisierungsebenen des Halbleiterbauelements versehen ist. Parallel zur ersten Isolatorschicht 2 ist eine zweite Isolatorschicht 4 aus Festkörperelektrolytmaterial, beispielsweise einer glasartigen, porösen Chalgonenid-Legierung, abgeschieden. Innerhalb der Festkörperelektrolytschicht 4 sind eine reaktive Elektrode 5, sowie eine inerte Elektrode 6 ausgebildet. Der elektrische Anschlusskontakt 3 der Isolatorschicht kontaktiert die reaktive Elektrode 5. Zwischen den beiden Elektroden 5, 6 befindet sich Festkörperelektrolyt. Durch die gepunktete Umrandung ist (in allen Figuren) das Schaltelement, bestehend aus den beiden Elektroden 5, 6 und dem dazwischen angeordneten Festkörperelektrolyten, der Speicherzelle gekennzeichnet.
  • Die weiteren 2, 3 und 4 zeigen weitere Ausgestaltungen der ersten Ausführungsform des erfindungsgemäßen Halbleiterbauelements, wobei zur Vermeidung unnötiger Wiederholungen lediglich die strukturellen Unterschiede beschrieben werden.
  • In der in 2 gezeigten Ausgestaltung ist der elektrische Anschlusskontakt 3 mit der inerten Elektrode 6 elektrisch leitend verbunden. In der in 3 gezeigten Ausgestaltung ist der elektrische Anschlusskontakt 3 mit der inerten Elektrode 6 elektrisch leitend verbunden und zudem weist die reaktive Elektrode 5 dieser Elektrode einen in die erste Isolatorschicht 2 ragenden Abschnitt 7 auf. In der in 4 gezeigten Ausgestaltung ist der elektrische Anschlusskontakt 3 mit der reaktiven Elektrode 5 elektrisch leitend verbunden und zudem weist die inerte Elektrode 5 dieser Speicherzelle einen in die erste Isolatorschicht 2 ragenden Abschnitt 8 auf.
  • Die in den 1 bis 4 gezeigten Ausgestaltungen der ersten Ausführungsform des erfindungsgemäßen Halbleiterbauelements können hergestellt werden, indem auf der Isolatorschicht 2 mit den Anschlusskontakten 3 die zweite Isolatorschicht 4 aus dem Festkörperelektrolytmaterial abgeschieden wird, in welche anschließend unter Verwendung einer ersten Ätzmaske ein Loch zur Ausbildung einer der beiden Elektroden geätzt wird, welches dann mit dem entsprechenden Elektrodenmaterial verfüllt wird. Anschließend wird unter Verwendung einer zweiten Ätzmaske ein weiteres Loch zur Ausbildung der anderen Elektrode geätzt, welches dann mit Elektrodenmaterial verfüllt wird. Eines der beiden Löcher soll sich hierbei über dem Anschlusskontakt 3 zur Ausbildung des elektrischen Kontakts zwischen der Elektrode und dem Anschlusskontakt befinden. Beim Ätzen der Löcher ist es gemäß den in 3 oder in 4 gezeigten Ausgestaltungen möglich, dass sich ein Loch bis in die Isolatorschicht 2 hinein erstreckt, was die Prozessführung im Hinblick auf die Ätzselektivität deutlich erleichtert.
  • Es erfolgt nun eine Beschreibung der in den 5–12 gezeigten beispielhaften Ausgestaltungen der zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements. Zu nächst sei Bezug auf 5 genommen. 5 zeigt ein Halbleitersubstrat 1 mit einer parallel zu einer Hauptoberfläche 9 des Halbleitersubstrats angeordneten Isolatorschicht 2 aus beispielsweise SiO2, die mit elektrischen Anschlusskontakten zur Kontaktierung der verschiedenen Metallisierungsebenen des Halbleiterbauelements versehen ist. Der Anschlusskontakt ist als reaktive Elektrode 5 ausgebildet. Parallel zur ersten Isolatorschicht 2 ist eine Festkörperelektrolytschicht 4, beispielsweise aus einer glasartigen, porösen Chalgonenid-Metalllegierung, abgeschieden. Innerhalb der Festkörperelektrolytschicht 4 ist eine inerte Elektrode 6 ausgebildet. Zwischen den beiden Elektroden 5, 6 befindet sich Festkörperelektrolyt. Durch die gepunktete Umrandung ist das Schaltelement, bestehend aus den beiden Elektroden 5, 6 und dem dazwischen angeordneten Festkörperelektrolyten, der Speicherzelle gekennzeichnet.
  • Die weiteren 6 bis 12 zeigen weitere Ausgestaltungen der zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements, wobei zur Vermeidung unnötiger Wiederholungen lediglich die strukturellen Unterschiede beschrieben werden. In der in 6 gezeigten Ausgestaltung ist der elektrische Anschlusskontakt der ersten Isolatorschicht 2 als reaktive Elektrode 5 ausgebildet. Zudem weist die reaktive Elektrode 5 einen in die Festkörperelektrolytschicht 4 ragenden Abschnitt 10 auf. Die in 7 gezeigte Ausgestaltung der zweiten Ausführungsform unterscheidet sich gegenüber der in 6 gezeigten Ausgestaltung darin, dass die inerte Elektrode 6 mit einem in die erste Isolatorschicht 2 ragenden Vorsprung 11 versehen ist. Die in 8 gezeigte Ausgestaltung der zweiten Ausführungsform unterscheidet sich gegenüber der in 5 gezeigten Ausgestaltung darin, dass die inerte Elektrode 6 mit einem in die erste Isolatorschicht 2 ragenden Vorsprung 11 versehen ist. In der 9 gezeigten Ausgestaltung ist der elektrische Anschlusskontakt der Isolatorschicht 2 als inerte Elektrode 6 ausgebildet, während die reaktive Elektrode 5 in der Festkörperelektrolytschicht 4 ausgebildet ist. Die in 10 gezeigte Ausgestaltung der zweiten Ausführungsform unterscheidet sich gegenüber der in 9 gezeigten Ausgestaltung darin, dass die inerte Elektrode 6 mit einem in die Festkörperelektrolytschicht 4 ragenden Vorsprung 12 versehen ist. Die in 11 gezeigte Ausgestaltung der zweiten Ausführungsform unterscheidet sich gegenüber der in 10 gezeigten Ausgestaltung darin, dass die reaktive Elektrode 5, welche in der Festkörperelektrolytschicht 4 ausgebildet ist, mit einem in die erste Isolatorschicht 2 ragenden Vorsprung 13 versehen ist. Die in 12 gezeigte Ausgestaltung der zweiten Ausführungsform unterscheidet sich gegenüber der in 9 gezeigten Ausgestaltung darin, dass die reaktive Elektrode 5, welche in der Festkörperelektrolytschicht 4 ausgebildet ist, mit einem in die erste Isolatorschicht 2 ragenden Vorsprung 13 versehen ist.
  • Die in den 5 bis 12 gezeigten Ausgestaltungen der zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements können hergestellt werden, indem ein Halbleitersubstrat mit einer ersten Isolatorschicht, in welcher eine der beiden Elektroden des Schaltelements der Speicherzelle als Anschlusskontakt ausgebildet ist, bereit gestellt wird, und anschließend auf der Isolatorschicht 2 eine Festkörperelektrolytschicht 4 abgeschieden wird. Unter Verwendung einer Ätzmaske wird anschließend ein Loch zur Ausbildung der anderen der beiden Elektroden geätzt, welches dann mit dem entsprechenden Elektrodenmaterial verfüllt wird. Die beiden Elekroden der Speicherzelle können sich jeweils in die angrenzende Schicht hinein erstrecken, was die Prozessführung im Hinblick auf die Ätzselektivität deutlich erleichtert.
  • Es erfolgt nun eine Beschreibung der in den 13–18 gezeigten beispielhaften Ausgestaltungen der dritten Ausführungsform des erfindungsgemäßen Halbleiterbauelements. Zunächst sei Bezug auf 13 genommen. 13 zeigt ein Halbleitersubstrat 1 mit einer parallel zu einer Hauptoberfläche des Halbleitersubstrats angeordneten ersten Isolatorschicht 2 aus beispielsweise SiO2, die mit elektrischen Anschlusskontakten zur Kontaktierung der verschiedenen Metallisierungsebenen des Halbleiterbauelements versehen ist. Der Anschlusskontakt ist als inerte Elektrode 6 ausgebildet. Parallel zur Isolatorschicht 2 ist eine zweite Isolatorschicht in Form einer Festkörperelektrolytschicht 4, beispielsweise aus einer glasartigen, porösen Chalgonenid-Metalllegierung, abgeschieden. Auf der Festkörperelektrolytschicht 4 ist eine dritte Isolatorschicht 14 aus beispielsweise SiO2 abeschieden. In der dritten Isolatorschicht 14 ist eine reaktive Elektrode 5 ausgebildet, welche einen in die Festkörperelektrolytschicht 4 vorspringenden Abschnitt 15 aufweist. Zwischen den beiden Elektroden 5, 6 befindet sich Festkörperelektrolyt der Festkörperelektrolytschicht 4. Durch die gepunktete Umrandung ist das Schaltelement, bestehend aus den beiden Elektroden 5, 6 und dem dazwischen angeordneten Festkörperelektrolyten, der Speicherzelle gekennzeichnet.
  • Die 14 bis 18 zeigen weitere Ausgestaltungen der dritten Ausführungsform des erfindungsgemäßen Halbleiterbauelements, wobei zur Vermeidung unnötiger Wiederholungen lediglich die strukturellen Unterschiede beschrieben werden. Die in 14 gezeigte Ausgestaltung unterscheidet sich von der in 13 gezeigten Ausgestaltung darin, dass die inerte Elektrode 6 einen in die Festkörperelektrolytschicht 4 vorspringenden Abschnitt 16 aufweist. Die in 15 gezeigte Ausgestaltung unterscheidet sich von der in 14 gezeigten Ausgestaltung darin, dass lediglich die inerte Elektrode 6 einen in die Festkörperelektrolytschicht 4 vorspringenden Abschnitt 16 aufweist. In der in 16 gezeigten Ausgestaltung ist der elektrische Anschlusskontakt der ersten Isolatorschicht 2 als reaktive Elektrode 5 ausgebildet, während die inerte Elektrode 6 in der dritten Isolatorschicht 14 ausgebildet ist. Zudem weist die inerte Elektrode 6 einen in die Festkörperelektrolytschicht 4 ragenden Vorsprung 17 auf. Die in 18 gezeigte Ausgestaltung der zweiten Ausführungsform unterscheidet sich gegenüber der in 17 gezeigten Ausgestaltung darin, dass auch die reaktive Elektrode 5 mit einem in die Festkörperelektrolytschicht 4 ragenden Vorsprung 18 versehen ist.
  • Die in den 13 bis 18 gezeigten Ausgestaltungen der dritten Ausführungsform des erfindungsgemäßen Halbleiterbauelements können hergestellt werden, indem ein Halbleitersubstrat mit einer Isolatorschicht, in welcher eine der beiden Elektroden des Schaltelements der Speicherzelle als Anschlusskontakt ausgebildet ist, bereit gestellt wird, anschließend auf der Isolatorschicht 2 eine Festkörperelektrolytschicht 4 aus dem Festkörperelektrolytmaterial abgeschieden wird, wobei auf letzterer wiederum eine dritte Isolatorschicht 14 abgeschieden wird. Unter Verwendung einer Ätzmaske wird anschließend in die dritte Isolatorschicht 14 ein Loch zur Ausbildung der anderen der beiden Elektroden geätzt, welches dann mit dem entsprechenden Elektrodenmaterial verfüllt wird. Die beiden Elekroden der Speicherzelle können sich jeweils in die angrenzende Schicht hinein erstrecken, was die Prozessführung im Hinblick auf die Ätzselektivität deutlich erleichtert.
  • Es wird nun Bezug auf die 19A–19D genommen, worin in schematischer Weise die Schritte zur Herstellung einer beispielhaften Ausgestaltung der zweiten Ausführungsform des erfindungsgemäßen Halbleiterbauelements gemäß 12 veranschaulicht sind. Zur Herstellung wird zunächst ein Halbleitersubstrat 1 bereit gestellt, welches bis zur ersten Isolatorschicht 2 mit den Anschlusskontakten mittels herkömmlicher CMOS-Technologie FEOL (front end of line) fertig prozessiert ist. Die Anschlusskontakte in der ersten Isolatorschicht 2, welche Metallbahnen und/oder aktive Bauelemente elektrisch miteinander verbinden, dienen gleichzeitig als inerte Elekt roden 6. Anschließend wird eine Festkörperelektrolytschicht 4, beispielsweise eine Chalcogenid-enthaltende Metalllegierung, auf der ersten Isolatorschicht 2 abgeschieden (19A). Anschließend wird optional eine dielektrische Barrierenschicht 19 abgeschieden. Dann wird ein Loch geätzt, wobei sich die Ätzung bis in die erste Isolatorschicht 2 hinein erstrecken kann, und mit dem Material der reaktiven Elektrode 5 verfüllt. Anschließend wird chemisch-mechanisch poliert, wobei die zusätzliche dielektrische Schicht 19 hierbei als Polierstoppschicht dient (19B). Im Weiteren wird die Festkörperelektrolytschicht 4 durch die dielektrische Schicht 19 hindurch mit UV-Licht bestrahlt, um den Festkörperelektrolyten zu dotieren. Durch das Ausdiffundieren von Metallionen aus dem Material der reaktiven Elektrode 5 in die Festkörperelektrolytschicht 4 können gleichzeitig zwei Speicherzellen aus einer einzigen reaktiven Elektrode 5 hergestellt werden, d. h. eine einzige reaktive Elektrode 5 ist dann eine gemeinsame reaktive Elektrode 5 zweier angrenzender Speicherzellen, was sehr vorteilhaft im Hinblick auf hohe Integrationsdichten sein kann. Die beiden angrenzenden Speicherzellen sind durch die beiden gepunkteten Rahmen in 19C gekennzeichnet. Durch getrenntes Ansprechen der beiden Speicherzellen mittels Auswahlvorrichtungen (z. B. je ein Auswahltransistor) können diese beiden Speicherzellen separat programmiert, gelöst und gelesen werden. Schließlich erfolgt noch eine weitere BEOL-(back end of line) Prozessierung, wobei beispielsweise eine weitere Isolatorschicht 20 mit einem Anschlusskontakt 22 und eine Metall-Leiterbahn 21 als Verdrahtungsebene abgeschieden werden (19D).
    • 1
    Halbleitersubstrat
    2
    erste Isolatorschicht
    3
    Anschlusskontakt
    4
    Festkörperelektrolytschicht
    5
    reaktive Elektrode
    6
    inerte Elektrode
    7
    vorragender Abschnitt
    8
    vorragender Abschnitt
    9
    Hauptoberfläche
    10
    vorragender Abschnitt
    11
    vorragender Abschnitt
    12
    vorragender Abschnitt
    13
    vorragender Abschnitt
    14
    dritte Isolatorschicht
    15
    vorragender Abschnitt
    16
    vorragender Abschnitt
    17
    vorragender Abschnitt
    18
    vorragender Abschnitt
    19
    dielektrische Barrierenschicht
    20
    Isolierschicht
    21
    Metall-Leiterbahn
    22
    Plug

Claims (20)

  1. Halbleiterbauelement mit einem Halbleitersubstrat (1) und wenigstens einer, parallel zu einer Hauptoberfläche (9) des Halbleitersubstrats (1) angeordneten, mit elektrischen Anschlusskontakten (3) versehenen ersten Isolatorschicht (2), sowie Festkörperelektrolytspeicherzellen, die zwischen einem hochohmigen AUS-Zustand und einem niedrigohmigen EIN-Zustand geschaltet werden können, wobei jede Speicherzelle eine reaktive Elektrode (5), eine inerte Elektrode (6), und einen zwischen den beiden Elektroden angeordneten Festkörperelektrolyten umfasst, welcher geeignet ist, die beiden Elektroden (5, 6) elektrisch voneinander zu isolieren, wodurch der AUS-Zustand der Festkörperelektrolytspeicherzelle definiert ist, wobei an der reaktiven Elektrode (5) durch Anlegen einer elektrischen Spannung Metallionen erzeugt werden können, die im Festkörperelektrolyten die Ausbildung eines, die beiden Elekroden elektrisch leitend verbindenden, niederohmigen Strompfads bewirken können, wodurch der EIN-Zustand der Festkörperelektrolytspeicherzelle definiert ist, dadurch gekennzeichnet, dass jede Festkörperelektrolytspeicherzelle einen zur Hauptoberfläche (9) des Halbleitersubstrats (1) parallelen Aufbau hat.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Speicherzellen im Wesentlichen in einer auf der ersten Isolatorschicht (2) angeordneten zweiten Isolatorschicht, insbesondere Festkörperelektrolytschicht (4), ausgebildet sind.
  3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, dass ein Anschlusskontakt (3) mit einer Elektrode aus der reaktiven Elektrode (5) und der inerten Elektrode (6) einer Speicherzelle elektrisch leitend verbunden ist.
  4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass die andere Elektrode aus der reaktiven Elektrode (5) und der inerten Elektrode (6) der Speicherzelle einen in die erste Isolatorschicht ragenden Abschnitt (7, 8) aufweist.
  5. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Speicherzellen im Wesentlichen in der ersten Isolatorschicht (2) und einer auf der ersten Isolatorschicht angeordneten zweiten Isolatorschicht, insbesondere Festkörperelektrolytschicht (4), ausgebildet sind.
  6. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, dass ein in der ersten Isolatorschicht (2) ausgebildeter, elektrischer Anschlusskontakt eine Elektrode aus der reaktiven Elektrode (5) und der inerten Elektrode (6) einer Speicherzelle bildet und die andere Elektrode aus der reaktiven Elektrode (5) und der inerten Elektrode (6) der Speicherzelle in der zweiten Isolatorschicht, insbesondere Festkörperelektrolytschicht (4), ausgebildet ist.
  7. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, dass die eine Elektrode aus der reaktiven Elektrode und inerten Elektrode der Speicherzelle einen in die zweite Isolatorschicht, insbesondere Festkörperelektrolytschicht (4), ragenden Abschnitt (10, 12) aufweist.
  8. Halbleiterbauelement nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die andere Elektrode aus der reaktiven Elektrode und inerten Elektrode der Speicherzelle einen in die erste Isolatorschicht (2) ragenden Abschnitt aufweist.
  9. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Speicherzellen im Wesentlichen in der ersten Isolatorschicht (2), einer auf der ersten Isolatorschicht angeordneten zweiten Isolatorschicht, insbesondere Festkörperelektrolytschicht (4), und einer auf der zweiten Isolatorschicht angeordneten dritten Isolatorschicht (14) ausgebildet sind.
  10. Halbleiterbauelement nach Anspruch 9, dadurch gekennzeichnet, dass ein in der ersten Isolatorschicht ausgebildeter, elektrischer Anschlusskontakt eine Elektrode aus der reaktiven Elektrode (5) und der inerten Elektrode (6) einer Speicherzelle bildet und die andere Elektrode aus der reaktiven Elektrode (5) und der inerten Elektrode (6) der Speicherzelle in der dritten Isolatorschicht (14) ausgebildet ist.
  11. Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, dass die eine Elektrode aus der reaktiven Elektrode und inerten Elektrode der Speicherzelle einen in die zweite Isolatorschicht, insbesondere Festkörperelektrolytschicht (4), ragenden Abschnitt (16, 18) aufweist.
  12. Halbleiterbauelement nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die andere Elektrode aus der reaktiven Elektrode und inerten Elektrode der Speicherzelle einen in die zweite Isolatorschicht, insbesondere Festkörperelektrolytschicht (4), ragenden Abschnitt (15, 17) aufweist.
  13. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Isolatorschicht (2) und/oder die auf der ersten Isolierschicht angeordnete zweite Isolatorschicht, insbesondere Festkörperelektrolytschicht (4), und/oder die auf der zweiten Isolatorschicht angeordnete dritte Isolierschicht (14) eine Schichtdicke im Bereich von 50 nm bis 200 nm aufweisen.
  14. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine reaktive Elektrode eine gemeinsame reaktive Elektrode zweier benachbarter Speicherzellen ist.
  15. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, dass es die folgenden Schritte umfasst: – Bereitstellen eines Halbleitersubstrats (1) mit wenigstens einer, parallel zu einer Hauptoberfläche (9) des Halbleitersubstrats (1) angeordneten, mit elektrischen Anschlusskontakten (3) versehenen, ersten Isolatorschicht (2); – Abscheiden einer Festkörperelektrolytschicht (4) auf der ersten Isolatorschicht; – Ätzen von Löchern wenigstens in die Festkörperelektrolytschicht (4); – Füllen der Löcher mit dem Material einer Elektrode aus der reaktiven Elektrode (5) und der inerten Elektroden (6) der Speicherzellen; – Ätzen von Löchern wenigstens in die Festkörperelektrolytschicht (4); – Füllen der Löcher mit dem Material der anderen Elektrode aus der reaktiven Elektrode (5) und der inerten Elektroden (6) der Speicherzellen; – Dotieren des Festkörperelekrolyten.
  16. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche 1 bis 4, und 13, 14 dadurch gekennzeichnet, dass es die folgenden Schritte umfasst: – Bereitstellen eines Halbleitersubstrats (1) mit wenigstens einer, parallel zu einer Hauptoberfläche (9) des Halbleitersubstrats (1) angeordneten, mit elektrischen Anschlusskontakten (3) versehenen ersten Isolatorschicht (2); – Abscheiden einer zweiten Isolatorschicht auf der ersten Isolatorschicht; – Ätzen von Löchern wenigstens in die zweite Isolatorschicht; – Füllen der Löcher mit dem Material einer Elektrode aus der reaktiven Elektrode (5) und der inerten Elektroden (6) der Speicherzellen; – Ätzen von Löchern wenigstens in die zweite Isolatorschicht; – Füllen der Löcher mit dem Material der anderen Elektrode aus der reaktiven Elektrode (5) und der inerten Elektroden (6) der Speicherzellen; – Ätzen von Löchern wenigstens in die zweite Isolatorschicht; – Füllen der Löcher mit dem Material des Festkörperelektrolyten der Speicherzellen; – Dotieren des Festkörperelekrolyten.
  17. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche 5 bis 8, und 13, 14 dadurch gekennzeichnet, dass es die folgenden Schritte umfasst: – Bereitstellen eines Halbleitersubstrats (1) mit wenigstens einer, parallel zu einer Hauptoberfläche (9) des Halbleitersubstrats (1) angeordneten, mit elektrischen Anschlusskontakten (3) versehenen, ersten Isolatorschicht (2), wobei die elektrischen Anschlusskontakte eine Elektrode aus der reaktiven Elektrode (5) und der inerten Elektrode (6) einer Speicherzelle bilden; – Abscheiden einer Festkörperelektrolytschicht (4) auf der ersten Isolatorschicht; – Ätzen von Löchern wenigstens in die Festkörperelektrolytschicht (4); – Füllen der Löcher mit dem Material der anderen Elektrode aus der reaktiven Elektrode (5) und der inerten Elektrode (6) der Speicherzellen; – Dotieren des Festkörperelekrolyten.
  18. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche 5 bis 8, dadurch gekennzeichnet, dass es die folgenden Schritte umfasst: – Bereitstellen eines Halbleitersubstrats (1) mit wenigstens einer, parallel zu einer Hauptoberfläche (9) des Halbleitersubstrats (1) angeordneten, mit elektrischen Anschlusskontakten (3) versehenen ersten Isolatorschicht (2), wobei die elektrischen Anschlusskontakte eine Elektrode aus der reaktiven Elektrode (5) und der inerten Elektrode (6) einer Speicherzelle bilden; – Abscheiden einer zweiten Isolatorschicht auf der ersten Isolatorschicht; – Ätzen von Löchern wenigstens in die zweite Isolatorschicht; – Füllen der Löcher mit dem Material der anderen Elektrode aus der reaktiven Elektrode (5) und der inerten Elektrode (6) der Speicherzellen; – Ätzen von Löchern wenigstens in die zweite Isolatorschicht; – Füllen der Löcher mit dem Material des Festkörperelektrolyten der Speicherzellen; – Dotieren des Festkörperelekrolyten.
  19. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche 9 bis 14, dadurch gekennzeichnet, dass es die folgenden Schritte umfasst: – Bereitstellen eines Halbleitersubstrats (1) mit wenigstens einer, parallel zu einer Hauptoberfläche (9) des Halbleitersubstrats (1) angeordneten, mit elektrischen Anschlusskontakten (3) versehenen ersten Isolatorschicht (2), wobei die elektrischen Anschlusskontakte eine Elektrode aus der reaktiven Elektrode (5) und der inerten Elektrode (6) einer Speicherzelle bilden; – Abscheiden einer Festkörperelektrolytschicht (4) auf der ersten Isolatorschicht; – Abscheiden einer dritten Isolatorschicht (14) auf der Festkörperelektrolytschicht (4); – Ätzen von Löchern wenigstens in die dritte Isolatorschicht (14); – Füllen der Löcher mit dem Material der anderen Elektrode aus der reaktiven Elektrode (5) und der inerten Elektrode (6) der Speicherzellen; – Dotieren des Festkörperelekrolyten.
  20. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche 9 bis 14, dadurch gekennzeichnet, dass es die folgenden Schritte umfasst: – Bereitstellen eines Halbleitersubstrats (1) mit wenigstens einer, parallel zu einer Hauptoberfläche (9) des Halbleitersubstrats (1) angeordneten, mit elektrischen Anschlusskontakten (3) versehenen ersten Isolatorschicht (2), wobei die elektrischen Anschlusskontakte eine Elektrode aus der reaktiven Elektrode (5) und der inerten Elektrode (6) einer Speicherzelle bilden; – Abscheiden einer zweiten Isolatorschicht auf der ersten Isolatorschicht; – Ätzen von Löchern wenigstens in die zweite Isolatorschicht; – Füllen der Löcher mit dem Material des Festkörperelektrolyten der Speicherzellen; – Abscheiden einer dritten Isolatorschicht (14) auf der zweiten Isolatorschicht; – Ätzen von Löchern wenigstens in die dritte Isolatorschicht (14); – Füllen der Löcher mit dem Material der anderen Elektrode aus der reaktiven Elektrode (5) und der inerten Elektrode (6) der Speicherzellen; – Dotieren des Festkörperelekrolyten.
DE102004026002A 2004-05-27 2004-05-27 Halbleiterbauelement mit Festkörperelektrolytspeicherzellen und Herstellungsverfahren Expired - Fee Related DE102004026002B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004026002A DE102004026002B4 (de) 2004-05-27 2004-05-27 Halbleiterbauelement mit Festkörperelektrolytspeicherzellen und Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004026002A DE102004026002B4 (de) 2004-05-27 2004-05-27 Halbleiterbauelement mit Festkörperelektrolytspeicherzellen und Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102004026002A1 true DE102004026002A1 (de) 2005-12-22
DE102004026002B4 DE102004026002B4 (de) 2009-01-29

Family

ID=35433082

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004026002A Expired - Fee Related DE102004026002B4 (de) 2004-05-27 2004-05-27 Halbleiterbauelement mit Festkörperelektrolytspeicherzellen und Herstellungsverfahren

Country Status (1)

Country Link
DE (1) DE102004026002B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830709B2 (en) 2007-02-21 2010-11-09 Qimonda Ag Integrated circuit, method of reading data stored within a memory device of an integrated circuit, method of writing data into a memory device of an integrated circuit, memory module, and computer program
US8405449B2 (en) 2011-03-04 2013-03-26 Akustica, Inc. Resettable high-voltage capable high impedance biasing network for capacitive sensors

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4420766A (en) * 1981-02-09 1983-12-13 Harris Corporation Reversibly programmable polycrystalline silicon memory element
JPH11224801A (ja) * 1997-10-29 1999-08-17 Harris Corp 反転薄膜抵抗器及びその製造法
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
JP2003338549A (ja) * 2002-05-20 2003-11-28 New Japan Radio Co Ltd 薄膜抵抗体を有する半導体集積回路装置の製造方法
US20040042316A1 (en) * 2002-09-03 2004-03-04 Se-Ho Lee Phase-changeable memory devices having phase-changeable material regions with lateral contacts and methods of fabrication therefor
US20040051094A1 (en) * 2002-09-13 2004-03-18 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device allowing shrinking of memory cell

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4420766A (en) * 1981-02-09 1983-12-13 Harris Corporation Reversibly programmable polycrystalline silicon memory element
JPH11224801A (ja) * 1997-10-29 1999-08-17 Harris Corp 反転薄膜抵抗器及びその製造法
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
JP2003338549A (ja) * 2002-05-20 2003-11-28 New Japan Radio Co Ltd 薄膜抵抗体を有する半導体集積回路装置の製造方法
US20040042316A1 (en) * 2002-09-03 2004-03-04 Se-Ho Lee Phase-changeable memory devices having phase-changeable material regions with lateral contacts and methods of fabrication therefor
US20040051094A1 (en) * 2002-09-13 2004-03-18 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device allowing shrinking of memory cell

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kozicki M. N., Yum M., Hilt L., Singh A.:"Appli- cations of Programmable Resistance Changes in Me- tall-Doped Chalcogenides", In: Electrochemical Society Proceedings, 1999, Volume 99-13, S. 298- 309 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830709B2 (en) 2007-02-21 2010-11-09 Qimonda Ag Integrated circuit, method of reading data stored within a memory device of an integrated circuit, method of writing data into a memory device of an integrated circuit, memory module, and computer program
US8405449B2 (en) 2011-03-04 2013-03-26 Akustica, Inc. Resettable high-voltage capable high impedance biasing network for capacitive sensors

Also Published As

Publication number Publication date
DE102004026002B4 (de) 2009-01-29

Similar Documents

Publication Publication Date Title
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
EP1543569B1 (de) Nichtflüchtiges speicherelement sowie zugehörige herstellungsverfahren und speicherelementanordnungen
DE102007004639B4 (de) Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie Festkörperelektrolyt-Speichervorrichtung
DE102006038899B4 (de) Festkörperelektrolyt-Speicherzelle sowie Festkörperelektrolyt-Speicherzellenarray
DE602004005333T2 (de) Planarer polymer-speicherbaustein
DE102007036246B4 (de) Verfahren zur Herstellung eines integrierten Schaltkreises mit einem resistiven Speicherelement, ein integrierter Schaltkreis, Verwendung in einem Verfahren zum Speichern von Informationen und ein Speichermodul
DE102004046392A1 (de) Halbleiterspeicher
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
DE10356285A1 (de) Integrierter Halbleiterspeicher und Verfahren zum Herstellen eines integrierten Halbleiterspeichers
DE102004011431B4 (de) Verfahren zum Herstellen eines nicht flüchtigen Halbleiterspeichers
DE102004056973A1 (de) Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
DE112021007784T5 (de) Resistive random access memory (rram-) zellen und konstruktionsverfahren
DE102004061548A1 (de) Integration von 1T1R-CBRAM-Speicherzellen
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE19854418C2 (de) Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung
DE102005001253A1 (de) Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung
DE102004046804B4 (de) Resistiv schaltender Halbleiterspeicher
DE102004037450B4 (de) Verfahren zum Betrieb eines Schalt-Bauelements
DE102005018344B4 (de) Herstellungsverfahren für rekonfigurierbare Verbindung
DE102004040752A1 (de) Integrierte Speicheranordnung auf der Basis resistiver Speicherzellen und Herstellungsverfahren dafür
DE10207980C1 (de) Floating-Gate-Speicherzelle, Floating-Gate-Speicheranordnung, Schaltkreis-Anordnung und Verfahren zum Herstellen einer Floating-Gate-Speicherzelle
DE102006020179B4 (de) Halbleiterwiderstandsspeicherbauelement und Herstellungsverfahren
DE102004026002B4 (de) Halbleiterbauelement mit Festkörperelektrolytspeicherzellen und Herstellungsverfahren
DE10256486A1 (de) Verfahren zum Herstellen einer Speicherzelle, Speicherzelle und Speicherzellen-Anordnung
DE102007046956A1 (de) Integrierte Schaltkreise; Verfahren zum Herstellen eines integrierten Schaltkreises und Speichermodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee