DE102004024660A1

DE102004024660A1 - Integrierte Halbleiterbauelementanordnung und Verfahren zu deren Herstellung

Info

Publication number: DE102004024660A1
Application number: DE102004024660A
Authority: DE
Inventors: Martin Pölzl
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-05-18
Filing date: 2004-05-18
Publication date: 2005-12-15

Abstract

Es wird eine integrierte Halbleiterbauelementanordnung (1) vorgeschlagen, bei welcher die Breite Dz der aktiven Trenches (32) und der Abstand dr direkt benachbarter Kontakttrenches (42) höchstens halb so groß ausgebildet sind wie die Breite Dr der Kontakttrenches (42), so dass gilt: Dz 0,5 Dr und dr 0,5 Dr, und bei welcher der Abstand dz direkt benachbarter aktiver Trenches (32) und damit die Breite dz der aktiven Mesen (Mz) sowie die Breite Dr der Kontakttrenches (42) größer ausgebildet sind als das Doppelte der ursprünglichen Stärke DTEOS des ersten und/oder zweiten Isolationsbereichs, so dass gilt: dz >= 2 dTEOS und Dr >= 2 dTEOS.

Description

Die Erfindung betrifft eine integrierte Halbleiterbauelementanordnung sowie ein Verfahren zur Herstellung einer solchen.

Bisher wurden zur Herstellung von Niedervoltleistungstransistoren justierte Kontaktfotoebenen eingesetzt. Durch die Kontaktfotoebenen wird festgelegt an welcher Stelle Kontaktgräben entstehen. Niedervolt Leistungstransistoren bestehen aus einer Vielzahl parallel angeordneter Trenchtransistoren. Der Abstand eines Trenches zu einem Kontaktgraben ist jedoch Schwankungen aus der Fototechnik unterworfen, die beispielsweise durch CD-Maß, Fototechnik oder Justagetoleranzen der Fototechnik entstehen. Diese Schwankungen schränken die Bauelementeskalierung, d. h. die Shrinkroadmap, ein, da die p+ Implantation ins Kontaktloch bzw, in den Kontaktgraben die Einsatzspannung des Bauelements beeinflusst.

Eine Möglichkeit, das Problem im Zellenfeld (aktiver Bereich) des Leistungstransistors zu lösen, ist, die Trenchzelle tiefer zu legen und somit ohne Kontaktloch auszukommen. Dabei wird die Gateisolation im Trench vergraben. Dies macht jedoch eine zusätzliche Fototechnik zur Realisierung des Gateanschlusses notwendig.

Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Halbleiterbauelementanordnung anzugeben, die kostengünstig und einfach hergestellt werden kann. Weiterhin liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung einer integrierten Bauelementanordnung anzugeben, welches eine kostengünstige und einfache Herstellung ermöglicht.

Die Aufgabe wird bei einer integrierten Halbleiterbauelementanordnung erfindungsgemäß gelöst mit den Merkmalen des unabhängigen Anspruchs 1. Weiterhin wird die Aufgabe bei dem Verfahren zur Herstellung einer integrierten Halbleiterbauelementanordnung erfindungsgemäß gelöst durch die Merkmale des unabhängigen Anspruchs 19.

Die Erfindung stellt eine integrierte Halbleiterbauelementanordnung bereit, bei welcher in einem Halbleitersubstrat mit einem Oberflächenbereich ein aktiver Bereich und ein Kontaktbereich ausgebildet sind, bei welcher im aktiven Bereich eine Mehrzahl im Wesentlichen vertikaler aktiver Trenches jeweils mit einem Bodenbereich, mit einem Wandbereich und mit einer Trenchweite Dz ausgebildet sind, bei welcher zwischen direkt benachbarten aktiven Trenches im Halbleitersubstrat jeweils eine aktive Mesa der Breite dz ausgebildet ist, durch welche direkt benachbarte aktive Trenches beabstandet sind, bei welcher im Inneren der aktiven Trenches ein gegenüber dem Wandbereich und dem Bodenbereich des jeweiligen aktiven Trenches elektrisch isolierter Elektrodenbereich ausgebildet ist, bei welcher im Kontaktbereich eine Mehrzahl im Wesentlichen vertikaler Kontakttrenches jeweils mit einem Bodenbereich, mit einem Wandbereich und mit einer Trenchweite Dr ausgebildet sind, bei welcher zwischen direkt benachbarten Kontakttrenches im Halbleitersubstrat jeweils eine Kontaktbereichsmesa der Breite dr ausgebildet ist, durch welche direkt benachbarte Kontakttrenches beabstandet sind, bei welcher im Inneren der Kontakttrenches ein gegenüber dem Wandbereich und dem Bodenbereich des jeweiligen Kontakttrenches elektrisch isolierter Elektrodenbereich ausgebildet ist, bei welcher jeder aktive Trench am oder zum Oberflächenbereich des Halbleitersubstrats hin mit einem ersten Isolationsbereich derart abgedeckt oder verschlossen ist, dass dadurch jeweils das Innere oder jeder Elektrodenbereich jedes aktiven Trenches abgedeckt und gegenüber der aktiven Mesa elektrisch isoliert ist, bei welcher der Oberflächenbereich des Halbleitersubstrats im Bereich der Kontaktbereichsmesen mit einem zweiten Isolationsbereich derart abgedeckt ist, dass dadurch die Kontaktbereichsmesa jedes Kontakttrenches gegenüber dem Inneren oder dem Elektrodenbereich des jeweiligen Kontakttrenches abgedeckt und elektrisch isoliert ist, bei welcher die Breite Dz der aktiven Trenches und der Abstand dr direkt benachbarter Kontakttrenches höchstens halb so groß ausgebildet sind wie die Breite Dr der Kontakttrenches, so dass gilt: Dz ≤ 0,5 Dr und dr ≤ 0,5 Dr.

Vorteilhaft ist es, wenn der erste Isolationsbereich und/oder der zweite Isolationsbereich zumindest teilweise aus ersten Rückständen einer ersten Isolationsschicht aus einem ersten Isolationsmaterial (TEOS) mit einer ursprünglichen Stärke dTEOS gebildet sind, wobei der Abstand dz direkt benachbarter aktiver Trenches größer ist als die doppelte ursprüngliche Stärke dTEOS der ersten Isolationsschicht und die Breite dr der Kontaktbereichmesen kleiner oder gleich der doppelten ursprünglichen Stärke dTEOS der ersten Isolationsschicht ist, so dass gilt: dz > 2 dTEOS und dr ≤ 2 dTEOS.

Weiterhin vorteilhaft ist es, wenn der erste Isolationsbereich zumindest teilweise aus zweiten Rückständen einer zweiten Isolationsschicht aus einem zweiten Isolationsmaterial mit einer ursprünglichen Stärke dNITRID gebildet ist, wobei die Breite Dz der aktiven Trenches kleiner oder gleich der doppelten ursprünglichen Stärke dNITRID und die Breite Dr der Kontakttrenches größer ist als die doppelte ursprüngliche Stärke dNITRID ist, so dass gilt: Dz ≤ 2 dNITRID und Dr > 2 dNITRID.

Ein Aspekt der Erfindung ist es also, die Breite Dz der aktiven Trenches im Verhältnis zur Breite Dr der Kontakttrenches relativ klein zu wählen. Ferner wird der Abstand dr von benachbarten Kontakttrenches im Verhältnis zur Breite Dr der Kontakttrenches klein gewählt. Außerdem wird der Abstand dz von benachbarten aktiven Trenches im Verhältnis zur ursprünglichen Stärke dTEOS der ersten Isolationsschicht relativ groß gewählt. Der Abstand dr direkt benachbarter Kontakttrenches wird im Verhältnis zur ursprünglichen Stärke der ersten Isolationsschicht relativ klein gewählt. Aufgrund des relativ großen Abstandes dz von benachbarten aktiven Trenches kann die erste Isolationsschicht mittels eines einfachen Ätzvorgangs zwischen benachbarten aktiven Trenches besonders einfach entfernt werden. Durch den relativ geringen Abstand dr benachbarter Kontakttrenches bleibt bei diesem Ätzvorgang die erste Isolationsschicht bzw. Reste davon zwischen benachbarten Kontakttrenches erhalten, so dass die Kontaktbereichsmesen mit der ersten Isolationsschicht bedeckt bleiben. Zur besonders einfachen Herstellung des ersten Isolationsbereichs wird die Breite Dz der aktiven Trenches gegenüber der ursprünglichen Stärke dNITRID relativ klein gewählt und die Breite Dr der Kontakttrenches relativ groß gegenüber der ursprünglichen Stärke dNITRID der zweiten Isolationsschicht. Dadurch wird erreicht, dass die zweite Isolationsschicht mittels eines einfachen Ätzvorgangs problemlos an vordefinierten Stellen entfernt werden kann, wobei die zweite Isolationsschicht im Kontaktbereich im Wesentlichen vollständig ent fernt wird und im aktiven Bereich auf dem Oberflächenbereich und in den Kontaktgräben. Dagegen bleibt die zweite Isolationsschicht bzw. Reste davon über den aktiven Trenches, d. h. auf den aktiven Elektrodenbereichen erhalten, so dass diese nun vollständig isoliert sind. Die ursprüngliche Stärke dTEOS ist die Dicke bzw. Stärke der ersten Isolationsschicht und die ursprüngliche Stärke dNITRID ist die Stärke der zweiten Isolationsschicht. Durch die Wahl der oben beschriebenen Geometrie lässt sich die integrierte Halbleiterbauelementanordnung besonders einfach und kostengünstig herstellen, insbesondere kann der erste Isolationsbereich zur Isolierung der Elektrodenbereiche im aktiven Bereich besonders einfach hergestellt werden. Ferner können Kontaktgräben zwischen den aktiven Trenches zur externen Kontaktierung der aktiven Mesen an vordefinierten Stellen besonders einfach und kostengünstig hergestellt werden (siehe unten). Bei der Herstellung kann insbesondere ein Maskenprozessschritt eingespart werden.

Weiterhin vorteilhaft ist es, wenn der zweite Isolationsbereich ausschließlich aus den ersten Rückständen gebildet wird.

Weiterhin vorteilhaft ist es, wenn die Elektrodenbereiche über den Oberflächenbereich herausragen und so herausragende Elektrodenbereiche bilden, und die ersten Rückstände Spacerelemente aus dem ersten Isolationsmaterial (TEOS) an den über den Oberflächenbereich herausragenden Elektrodenbereichen, insbesondere im Randbereich der aktiven Trenches, umfassen.

Weiterhin vorteilhaft ist es, wenn das erste Isolationsmaterial (TEOS) ein Material oder eine Kombination von Materialien aus der Gruppe von Materialien ist, die besteht aus: Tetraethoxysilan (TEOS), Oxid und Nitrid.

Bevorzugt wird das erste Isolationsmaterial ausgebildet durch Abscheiden, mittels CVD, mittels PVD, mittels Sputtern, durch Aufwachsen und/oder durch physikalisches/chemisches Umwandeln eines vorliegenden Materialbereichs.

Weiterhin vorteilhaft ist es, wenn die Elektrodenbereiche der aktiven Trenches und/oder der Kontakttrenches gebildet werden aus einem Elektrodenmaterial oder einer Kombination von Elektrodenmaterialien aus der Gruppe Elektrodenmaterialien, die besteht aus: Polysilizium, Wolfram, Platin, Titansilizid und Kupfer.

In einer vorteilhaften Weiterbildung sind die Elektrodenbereiche der aktiven Trenches und der Kontakttrenches durch ein abgeschiedenes, die aktiven Trenches und die Kontakttrenches füllendes und eine Maske abdeckendes und dann anschließend rückgeätztes Elektrodenmaterial, wobei das Rückätzen derart geschieht, dass die Oberfläche der Maske vom Elektrodenmaterial freigelegt ist.

Vorteilhaft ist es weiterhin, wenn die aktiven Trenches und/oder die Kontakttrenches vor dem Ausbilden der jeweiligen Elektrodenbereiche gereinigt werden, insbesondere mittels einer Hochfrequenzreinigung. Durch die Hochfrequenzreinigung werden die Trenchseitenwandpolymere entfernt.

Außerdem ist es von Vorteil, wenn der erste Isolationsbereich zumindest teilweise durch das zweite Isolationsmaterial gebildet wird.

Weiterhin vorteilhaft ist es, wenn das zweite Isolationsmaterial im aktiven Bereich die aktiven Trenches zwischen den Spacerelementen abdeckt, so dass die Elektrodenbereiche im aktiven Bereich vollständig isoliert sind.

Bevorzugt wird als zweites Isolationsmaterial ein Nitrid oder Oxinitrid verwendet.

Bevorzugt sind zwischen benachbarten aktiven Trenches Kontaktgräben in den aktiven Mesen ausgebildet.

In einer vorteilhaften Weiterbildung der Erfindung liegt die Oberfläche von herausragenden Elektrodenbereichen jeweils zwischen dem Oberflächenbereich und den Spitzen der angrenzenden Spacerelemente, so dass die Spacerelemente überstehende Isolationsbereiche bilden. Die Spacerelemente, die zu einem aktiven Trench gehören, also die beiden an einen herausragenden Elektrodenbereich angrenzenden Spacerelemente ragen über die herausragenden Elektrodenbereiche heraus. Es wird so ein Bereich gebildet, der zu den Seiten hin mit den Spacerelementen und nach unten hin mit der Oberfläche eines herausragenden Elektrodenbereichs abgeschlossen ist. Dieser Bereich ist mit dem zweiten Isolationsmaterial ausgefüllt. Der erste Isolationsbereich eines Elektrodenbereichs wird also gebildet durch jeweils zwei Spacerelemente, die jeweils über den herausragenden Elektrodenbereich herausragen und das zweite Isolationsmaterial, das den Bereich zwischen den Spacerelementen und den herausragenden Elektrodenbereichen umfasst.

Vorteilhaft ist über dem aktiven Bereich eine Metallschicht ausgebildet zur externen Kontaktierung der aktiven Mesen und/oder es ist über dem Kontaktbereich eine Metallschicht ausgebildet, zur externen Kontaktierung der Elektrodenbereiche der Kontakttrenches im Kontaktbereich. Die Metallschicht zur externen Kontaktierung der aktiven Mesen ist dabei so ausgebildet, dass ein elektrischer Kontakt ausschließlich zu den aktiven Mesen besteht, wobei die Elektrodenbereiche durch den ersten Isolationsbereich von der Metallschicht vollstän dig elektrisch isoliert sind. Die Metallschicht zur externen Kontaktierung der Elektrodenbereiche der Kontakttrenches ist so ausgebildet, dass ausschließlich ein elektrischer Kontakt zwischen der Metallschicht und den Elektrodenbereichen der Kontakttrenches besteht. Die Metallschicht zur externen Kontaktierung der Elektrodenbereiche überdeckt deshalb im Wesentlichen lediglich den Bereich mit den Kontakttrenches. Insbesondere reicht die Metallschicht zur externen Kontaktierung der Elektrodenbereiche nicht über die äußersten Spacerelemente im Kontaktbereich heraus, so dass kein Kontakt zu am Rand liegenden Randbereichsmesen bzw. zum Halbleitersubstrat existiert. Die Randbereichsmesen sind durch den zweiten Isolationsbereich von der Metallschicht zur externen Kontaktierung der Elektrodenbereiche elektrisch isoliert.

Vorteilhaft ist es weiterhin, wenn mit oder durch jeweils einen aktiven Trench ein elementarer Trenchtransistor realisiert wird, wobei die Gateelektrode eines elementaren Trenchtransistors jeweils durch den Elektrodenbereich im jeweiligen aktiven Trench im aktiven Bereich realisiert wird, wobei der Sourcebereich eines jeweiligen elementaren Trenchtransistors jeweils durch den an den jeweiligen aktiven Trench lateral angrenzenden Bereich des Halbleitermaterialbereichs im Bereich der Oberfläche gebildet wird, und wobei der Drainbereich eines jeweiligen elementaren Trenchtransistors jeweils durch die Unterseite des Halbleitersubstrats gebildet wird.

Bevorzugt bildet die Halbleiterbauelementanordnung einen Leistungstransistor, insbesondere einen Niedervolt Leistungstransistor, der aus elementaren Trenchtransistoren gebildet wird.

Weiterhin stellt die Erfindung ein Verfahren zum Herstellen einer integrierten Halbleiterbauelementanordnung bereit, bei welchem in einem Halbleitersubstrat mit einem Oberflächenbereich ein aktiver Bereich und ein Kontaktbereich ausgebildet werden, bei welchem im aktiven Bereich eine Mehrzahl im Wesentlichen vertikaler aktiver Trenches jeweils mit einem Bodenbereich, mit einem Wandbereich und mit einer Trenchweite Dz ausgebildet werden, bei welchem zwischen direkt benachbarten aktiven Trenches im Halbleitersubstrat jeweils eine aktive Mesa der Breite dz ausgebildet wird, durch welche direkt benachbarte aktive Trenches beabstandet sind, bei welchem im Inneren der aktiven Trenches ein gegenüber dem Wandbereich und dem Bodenbereich des jeweiligen aktiven Trenches elektrisch isolierter Elektrodenbereich ausgebildet wird, bei welchem im Kontaktbereich eine Mehrzahl im Wesentlichen vertikaler Kontakttrenches jeweils mit einem Bodenbereich, mit einem Wandbereich und mit einer Trenchweite Dr ausgebildet werden, bei welchem zwischen direkt benachbarten Kontakttrenches im Halbleitersubstrat jeweils eine Kontaktbereichsmesa der Breite dr ausgebildet wird, durch welche direkt benachbarte Kontakttrenches beabstandet sind, bei welchem im Inneren der Kontakttrenches ein gegenüber dem Wandbereich und dem Bodenbereich des jeweiligen Kontakttrenches elektrisch isolierter Elektrodenbereich ausgebildet wird, bei welchem jeder aktive Trench am oder zum Oberflächenbereich des Halbleitersubstrats hin mit einem ersten Isolationsbereich derart abgedeckt oder verschlossen wird, dass dadurch jeweils das Innere oder jeder Elektrodenbereich jedes aktiven Trenches abgedeckt und gegenüber der aktiven Mesa elektrisch isoliert wird, bei welchem der Oberflächenbereich des Halbleitersubstrats im Bereich der Kontaktbereichsmesen mit einem zweiten Isolationsbereich derart abgedeckt wird, dass dadurch die Kontaktbereichsmesa jedes Kontakttrenches gegenüber dem Inneren oder dem Elektrodenbereich des jeweiligen Kontakttrenches abgedeckt und e lektrisch isoliert ist, bei welchem die Breite Dz der aktiven Trenches und der Abstand dr direkt benachbarter Kontakttrenches höchstens halb so groß ausgebildet werden wie die Breite Dr der Kontakttrenches, so dass gilt: Dz ≤ 0,5 Dr und dr ≤ 0,5 Dr,

Weiterhin vorteilhaft ist es, wenn der erste Isolationsbereich und/oder der zweite Isolationsbereich zumindest teilweise gebildet wird durch Ausbilden einer ersten Isolationsschicht eines ersten Isolationsmaterials (TEOS) mit einer Stärke dTEOS über den aktiven Mesen und aktiven Trenches und/oder den Kontaktbereichsmesen und den Kontakttrenches, und anschließendes Rückätzen der ersten Isolationsschicht des ersten Isolationsmaterials (TEOS), wobei das Rückätzen derart erfolgt, dass die aktiven Mesen und/oder die Kontakttrenches teilweise oder vollständig vom ersten Isolationsmaterial (TEOS) befreit sind oder werden, und dass die Kontaktbereichsmesen und/oder die aktiven Trenches bedeckt bleiben oder werden oder dass im Randbereich der aktiven Trenches oder an über den Oberflächenbereich herausragenden Elektrodenbereichen Rückstände des ersten Isolationsmaterials (TEOS) als Spacerelemente zurückbleiben, wobei der Abstand dz direkt benachbarter aktiver Trenches größer ausgebildet wird als die doppelte ursprüngliche Stärke dTEOS der ersten Isolationsschicht und die Breite dr der Kontaktbereichsmesen kleiner gleich der doppelten ursprünglichen Stärke dTEOS der ersten Isolationsschicht ausgebildet wird, so dass gilt: dz > 2 dTEOS und dr ≤ 2 dTEOS.

Weiterhin vorteilhaft ist es, wenn der erste Isolationsbereich zumindest teilweise gebildet wird durch Ausbilden einer zweiten Isolationsschicht eines zweiten Isolationsmaterials mit einer Stärke dNITRID über den aktiven Mesen und aktiven Trenches und/oder den Kontaktbereichsmesen und den Kontakttrenches, und anschließendes Rückätzen, insbesondere anisotropes, der zweiten Isolationsschicht, wobei das Rückätzen derart erfolgt, dass die aktiven Mesen und/oder die Kontakttrenches teilweise oder vollständig vom zweiten Isolationsmaterial befreit sind oder werden und dass die aktiven Trenches und/oder die Kontaktbereichsmesen bedeckt bleiben oder werden, wobei die Breite Dz der aktiven Trenches kleiner oder gleich der doppelten ursprünglichen Stärke dNITRID ausgebildet wird und die Breite Dr der Kontakttrenches größer ist als die doppelte ursprüngliche Stärke dNITRID ausgebildet wird,
so dass gilt: Dz ≤ 2 dNITRID und Dr > 2 dNITRID.

Weiterhin vorteilhaft ist es, wenn der zweite Isolationsbereich ausschließlich aus den ersten Rückständen gebildet wird. Das heißt, das Rückätzen der zweiten Isolationsschicht erfolgt selektiv zu den ersten Rückständen der ersten Isolationsschicht. In einer vorteilhaften Ausführungsform ist die zweite Schicht eine Nitridschicht; das heißt, in diesem Fall erfolgt die Nitridätzung selektiv zu den ersten Rückständen der ersten Isolationsschicht (Endpunktätzung).

Bevorzugt wird als erstes Isolationsmaterial ein Material oder eine Kombination von Materialien aus der Gruppe von Mate rialien verwendet, die besteht aus: Tetraethoxysilan (TEOS), Oxid und Nitrid.

Weiterhin wird das erste Isolationsmaterial bevorzugt ausgebildet durch: Abscheiden, mittels CVD, mittels PVD, mittels Sputtern, durch Aufwachsen und/oder durch physikalisches/chemisches Umwandeln eines vorliegenden Materialbereichs.

In einer bevorzugten Weiterbildung der Erfindung werden die Elektrodenbereiche der aktiven Trenches und insbesondere die herausragenden, überstehenden oder erhabenen Elektrodenbereiche gebildet durch die aufeinander folgenden Schritte: Ausbilden und Strukturieren einer Maske auf dem Oberflächenbereich des Halbleitermaterialbereichs mit Aussparungen oder Ausnehmungen an für aktive Trenches definierten Stellen, Ausbilden der aktiven Trenches durch einen Ätzvorgang, Ausbilden der Elektrodenbereiche in den aktiven Trenches wobei insbesondere die Oberfläche der Elektrodenbereiche in den aktiven Trenches über dem Oberflächenbereich und insbesondere unter der Oberfläche der Maske liegt, und selektives Entfernen der Maske.

Bevorzugt werden die Elektrodenbereiche der aktiven Trenches und/oder der Kontakttrenches gebildet: aus einem Elektrodenmaterial oder einer Kombination von Elektrodenmaterialien aus der Gruppe Elektrodenmaterialien, die besteht aus Polysilizium, Wolfram, Platin, Titansilizid und Kupfer.

In einer vorteilhaften Weiterbildung der Erfindung werden die Elektrodenbereiche der aktiven Trenches und der Kontakttrenches gebildet durch die aufeinander folgenden Schritte: Abscheiden eines Elektrodenmaterials über eine Maske derart, dass die aktiven Trenches und die Kontakttrenches mit dem E lektrodenmaterial gefüllt und die Maske mit dem Elektrodenmaterial abgedeckt wird, und Anschließenden Rückätzen des Elektrodenmaterials derart, dass die Oberfläche der Maske vom Elektrodenmaterial freigelegt ist oder wird.

Bevorzugt werden anschließend die aktiven Trenches und/oder die Kontakttrenches vor dem Ausbilden der jeweiligen Elektrodenbereiche gereinigt, insbesondere mittels einer Hochfrequenzreinigung. Durch die Hochfrequenzreinigung werden Trenchseitenwandpolymere in den Kontakttrenches entfernt.

Bevorzugt wird als zweites Isolationsmaterial ein Nitrid verwendet.

Bevorzugt wird das zweite Isolationsmaterial über dem aktiven Bereich und dem Kontaktbereich abgeschieden, und anschließend wird das zweite Isolationsmaterial so lange rückgeätzt bis die aktiven Mesen und/oder die Kontakttrenches im Wesentlichen vollständig vom zweiten Isolationsmaterial befreit sind oder werden.

Weiterhin ist es vorteilhaft, dass vor dem Abscheiden des zweiten Isolationsmaterials im aktiven Bereich und/oder dem Kontaktbereich ein Ätzschritt durchgeführt wird, dass dadurch zwischen benachbarten aktiven Trenches Kontaktgräben in den aktiven Mesen ausgebildet werden, und/oder dass die Elektrodenbereiche der aktiven Trenches im aktiven Bereich und/oder der Kontakttrenches im Kontaktbereich gegenüber den Spacerelementen derart rückgeätzt werden, dass am Rand der aktiven Trenches und/oder zwischen den Kontakttrenches überstehende Isolationsbereiche aus den Spacerelementen und/oder dem ersten Isolationsmaterial ausgebildet werden. Durch das Rückätzen der Elektrodenbereiche der aktiven Trenches bzw. der überstehenden Elektrodenbereiche der aktiven Trenches wird ein Bereich ausgebildet, der zur Seite hin von den Spacerelementen begrenzt ist. Nach unten hin, d. h. in Richtung der Unterseite des Halbleitersubstrats ist der Bereich jeweils durch den Elektrodenbereich abgeschlossen. Das zweite Isolationsmaterial füllt insbesondere diesen Bereich aus. Wie oben erläutert, bleibt das zweite Isolationsmaterial beim Rückätzen aufgrund der relativ geringen Breite dieses Bereichs zurück und bildet so wenigstens teilweise den ersten Isolationsbereich zur Isolierung der Elektrodenbereiche der aktiven Trenches.

Weiterhin bevorzugt wird über dem aktiven Bereich eine Metallschicht ausgebildet zur externen Kontaktierung der aktiven Mesen und/oder es wird über dem Kontaktbereich eine Metallschicht ausgebildet, zur externen Kontaktierung der Elektrodenbereiche der Kontakttrenches im Kontaktbereich. Dies kann auch mittels Cu-Plating, d. h. ohne Fototechnik geschehen.

In einer vorteilhaften Ausführungsform wird die Halbleiterbauelementanordnung als ein Leistungstransistor ausgebildet, insbesondere mit oder aus elementaren Trenchtransistoren.

Das Verfahren zur Herstellung der Halbleiterbauelementanordnung ist insbesondere auch bei Einmaskenprozessen anwendbar.

Vorteilhafterweise werden zur Ausbildung der Metallisierungen Cu-Elektroplattierungsverfahren verwendet.

Die Erfindung und insbesondere bestimmte Merkmale, Aspekte und Vorteile der Erfindung werden anhand der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verdeutlicht.
1–14 zeigen in geschnittener Seitenansicht Zwischenstufen, die bei einer Ausführungsform des erfindungsgemäßen Verfahrens erreicht werden.
15 ist eine schematische Draufsicht auf eine Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung.
15 ist eine Draufsicht auf einen Leistungstransistor 1 als Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung mit einem aktiven Bereich 30 und einem Kontaktbereich 40. Dabei ist im aktiven Bereich 30 ein externer Sourcekontakt 70 mit einer gestrichelten Linie angedeutet. Im Kontaktbereich 40 ist ein externer Gatekontakt 71 ebenfalls mit einer gestrichelten Linie angedeutet.
14 zeigt auf der linken Seite einen seitlichen Schnitt durch den aktiven Bereich 30 und auf der rechten Seite einen seitlichen Schnitt durch den Kontaktbereich 40.
Der Leistungstransistor 1 besteht als Ausführungsform der erfindungsgemäßen Halbleiterbauelementanordnung aus einer Mehrzahl parallel geschalteter und/oder angeordneter Trenchtransistoren 33. Jeder Trenchtransistor 33 weist ein Gate G bzw. Elektrodenbereich auf, das in einem aktiven Trench 32 im aktiven Bereich 30 angeordnet ist. Die Source S eines Trenchtransistors 33 wird durch an die aktiven Trenches 32 angrenzendes Halbleitersubstrat 20 gebildet. Die Trenchtransistoren 33 besitzen ein gemeinsames Drain D, das auf der Unterseite U des Halbleitersubstrats 20 vorgesehen ist. Jedes Gate G ist vom Halbleitersubstrat 20 bzw. den Sources S durch ein Gateoxid GOX elektrisch isoliert. Das Gateoxid GOX bildet eine Isolationsschicht entlang der Wandbereiche 32w der aktiven Trenches 33 und im Bodenbereich 32b der aktiven Trenches.
Der Bereich zwischen den aktiven Trenches 32 wird durch aktive Mesen Mz gebildet, also von Mesen Mz im aktiven Bereich 30.
In den aktiven Mesen Mz, das heißt, zwischen angrenzenden aktiven Trenches 32 befinden sich jeweils Kontaktgräben 32g. Die Kontaktgräben 32g ermöglichen einen elektrischen Kontakt zwischen einem externen Sourcekontakt 70, der durch eine Metallschicht gebildet wird.
Die Gates G der Trenchtransistoren 33 sind im aktiven Bereich 30 gegenüber dem externen Sourcekontakt 70 vollständig isoliert durch einen ersten Isolationsbereich, der in der beispielhaften Ausführungsform der Erfindung gebildet wird aus:

1. Spacerelementen 50sp, die z. B. aus Tetraethylorthosilikat TEOS bestehen, und
2. einer Nitridabdeckung 60, die jeweils auf der Oberfläche der Gates G und zwischen den Spacerelementen 50sp liegt.

Die Oberfläche der Gates G liegt also zwischen der Oberfläche 20a des Halbleitersubstrats 20 und den oberen Enden oder Spitzen der Spacerelemente 50sp. Die Nitridabdeckung 60 füllt jeweils den Bereich zwischen den Spitzen der Spacerelemente 50sp und der Oberfläche der Gates G aus. Somit ist sichergestellt, dass ein Gate G eines Trenchtransistors 33 im aktiven Bereich 30 jeweils von allen Seiten vollständig elektrisch isoliert ist. Die Isolation gegenüber den Sourcen S bzw. dem Halbleitersubstrat 20 erfolgt durch das Gateoxid GOX und die gegenüber dem externen Sourcekontakt 70 durch die Spacerelemente 50sp und die Nitridabdeckung 60. Der externe Sourcekontakt 70 kann somit über dem gesamten aktiven Bereich 30 als Metallschicht aufgebracht werden, ohne dass ein elektrischer Kontakt zwischen den Gates G der Trenchtransistoren 33 entsteht. Es besteht also lediglich ein elektrischer Kontakt zwischen dem externen Sourcekontakt 70 und den Sourcen S in den aktiven Mesen Mz, der insbesondere durch die Kontaktgräben 32g gebildet wird.
Im Randbereich 40 sind Kontakttrenches 42, als Trenches des Kontaktbereichs 40 jeweils mit Wandbereichen 42w und einem Bodenbereich 42b ausgebildet. Die Wandbereiche 42w eines Kontakttrenches 42 sowie der Bodenbereich 42b sind ebenfalls jeweils mit einer Gateoxidschicht GOX ausgekleidet. Im Inneren der Kontakttrenches 42 befindet sich jeweils eine Gatekontaktelektrode K bzw. ein Elektrodenbereich im Kontaktbereich 40, die ebenso wie die Gates G aus Polysilizium besteht. Die Gatekontaktelektroden K sind gegenüber dem Halbleitersubstrat 20 durch das Gateoxid GOX an den Wandbereichen 42w und dem Bodenbereich 42b elektrisch isoliert.
Im Halbleitersubstrat 20 liegt zwischen direkt benachbarten Kontakttrenches 42 jeweils eine Kontaktbereichsmesa Mr, also eine Mesa Mr des Kontaktbereichs 40. Auf der Oberfläche 20a des Halbleitersubstrats 20 und zwischen überstehenden Gatekontaktelektrodenbereichen Kü liegen Kontaktbereichsspacerelemente 50sp', die z. B. aus Tetraethylorthosilikat TEOS gebildet werden. Die Kontaktbereichsspacerelemente 50sp' und die Spacerelemente 50sp des Kontaktbereichs 40 bilden eine bevorzugte Ausführungsform des zweiten Isolationsbereichs.
Über den Kontaktbereichsspacerelementen 50sp' und den Gatekontaktelektroden K liegt ein externer Gatekontakt 71, der aus einer Metallschicht gebildet wird. Der externe Gatekontakt 71 liegt dabei im Wesentlichen nur über dem Bereich des externen Kontaktbereichs 40, der durch die Kontaktbereichsspacerelemente 50sp' und die Gatekontaktelektroden K gebildet wird. Somit besteht kein elektrischer Kontakt zwischen dem externen Gatekontakt 71 und dem Halbleitersubstrat 20. Das heißt, das Halbleitersubstrat 20 wird gegenüber dem externen Gatekontakt 71 durch die Kontaktbereichsspacerelemente 50sp' elektrisch isoliert. Zwischen dem externen Gatekontakt 71 und den Gatekontaktelektroden K besteht hingegen ein elektrischer Kontakt. Da die Gatekontaktelektroden K über eine Verbindungselektrode 30-40 mit den Gates G der Trenchtransistoren 33 elektrisch verbunden sind, können die Gates G indirekt, d. h. über die Verbindungselektroden 30-40, mittels des externen Gatekontakts 71 extern kontaktiert werden.
Im Kontaktbereich 40 ist also das Halbleitersubstrat 20 gegenüber den Gatekontaktelektroden K und dem externen Gatekontakt 71 mittels der Kontaktbereichsspacerelemente 50sp' und der Gateoxidschicht GOX elektrisch isoliert. Im aktiven Bereich 30 dagegen besteht zwischen dem Halbleitersubstrat 20 und dem externen Sourcekontakt 70 ein elektrischer Kontakt, jedoch sind die Gates G gegenüber dem externen Sourcekontakt 70 und dem Halbleitersubstrat 20 vollständig elektrisch isoliert und zwar durch den ersten Isolationsbreich, der aus Spacerelementen 50sp und der Nitridschicht 60 gebildet wird.
Die Kontakttrenches 42 weisen jeweils eine Breite Dr auf. Benachbarte Kontakttrenches 42 haben jeweils einen Abstand dr voneinander.
Insbesondere um eine einfache Herstellung des Leistungstransistors 1 zu gewährleisten, gelten folgende Beziehungen: Dz ≤ 0,5 Dr und dr ≤ 0,5 Dr; dz > 2 dTEOS und dr ≤ 2 dTEOS; Dz ≤ 2 dNITRID und Dr > 2 dNITRID.
Mit:

Dz: Breite der aktiven Trenches 32,
Dr: Breite eines Kontakttrenches 42,
dr: Abstand benachbarter Kontakttrenches 42,
dz: Abstand benachbarter aktiver Trenches 32,
dTEOS: ursprüngliche Stärke der ersten Isolationsschicht 50s,
dNITRID: ursprüngliche Stärke der zweiten Isolationsschicht 60s.

In einer konkreten Ausführungsform gelten folgende Zahlenwerte bzw. Wertebereiche:
Dz = 300–400 nm
Dr = 600–800 nm
dr = 200–300 nm
dz = 700–800 nm
dTEOS = 150–200 nm
dNITRID = 150–200 nm
Im Folgenden werden anhand der 1 bis 14 Zwischenstufen verschiedener Herstellungsschritte zur Herstellung des Leistungstransistors 1 gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens beschrieben. Es werden dabei geschnittene Seitenansichten verwendet.
1 zeigt das Halbleitersubstrat 20 mit der Oberfläche 20a und der Unterseite U. Das Halbleitersubstrat 20 weist den aktiven Bereich 30 und den Kontaktbereich 40 auf.
2 zeigt das Ergebnis des nächsten Herstellungsschritts. Dabei wird auf der Oberfläche 20a des Halbleitersubstrats 20 eine Maske 21 mit einer Maskenoberfläche 21o aufgebracht.
3 zeigt das Ergebnis des folgenden Herstellungsschritts, bei dem in der Maske 21 Aussparungen 22 durch Ätzen und mittels Fototechnik erzeugt werden.
Die Aussparungen 22 bilden auf der Maske 21 zueinander parallele Gräben, die senkrecht zur Zeichenebene von 3 verlaufen. Im aktiven Bereich 30 haben die Aussparungen 22 die Breite Dz und einen Abstand dz voneinander. Im Kontaktbereich 40 haben die Aussparungen 22 die Breite Dr und den Abstand dr voneinander. Die Aussparungen 22 in der Maske 21 sind dabei so tief, dass die Oberfläche 20a des Halbleitersubstrats 20 in dem Bereich der Aussparungen 22 freiliegt.
Anschließend erfolgt die Trenchätzung. Dabei werden an den Stellen der Aussparungen 22 im aktiven Bereich 30 die aktiven Trenches 32 und im Kontaktbereich 40 die Kontakttrenches 42 geätzt.
4 zeigt die aktiven Trenches 32 und die Kontakttrenches 42. Zwischen den Kontakttrenches 32 liegen die aktiven Mesen Mz und zwischen den Kontakttrenches 42 die Kontaktbereichsmesen Mr. Aufgrund der Breite der Aussparungen 22 in der Maske 21 haben die aktiven Trenches 32 im aktiven Bereich die Breite Dz und einen Abstand dz voneinander. Im Kontaktbereich 40 haben die Kontakttrenches 32 die Breite Dr und den Abstand dr voneinander.
Anschließend an die Trenchätzung erfolgt optional eine kurze Hochfrequenz (HF)-Reinigung zur Entfernung von Trenchseitenwandpolymeren. Dabei wird die Maske 21 oder Hardmaske z. B. ca. 20 nm zurückgezogen. Dadurch wird die Seitenwanddefektdichte verringert.
Nach der optionalen Hochfrequenzreinigung erfolgt eine Gateoxidation. Dadurch wird Gateoxid GOX an Wandbereichen 32w der aktiven Trenches 32 sowie im Bodenbereich 32b der aktiven Trenches aufgebracht. Ferner wird auch auf den Wandbereichen 42w und den Bodenbereichen 42b der Kontakttrenches 42 Gateoxid GOX aufgebracht.
Nach der Gateoxidation wird z. B. Polysilizium als Elektrodenmaterial POLY über die gesamte Halbleiteranordnung, d. h. über den aktiven Bereich 30 und über den Kontaktbereich 40 abgeschieden. Das Polysilizium POLY füllt somit im aktiven Bereich 30 die aktiven Trenches 32 sowie die Aussparungen 22 in der Maske 21. Das Polysilizium POLY bildet in den Kontakttrenches 32 die Gates G der Trenchtransistoren 33.
Im Kontaktbereich 40 füllt das Polysilizium POLY die Randtrenches 42 sowie die Aussparungen 22. Durch das Polysilizium POLY in den Kontakttrenches 42 werden die Gatekontaktelektroden K gebildet.
6 zeigt die Schicht Polysilizium POLY, die die gesamte Halbleiteranordnung inklusive der Maske 21 abdeckt.
Im nächsten Herstellungsschritt wird das Polysilizium POLY durch ein Rückätzen oder einen Recess vollständig von der Maskenoberfläche 21o entfernt. Das heißt, es erfolgt ein Rückätzen des Polysiliziums POLY. Dabei bleibt Polysilizium POLY in den aktiven Trenches 32 und den Kontakttrenches 42 zurück. Es wird also bei den aktiven Trenches 32 eine Gateoberfläche Go gebildet, die in etwa auf der Höhe der Maskenoberfläche 21o oder kurz darunter liegt. Bei den Kontakttrenches 42 wird eine Gatekontaktelektrodenoberfläche Ko gebildet, die ebenfalls in etwa auf der Höhe der Maskenoberfläche 21o oder kurz darunter liegt.
Im nächsten Herstellungsschritt wird die Maske 21 entfernt, wobei der Overetch so eingestellt wird, dass das Dünnoxid nur minimal unterätzt wird. Hierdurch ergibt sich der Vorteil einer Verbesserung der Gateoxidqualität (GOX-Qualität).
8 zeigt die Halbleiteranordnung nach dem Entfernen der Maske 21. Da – wie oben erwähnt – die Gateoberflächen Go und die Gatekontaktelektrodenoberflächen Ko vor dem Entfernen der Maske 21 zwischen der Maskenoberfläche 21o und der Oberfläche 20a lag, entstehen nach dem Entfernen der Maske 21 überstehende Bereiche aus Polysilizium POLY. Bei den aktiven Trenches 32 entstehen überstehende Gateelektrodenbereiche Gü und bei den Gatekontaktelektroden K überstehende Gatekontaktelektrodenbereiche Kü.
Zur Optimierung der Gateoxidqualität an den Trenchoberkanten, d. h. an den überstehenden Gateelektrodenbereichen Gü und den überstehenden Gatekontaktelektrodenbereichen Kü erfolgt an schließend optional eine Postoxidation bei sehr hohen Temperaturen um ca. 1100 °C.
Anschließend erfolgt die Source- und Bodyimplantation. Dabei wird die Sourceseitenwandimplantation durch die überstehenden Gateelektrodenbereiche Gü unterdrückt. Durch die Sourceimplantation werden im an die aktiven Trenches 32 angrenzenden Bereiche des Halbleitersubstrats 20 Sourcen S ausgebildet.
Im nächsten Herstellungsschritt wird über die gesamte Halbleiteranordnung, d. h. über den aktiven Bereich 30 und über den Randbereich 40 eine TEOS-Schicht 50s aus Tetraethylorthosilikat TEOS durch Abscheiden aufgebracht, d. h. es wird eine erste Isolationsschicht eines ersten Isolationsmaterials aufgebracht. Wie in 9 dargestellt, überdeckt die TEOS-Schicht 50s somit die Oberfläche 20a des Halbleitersubstrats 20 und die überstehenden Gateelektrodenbereiche Gü und die überstehenden Gatekontaktelektrodenbereiche Kü. Die TEOS-Schicht 50s hat eine Stärke dTEOS, d. h. die ursprüngliche Stärke beträgt dTEOS.
Anschließend erfolgt eine anisotrope Rückätzung der TEOS-Schicht 50s. Die Rückätzung der TEOS-Schicht 50s erfolgt dabei solange bis die Oberfläche 20a des Halbleitersubstrats 20 im aktiven Bereich 30 von der TEOS-Schicht 50s vollständig befreit ist. An den überstehenden Gateelektrodenbereichen Gü und den überstehenden Gatelkintaktelektrodenbereichen Kü bleiben nach dem anisotropen Rückätzen Rückstände aus Tetraethoxisilan TEOS zurück. Diese bilden die Spacerelemente 50sp bzw. die Kontaktbereichsspacerelemente 50sp'. Aufgrund des relativ großen Abstandes dz von benachbarten aktiven Trenches 32 wird die TEOS-Schicht 50s zwischen benachbarten aktiven Trenches 32 bzw. benachbarten überstehenden Gate elektrodenbereichen Gü vollständig entfernt. Das heißt, die aktiven Mesen Mz bzw. das Halbleitersubstrat 20 zwischen den überstehenden Gateelektrodenbereichen Gü ist vom Tetraethylorthosilikat TEOS befreit.
Im Kontaktbereich 40 dagegen ist der Abstand dr zwischen benachbarten Gatekontaktelektroden K relativ klein und das Tetraethylorthosilikat TEOS bzw. die erste Isolationsschicht wird zwischen angrenzenden überstehenden Gatekontaktelektrodenbereichen Kü nicht oder nicht vollständig entfernt. Die so gebildeten Kontaktbereichsspacerelemente 50sp' liegen somit zwischen den überstehenden Gatekontaktelektrodenbereichen Kü. Im Kontaktbereich 40 sind die Randmesen Mr somit durch die Kontaktbereichsspacerelemente 50sp' aus Tetraethylorthosilikat TEOS nach oben hin, d. h. in Richtung der Oberfläche 20a elektrisch isoliert.
Zur Herstellung der Spacerelemente 50sp und der Kontaktbereichsspacerelemente 50sp' wird also eine TEOS-Schicht 50s als erste Isolationsschicht mit einer ursprünglichen Stärke dTEOS über die gesamte Halbleiteranordnung hinweg durch Abscheiden aufgebracht und anschließend anisotrop rückgeätzt. Es handelt sich somit um eine besonders einfache Herstellung der Spacerelemente 50sp und der Kontaktbereichsspacerelemente 50sp'. Aufgrund der oben im Detail beschriebenen Geometrie ergeben sich alle erwünschten Isolationen, d. h. der erste und zweite Isolationsbereich von selbst.
Nach dem Entfernen der Tetraethylorthosilikat TEOS-Schicht 50s erfolgt eine Hochfrequenzreinigung. Das heißt, es erfolgt vor der hochselektiven Grabenätzung (s. u.) eine Reinigung, um die Defektdichte zu minimieren.
Anschließend erfolgt ein weiterer Ätzschritt, durch den Kontaktgräben 32g mit einer Kontaktgrabentiefe T im aktiven Bereich 30 zwischen den aktiven Trenches 32 in den aktiven Mesen Mz gebildet werden (s. 11). Die Kontaktgräben 32g bilden sich aufgrund der Spacerelemente 50sp insbesondere in etwa mittig zwischen zwei angrenzenden aktiven Trenches 32 aus. Durch den Ätzschritt wird gleichzeitig das Polysilizium POLY um z. B. ca. die Kontaktgrabentiefe T rückgeätzt. Das heißt, die Höhe der überstehenden Gateelektrodenbereiche Gü und der überstehenden Gatekontaktelektrodenbereiche Kü wird gegenüber der Oberfläche 20a des Halbleitersubstrats 20 um ca. die Kontaktgrabentiefe T verringert. Somit stehen die Spacerelemente 50sp und die Kontaktbereichsspacerelemente 50sp' nach dem Ätzschritt um ca. die Kontaktgrabentiefe T über die Oberfläche der überstehenden Gateelektrodenbereiche Gü und überstehenden Gatekontaktelektrodenbereiche Kü heraus. Im aktiven Bereich 30 werden somit freie Bereiche Z zwischen den Spacerelementen 50sp eines aktiven Trenches 32 gebildet. Der freie Bereich Z liegt also jeweils zwischen zwei Spacerelementen 50sp, die zu einem aktiven Trench 32 gehören.
Anschließend wird über der gesamten Halbleiteranordnung eine Nitridschicht 60s aus Nitrid N, d. h, eine zweite Isolationsschicht eines zweiten Isolationsmaterials abgeschieden. Die Nitridschicht 60s überdeckt somit im aktiven Bereich 30 die Oberfläche 20a, die Spacerelemente 50sp, die Kontaktgräben 32g und die Oberflächen der überstehenden Gateelektrodenbereiche Gü. Insbesondere wird auch in den Bereichen Z zwischen den Spacerelementen Nitrid N abgelagert. Im Randbereich 40 überdeckt die Nitridschicht 60s die Kontaktbereichsspacerelemente 50sp' und die Oberflächen der überstehenden Gatekontaktelektrodenbereiche Kü. Die Nitridschicht 60s ist in 12 dargestellt. Die Nitridschicht 60s bzw. die zweite Isolationsschicht hat eine Stärke dNITRID, wobei für diese die oben angegebenen Verhältnisse in Bezug zur Geometrie der Halbleiterbauelementanordnung gelten.
Anschließend wird die Nitridschicht 60s durch einen Ätzschritt entfernt. Dabei wird die Nitridschicht 60s im aktiven Bereich 30 in den Kontaktgräben 32g und auf der Oberfläche 20a des Halbleitersubstrats 20 vollständig entfernt. Aufgrund der relativ kleinen Breite Dz des aktiven Trenches und des Bereichs Z zwischen den Spacerelementen 50sp bleibt der Bereich Z jedoch mit Nitrid N gefüllt. Die Gates G der Trenchtransistoren 33 sind somit im aktiven Bereich 30 vollständig isoliert und zwar jeweils durch: Gateoxid GOX, Spacerelemente 50sp aus Tetraethylorthosilikat TEOS und der Nitridschicht 60 aus Nitrid N.
Im Kontaktbereich 40 wird die Nitridschicht 60s dagegen auf Grund der Geometrie vollständig entfernt.
Es sei darauf hingewiesen, dass bei der Entfernung der Nitridschicht 60s keine Besonderheiten zu beachten sind. Das Ätzen wird einfach so lange durchgeführt, bis die Nitridschicht 60s auf den Gateelektroden K bzw. in den Kontaktgräben 32g vollständig entfernt ist. Die gewünschte Isolation der Gateelektroden bzw. Gates G ergibt sich auf Grund der Geometrie von ganz alleine automatisch.
Anschließend erfolgt optional eine weitere Reinigung der Halbleiterandordnung.
Schließlich erfolgt eine Metallisierung, bei der der externe Sourcekontakt 70 als Metallisierungsschicht über dem aktiven Bereich 30 und der externe Gatekontakt 71 als Metallisierungsschicht über dem Bereich 40 abgeschiedenen werden.
Die folgenden Ausführungen können u. U. zum Verständnis der Erfindung oder von Aspekten davon hilfreich sein.
Das Verfahren ermöglicht eine kostengünstigere und bezüglich Fototechnik einfachere Herstellung von Niedervoltleistungstransistoren als bisher, insbesondere durch die Eliminierung der Kontakt-Fotoebene.
Bisher wurden zur Herstellung von Niedervolt Leistungstransistoren justierte Kontaktfotoebenen eingesetzt. Dabei ergibt sich ein Nachteil, da der Abstand Trench zu Kontaktloch Schwankungen aus der Fototechnik unterworfen ist (CD Maß Fototechnik, Justagetoleranz der Fototechnik). Diese Schwankungen schränken die Bauelementeskalierung (Shrinkroadmap) ein, da die p+ Implantation ins Kontaktloch die Einsatzspannung des Bauelements beeinflusst. Eine Möglichkeit, das Problem im Zellenfeld bzw. dem aktiven Bereich zu lösen, ist es, durch Tieferlegung der Trenchzelle ohne Kontaktloch auszukommen. Dabei wird die Gateisolation im Trench vergraben. Dies macht aber eine zusätzliche Fototechnik zur Realisierung des Gateanschlusses notwendig.
Ein Aspekt der Erfindung ist es, einen Prozessablauf zu verwenden, bei dem der Grabenkontakt und Gatekontakt mit Hilfe zweier Fotoebenen ermöglicht wird (X=Trench, F=Metall). Vorteile sind zum einen der Kostenvorteil durch das Wegfallen der Kontaktlochebene. Der Grabenkontakt wird dabei selbstjustiert zum Trench ausgeführt. Gleichzeitig kann durch Ausnützen der Trenchbreiten und Abstandsgeometrie der sonst separat notwendige Gatekontakt eingespart werden.
Ein weiterer Aspekt der Erfindung ist die Realisierung eines selbstjustierten Grabenkontakts ohne die Notwendigkeit eines separaten Gateanschlusskontakts.
Beschreibung des Prozessablaufs im Detail:
Erste Ebene Trench (X)
Siehe 4: Der Trench wird über Std-I-line Lithographie oder mit Hilfe von Deep UV Lithographie definiert. Anschließend an die Trenchätzung erfolgt kurze HF-Reinigung zur Entfernung von Trenchseiten-Wandpolymeren. Dabei wird die Hardmaske bzw. Maske 21 ca. 20nm zurückgezogen. Es folgt die Gateoxidation, anschließend die G-Polyabscheidung und Recess. Dabei wird das Gatepoly nur knapp unter die Hardmaske zurückgezogen (7). Es erfolgt die Hardmaskenentfernung, wobei der Overetch so eingestellt werden muss, dass das Dünnoxid nur minimal unterätzt wird (siehe 8). Zur Optimierung der GOX Qualität an der Trenchoberkante erfolgt nun eine Postoxidation bei sehr hohen Temperaturen (1100°). Es folgen nun Source und Bodyimplantation (die Source-Seitenwand Implantation wird durch das aus dem Trench ragende Poly-G unterdrückt).
Anschließend erfolgt eine TEOS Abscheidung und anisotrope Rückätzung der TEOS Schicht. Es bleibt dabei ein Oxidspacer an der Trenchseitenwand bzw. an überstehenden Gateelektroden (Elektrodenbereich) stehen, der in weiterer Folge den Grabenkontakt definiert (siehe 10). Im Gatekontaktbereich bzw. Kontaktbereich sind die Trenchabstände so definiert, dass der Spacer als „Oxidstöpsel" zwischen den Trenchstreifen erhalten bleibt (siehe 10 rechter Bildbereich). Nach kurzer HF Reinigung wird nun der Graben bzw. der Kontaktgraben 32g geätzt – gleichzeitig, wird das Gatepoly um ca. die Grabentiefe rückgeätzt (11). Nach der Grabenätzung erfolgt – um nun das Gate von der folgenden Sourcemetallisierung zu trennen – die Gatepolyisolation im aktiven Gebiet, wobei die Gatekon takttrenches und der Grabenkontakt so breit ausgelegt sind, dass die Isolation (Nitrid) wieder vollständig entfernt wird (s. 13).
Der Randabschluss schließt Spannungsklassen > 20V aus, da in der Randzelle die Drainspannung am Dickoxid anliegt.
Zweite Ebene: Metall (F)
Anschließend erfolgt Reinigung und Abscheidung der Metallisierung (Polyplug & 5μm AlSiCu).
Im Folgenden werden einige der Vorteile der Erfindung zusammengefasst:

– Kostengünstiger Prozess durch Einsparung der Kontaktloch bzw. der Gatekontaktebene durch Variation der Trenchbreite und des Abstands im Gatekontaktbereich
– Kritische Dejustage/CD Anforderungen der Kontaktlochebene entfallen
– Unterdrückung der Trenchseitenwand Implantation

Das selbstjustierte Konzept kann auch bei separater Gatekontaktfototechnik genutzt werden.
Das Konzept ist grundsätzlich mit dem Dreimaskenkonzept von derzeit in der Produktion befindlichen Technologien kompatibel. Das Dreimaskenkonzept bzw. der Dreimaskenprozess ist beispielsweise in der deutschen Patentanmeldung 103 50 684.5 beschrieben, die hiermit durch Zitat in ihrer vollständigen Fassung in diese Patentanmeldung mit eingefügt wird.

1: Leistungstransistor, Halbleiterbauelementanordung
20: Halbleitersubstrat
20a: Oberfläche
21: Maske
21o: Maskenoberfläche
22: Aussparungen bzw. Rillen in der Maske 21
30: aktiver Bereich
30-40: Verbindungselektroden
32: aktiver Trench
32b: Bodenbereich eines aktiven Trenches
32g: Kontaktgräben
32w: Wandbereiche von aktiven Trenches
33: Trenchtransistor
40: Kontaktbereich
42: Kontakttrenches
42b: Bodenbreich eines Kontakttrenches
42w: Wandbereich der Kontakttrenches
50s: TEOS-Schicht
50sp: Spacerelement
50sp': Kontaktbereichsspacerelemente
60: Nitridabdeckung bzw. Teil des ersten Isolationsbereichs
60s: Nitridschicht
70: externer Sourcekontakt im aktiven Bereich 30
71: externer Gatekontakt im Kontaktbereich 40
D: Drain
dNITRID: ursprüngliche Stärke der zweiten Isolationsschicht bzw. der Nitridschicht 60s
Dr: Breite eines Kontakttrenches
dr: Abstand benachbarter Kontakttrenches
dTEOS: ursprüngliche Stärke der ersten Isolationsschicht bzw. TEOS-Schicht 50s
Dz: Breite der aktiven Trenches
dz: Abstand benachbarter aktiver Trenches
G: Gate, Elektrodenbereich im aktiven Gebiet
Go: Gateoberfläche, Gateelektrodenoberfläche
GOX: Gateoxid
Gü: überstehender Gateelektrodenbereich
K: Gatekontaktelektrode, Elektrodenbereich im Kontaktbereich
Ko: Gatekontaktelektrodenoberfläche
Kü: überstehender Gatekontaktelektrodenbereich
Mr: Kontaktbereichsmesa
Mz: aktive Mesa
N: Nitrid
POLY: Polysilizium
S: Source
T: Kontaktgrabentiefe
TEOS: Tetraethylorthosilikat
U: Unterseite des Halbleitersubstrats
Z: Bereich zwischen Spacerelementen im aktiven Bereich

Claims

Integrierte Halbleiterbauelementanordnung (1), – bei welcher in einem Halbleitersubstrat (20) mit einem Oberflächenbereich (20a) ein aktiver Bereich (30) und ein Kontaktbereich (40) ausgebildet sind, – bei welcher im aktiven Bereich (30) eine Mehrzahl im Wesentlichen vertikaler aktiver Trenches (32) jeweils mit einem Bodenbereich (32b), mit einem Wandbereich (32w) und mit einer Trenchweite Dz ausgebildet sind, – bei welcher zwischen direkt benachbarten aktiven Trenches (32) im Halbleitersubstrat (20) jeweils eine aktive Mesa (Mz) der Breite dz ausgebildet ist, durch welche direkt benachbarte aktive Trenches (32) beabstandet sind, – bei welcher im Inneren (32i) der aktiven Trenches (32) ein gegenüber dem Wandbereich (32w) und dem Bodenbereich (32b) des jeweiligen aktiven Trenches (32) elektrisch isolierter Elektrodenbereich (G) ausgebildet ist, – bei welcher im Kontaktbereich (40) eine Mehrzahl im Wesentlichen vertikaler Kontakttrenches (42) jeweils mit einem Bodenbereich (42b), mit einem Wandbereich (42w) und mit einer Trenchweite Dr ausgebildet sind, – bei welcher zwischen direkt benachbarten Kontakttrenches (42) im Halbleitersubstrat (20) jeweils eine Kontaktbereichsmesa (Mr) der Breite dr ausgebildet ist, durch welche direkt benachbarte Kontakttrenches (42) beabstandet sind, – bei welcher im Inneren (42i) der Kontakttrenches (42) ein gegenüber dem Wandbereich (42w) und dem Bodenbereich (42b) des jeweiligen Kontakttrenches (42) elektrisch isolierter Elektrodenbereich (K) ausgebildet ist, – bei welcher jeder aktive Trench (32) am oder zum Oberflächenbereich (20a) des Halbleitersubstrats (20) hin mit einem ersten Isolationsbereich (50sp, 60) derart abge deckt oder verschlossen ist, dass dadurch jeweils das Innere (32i) oder jeder Elektrodenbereich (G) jedes aktiven Trenches (32) abgedeckt und gegenüber der aktiven Mesa (Mz) elektrisch isoliert ist, – bei welcher der Oberflächenbereich (20a) des Halbleitersubstrats (20) im Bereich der Kontaktbereichsmesen (Mr) mit einem zweiten Isolationsbereich (50sp') derart abgedeckt ist, dass dadurch die Kontaktbereichsmesa (Mr) jedes Kontakttrenches (42) gegenüber dem Inneren (42i) oder dem Elektrodenbereich (K) des jeweiligen Kontakttrenches (42) abgedeckt und elektrisch isoliert ist, – bei welcher die Breite Dz der aktiven Trenches (32) und der Abstand dr direkt benachbarter Kontakttrenches (42) höchstens halb so groß ausgebildet sind wie die Breite Dr der Kontakttrenches (42), so dass gilt: Dz ≤ 0,5 Dr und dr ≤ 0,5 Dr.
Integrierte Halbleiterbauelementanordnung gemäß Anspruch 1, dadurch gekennzeichnet, – dass der erste Isolationsbereich (50sp, 60) und/oder der zweite Isolationsbereich (50sp, 50sp') zumindest teilweise aus ersten Rückständen (50sp, 50sp') einer ersten Isolationsschicht (50s) aus einem ersten Isolationsmaterial (TEOS) mit einer ursprünglichen Stärke dTEOS gebildet sind, – wobei der Abstand dz direkt benachbarter aktiver Trenches (32) größer ist als die doppelte ursprüngliche Stärke dTEOS der ersten Isolationsschicht (50s) und die Breite dr der Kontaktbereichmesen (MR) kleiner oder gleich der doppelten ursprünglichen Stärke dTEOS der ersten Isolationsschicht (50s) ist, so dass gilt: dz > 2 dTEOS und dr ≤ 2 dTEOS.
Integrierte Halbleiterbauelementanordnung gemäß Anspruch 2, dadurch gekennzeichnet, – dass der erste Isolationsbereich (50sp, 60) zumindest teilweise aus zweiten Rückständen (60) einer zweiten Isolationsschicht (60s) aus einem zweiten Isolationsmaterial (N) mit einer ursprünglichen Stärke dNITRID gebildet ist, – wobei die Breite Dz der aktiven Trenches (32) kleiner oder gleich der doppelten ursprünglichen Stärke dNITRID und die Breite Dr der Kontakttrenches (42) größer ist als die doppelte ursprüngliche Stärke dNITRID ist, so dass gilt: Dz ≤ 2 dNITRID und Dr > 2 dNITRID.
Integrierte Halbleiterbauelementanordnung gemäß Anspruch 2 oder 3, dadurch gekennzeichnet, dass der zweite Isolationsbereich (50sp, 50sp') ausschließlich aus den ersten Rückständen (50sp, 50sp') gebildet wird.
Integrierte Halbleiterbauelementanordnung gemäß einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, – dass die Elektrodenbereiche (G, K) über den Oberflächenbereich (20a) herausragen und so herausragende Elektrodenbereiche (Gü, Kü) bilden, und – dass die ersten Rückstände (50sp, 50sp') Spacerelemente (50sp) aus dem ersten Isolationsmaterial (TEOS) an den über den Oberflächenbereich (20a) herausragenden Elektro denbereichen (Gü, Kü), insbesondere im Randbereich der aktiven Trenches (32), umfassen.
Integrierte Halbleiterbauelementanordnung nach Anspruch 5, dadurch gekennzeichnet, dass das erste Isolationsmaterial (TEOS) ein Material oder eine Kombination von Materialien aus der Gruppe von Materialien ist, die besteht aus: Tetraethoxysilan (TEOS), Oxid und Nitrid.
Integrierte Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche 2 bis 6, dadurch gekennzeichnet, dass das erste Isolationsmaterial (TEOS) ausgebildet ist durch Abscheiden, mittels CVD, mittels PVD, mittels Sputtern, durch Aufwachsen und/oder durch physikalisches/chemisches Umwandeln eines vorliegenden Materialbereichs.
Integrierte Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Elektrodenbereiche (G, K) der aktiven Trenches (32) und/oder der Kontakttrenches (42) gebildet sind aus einem Elektrodenmaterial (POLY) oder einer Kombination von Elektrodenmaterialien aus der Gruppe Elektrodenmaterialien, die besteht aus: Polysilizium, Wolfram, Platin, Titansilizid und Kupfer.
Integrierte Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Elektrodenbereiche (G, K) der aktiven Trenches (32) und der Kontakttrenches (42) ausgebildet sind über ein abge schiedenes, die aktiven Trenches (32) und die Kontakttrenches (42) füllendes und eine Maske (21) abdeckendes und dann anschließend rückgeätztes Elektrodenmaterial (POLY) derart, dass die Oberfläche (21o) der Maske (21) vom Elektrodenmaterial (POLY) freigelegt ist.
Integrierte Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die aktiven Trenches (32) und/oder die Kontakttrenches (42) vor dem Ausbilden der jeweiligen Elektrodenbereiche (G, K) gereinigt vorliegen.
Integrierte Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche 2 bis 10, dadurch gekennzeichnet, dass der erste Isolationsbereich (50sp, 60) zumindest teilweise durch das zweite Isolationsmaterial (N) gebildet ist.
Integrierte Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche 3 bis 11, dadurch gekennzeichnet, dass das zweite Isolationsmaterial (60) im aktiven Bereich (30) die aktiven Trenches (32) zwischen den Spacerelementen (50sp) abdeckt, so dass die Elektrodenbereiche (G) im aktiven Bereich (30) vollständig isoliert sind.
Integrierte Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche 3 bis 12, dadurch gekennzeichnet, dass als zweites Isolationsmaterial (N) ein Nitrid oder Oxinitrid vorgesehen ist.
Integrierte Halbleiterbauelementanordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass zwischen benachbarten aktiven Trenches (32) Kontaktgräben (32g) in den aktiven Mesen (Mz) ausgebildet sind.
Integrierte Halbleiterbauelementanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Oberfläche von herausragenden Elektrodenbereichen (Gü, Kü) jeweils zwischen dem Oberflächenbereich (20a) und von Spitzen der angrenzenden Spacerelemente (50sp, 50sp') liegt, so dass die Spacerelemente (50sp, 50sp') überstehende Isolationsbereiche bilden.
Integrierte Halbleiterbauelementeanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, – dass über dem aktiven Bereich (30) eine Metallschicht (70) ausgebildet ist zur externen Kontaktierung der aktiven Mesen (Mz) und/oder – dass über dem Kontaktbereich (40) eine Metallschicht (71) ausgebildet ist, zur externen Kontaktierung der Elektrodenbereiche (K) der Kontakttrenches im Kontaktbereich (40).
Integrierte Halbleiterbauelementanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, – dass mit oder durch jeweils einen aktiven Trench (32) ein elementarer Trenchtransistor (33) realisiert wird, wobei – die Gateelektrode eines elementaren Trenchtransistors (33) jeweils durch den Elektrodenbereich (G) im jeweili gen aktiven Trench (32) im aktiven Bereich (30) realisiert wird, – wobei der Sourcebereich (S) eines jeweiligen elementaren Trenchtransistors (33) jeweils durch den an den jeweiligen aktiven Trench (32) lateral angrenzenden Bereich des Halbleitermaterialbereichs (20) im Bereich der Oberfläche (20a) gebildet wird und – wobei der Drainbereich (D) eines jeweiligen elementaren Trenchtransistors (33) jeweils durch die Unterseite des Halbleitersubstrats (20) gebildet wird.
Integrierte Halbleiterbauelementanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterbauelementanordnung (1) ein Leistungstransistor ist, der insbesondere mit oder aus elementaren Trenchtransistoren (33) gebildet wird.
Verfahren zum Herstellen einer integrierten Halbleiterbauelementanordnung (1), – bei welchem in einem Halbleitersubstrat (20) mit einem Oberflächenbereich (20a) ein aktiver Bereich (30) und ein Kontaktbereich (40) ausgebildet werden, – bei welchem im aktiven Bereich (30) eine Mehrzahl im Wesentlichen vertikaler aktiver Trenches (32) jeweils mit einem Bodenbereich (32b), mit einem Wandbereich (32w) und mit einer Trenchweite Dz ausgebildet werden, – bei welchem zwischen direkt benachbarten aktiven Trenches (32) im Halbleitersubstrat (20) jeweils eine aktive Mesa (Mz) der Breite dz ausgebildet wird, durch welche direkt benachbarte aktive Trenches (32) beabstandet sind, – bei welchem im Inneren (32i) der aktiven Trenches (32) ein gegenüber dem Wandbereich (32w) und dem Bodenbereich (32b) des jeweiligen aktiven Trenches (32) elektrisch isolierter Elektrodenbereich (G) ausgebildet wird, – bei welchem im Kontaktbereich (40) eine Mehrzahl im Wesentlichen vertikaler Kontakttrenches (42) jeweils mit einem Bodenbereich (42b), mit einem Wandbereich (42w) und mit einer Trenchweite Dr ausgebildet werden, – bei welchem zwischen direkt benachbarten Kontakttrenches (42) im Halbleitersubstrat (20) jeweils eine Kontaktbereichsmesa (Mr) der Breite dr ausgebildet wird, durch welche direkt benachbarte Kontakttrenches (42) beabstandet sind, – bei welchem im Inneren (42i) der Kontakttrenches (42) ein gegenüber dem Wandbereich (42w) und dem Bodenbereich (42b) des jeweiligen Kontakttrenches (42) elektrisch isolierter Elektrodenbereich (K) ausgebildet wird, – bei welchem jeder aktive Trench (32) am oder zum Oberflächenbereich (20a) des Halbleitersubstrats (20) hin mit einem ersten Isolationsbereich (50sp, 60) derart abgedeckt oder verschlossen wird, dass dadurch jeweils das Innere (32i) oder jeder Elektrodenbereich (G) jedes aktiven Trenches (32) abgedeckt und gegenüber der aktiven Mesa (Mz) elektrisch isoliert wird, – bei welchem der Oberflächenbereich (20a) des Halbleitersubstrats (20) im Bereich der Kontaktbereichsmesen (Mr) mit einem zweiten Isolationsbereich (50sp') derart abgedeckt wird, dass dadurch die Kontaktbereichsmesa (Mr) jedes Kontakttrenches (42) gegenüber dem Inneren (42i) oder dem Elektrodenbereich (K) des jeweiligen Kontakttrenches (42) abgedeckt und elektrisch isoliert ist, – bei welchem die Breite Dz der aktiven Trenches (32) und der Abstand dr direkt benachbarter Kontakttrenches (42) höchstens halb so groß ausgebildet werden wie die Breite Dr der Kontakttrenches (42), so dass gilt: Dz ≤ 0,5 Dr und dr ≤ 0,5 Dr,
Verfahren gemäß Anspruch 19, dadurch gekennzeichnet, dass der erste Isolationsbereich (50sp,60) und/oder der zweite Isolationsbereich (50sp') zumindest teilweise gebildet wird durch – Ausbilden einer ersten Isolationsschicht (50s) eines ersten Isolationsmaterials (TEOS) mit einer Stärke dTEOS über den aktiven Mesen (Mz) und aktiven Trenches (32) und/oder den Kontaktbereichsmesen (Mr) und den Kontakttrenches (42), und – anschließendes Rückätzen der ersten Isolationsschicht (50s) des ersten Isolationsmaterials (TEOS), wobei das Rückätzen derart erfolgt, – dass die aktiven Mesen (Mz) und/oder die Kontakttrenches (42) teilweise oder vollständig vom ersten Isolationsmaterial (TEOS) befreit sind oder werden, und – dass die Kontaktbereichsmesen (Mz) und/oder die aktiven Trenches (32) bedeckt bleiben oder werden oder – dass im Randbereich der aktiven Trenches (32) oder an über den Oberflächenbereich (20a) herausragenden Elektrodenbereichen (Gü, Kü) Rückstände des ersten Isolationsmaterials (TEOS) als Spacerelemente (50sp, 50sp') zurückbleiben, – wobei der Abstand dz direkt benachbarter aktiver Trenches (32) größer ausgebildet wird als die doppelte ursprüngliche Stärke dTEOS der ersten Isolationsschicht (50s) und die Breite dr der Kontaktbereichsmesen (Mr) kleiner gleich der doppelten ursprünglichen Stärke dTEOS der ersten Isolationsschicht (50s) ausgebildet wird, so dass gilt: dz > 2 dTEOS und dr ≤ 2 dTEOS.
Verfahren gemäß Anspruch 20, dadurch gekennzeichnet, dass der erste Isolationsbereich (50sp, 60) zumindest teilweise gebildet wird durch – Ausbilden einer zweiten Isolationsschicht (60s) eines zweiten Isolationsmaterials (N) mit einer Stärke dNITRID über den aktiven Mesen (MZ) und aktiven Trenches (32) und/oder den Kontaktbereichsmesen (MR) und den Kontakttrenches (42), und – anschließendes, insbesondere anisotropes, Rückätzen der zweiten Isolationsschicht (60s), wobei das Rückätzen derart erfolgt, – dass die aktiven Mesen (Mz) und/oder die Kontakttrenches (42) teilweise oder vollständig vom zweiten Isolationsmaterial (N) befreit sind oder werden und – dass die aktiven Trenches (32) und/oder die Kontaktbereichsmesen (Mr) bedeckt bleiben oder werden, – wobei die Breite Dz der aktiven Trenches (32) kleiner oder gleich der doppelten ursprünglichen Stärke dNITRID ausgebildet wird und die Breite Dr der Kontakttrenches (42) größer ist als die doppelte ursprüngliche Stärke dNITRID ausgebildet wird, so dass gilt: Dz ≤ 2 dNITRID und Dr > 2 dNITRID.
Verfahren gemäß Anspruch 20 oder 21, dadurch gekennzeichnet, dass der zweite Isolationsbereich (50sp, 50sp') ausschließlich aus den ersten Rückständen (50sp, 50sp') gebildet wird.
Verfahren nach einem der vorangehenden Ansprüche 20 bis 22, dadurch gekennzeichnet, dass als erstes Isolationsmaterial (TEOS) ein Material oder eine Kombination von Materialien aus der Gruppe von Materialien verwendet wird, die besteht aus: Tetraethoxysilan (TEOS), Oxid und Nitrid.
Verfahren nach einem der vorangehenden Ansprüche 20 bis 23, dadurch gekennzeichnet, dass das erste Isolationsmaterial (TEOS) ausgebildet wird durch Abscheiden, mittels CVD, mittels PVD, mittels Sputtern, durch Aufwachsen und/oder durch physikalisches/chemisches Umwandeln eines vorliegenden Materialbereichs.
Verfahren nach einem der Ansprüche 19 bis 24, dadurch gekennzeichnet, dass die Elektrodenbereiche (G) der aktiven Trenches (32) und insbesondere die herausragenden Elektrodenbereiche (Gü, Kü) davon gebildet werden durch die aufeinander folgenden Schritte: – Ausbilden und Strukturieren einer Maske (21) auf dem Oberflächenbereich (20a) des Halbleitermaterialbereichs (20) mit Aussparungen (22) an für aktive Trenches (32) definierten Stellen, – Ausbilden der aktiven Trenches (32) durch einen Ätzvorgang, – Ausbilden der Elektrodenbereiche (G) in den aktiven Trenches (32) wobei insbesondere die Oberfläche der Elektrodenbereiche (G) in den aktiven Trenches (32) über dem Oberflächenbereich (20a) und insbesondere unter der Oberfläche (21o) der Maske (21) liegt, und - selektives Entfernen der Maske (21).
Verfahren nach einem der vorangehenden Ansprüche 19 bis 25, dadurch gekennzeichnet, dass die Elektrodenbereiche (G, K) der aktiven Trenches (32) und/oder der Kontakttrenches (42) gebildet werden aus einem Elektrodenmaterial (POLY) oder einer Kombination von Elektrodenmaterialien aus der Gruppe Elektrodenmaterialien, die besteht aus Polysilizium, Wolfram, Platin, Titansilizid und Kupfer.
Verfahren nach einem der vorangehenden Ansprüche 19 bis 26, dadurch gekennzeichnet, dass die Elektrodenbereiche (G, K) der aktiven Trenches (32) und der Kontakttrenches (42) gebildet werden durch die aufeinander folgenden Schritte: – Abscheiden eines Elektrodenmaterials (POLY) über eine Maske derart, dass die aktiven Trenches (32) und die Kontakttrenches (42) mit dem Elektrodenmaterial gefüllt und die Maske mit dem Elektrodenmaterial abgedeckt wird, und – Anschließenden Rückätzen des Elektrodenmaterials derart, dass die Oberfläche (21o) der Maske (21) vom Elektrodenmaterial freigelegt ist oder wird.
Verfahren nach einem der vorangehenden Ansprüche 19 bis 27, dadurch gekennzeichnet, dass die aktiven Trenches (32) und/oder die Kontakttrenches (42) vor dem Ausbilden der jeweiligen Elektrodenbereiche (G, K) gereinigt werden, insbesondere mittels einer Hochfrequenzreinigung.
Verfahren nach einem der Ansprüche 20 bis 28, dadurch gekennzeichnet, dass als zweites Isolationsmaterial (N) ein Nitrid oder Oxinitrid verwendet wird.
Verfahren nach Anspruch 20 bis 29, dadurch gekennzeichnet, – dass das zweite Isolationsmaterial (N) über dem aktiven Bereich (30) und dem Kontaktbereich (40) abgeschieden wird, – dass dann das zweite Isolationsmaterial (N) so lange rückgeätzt wird bis die aktiven Mesen (Mz) und/oder die Kontakttrenches (42) im Wesentlichen vollständig vom zweiten Isolationsmaterial (N) befreit sind oder werden.
Verfahren nach einem der Ansprüche 20 bis 30, dadurch gekennzeichnet, – dass vor dem Abscheiden des zweiten Isolationsmaterials (N) im aktiven Bereich (30) und/oder dem Kontaktbereich (40) ein Ätzschritt durchgeführt wird, – dass dadurch zwischen benachbarten aktiven Trenches (32) Kontaktgräben (32g) in den aktiven Mesen (Mz) ausgebildet werden, und/oder – dass die Elektrodenbereiche (G, K) der aktiven Trenches (32) im aktiven Bereich (30) und/oder der Kontakttrenches (42) im Kontaktbereich (40) gegenüber den Spacerelementen (50sp, 50sp') derart rückgeätzt werden, – dass am Rand der aktiven Trenches (32) und/oder zwischen den Kontakttrenches (42) überstehende Isolationsbereiche aus den Spacerelementen (50sp, 50sp') und/oder dem ersten Isolationsmaterial (TEOS) ausgebildet werden.
Verfahren nach einem der vorstehenden Ansprüche 19 bis 31, dadurch gekennzeichnet, – dass über dem aktiven Bereich (30) eine Metallschicht (70) ausgebildet wird zur externen Kontaktierung der aktiven Mesen (Mz) und/oder – dass über dem Kontaktbereich (40) eine Metallschicht (71) ausgebildet wird, zur externen Kontaktierung der Elektrodenbereiche (K) der Kontakttrenches im Kontaktbereich (40).
Verfahren nach einem der Ansprüche 19 bis 32, dadurch gekennzeichnet, – dass mit oder durch jeweils einen aktiven Trench (32) ein elementarer Trenchtransistor (33) realisiert wird, wobei – die Gateelektrode eines elementaren Trenchtransistors (33) jeweils durch den Elektrodenbereich (G) im jeweiligen aktiven Trench (32) im aktiven Bereich (30) realisiert wird, – wobei der Sourcebereich (S) eines jeweiligen elementaren Trenchtransistors (33) jeweils durch den an den jeweiligen aktiven Trench (32) lateral angrenzenden Bereich des Halbleitermaterialbereichs (20) im Bereich der Oberfläche (20a) gebildet wird, und – wobei der Drainbereich (D) eines jeweiligen elementaren Trenchtransistors (33) jeweils durch die Unterseite des Halbleitersubstrats (20) gebildet wird.
Verfahren nach einem der Ansprüche 19 bis 33, dadurch gekennzeichnet, dass als Halbleiterbauelementanordnung (1) ein Leistungstransistor ausgebildet wird, insbesondere mit oder aus elementaren Trenchtransistoren (33).