DE102004024603B4

DE102004024603B4 - Verfahren zum Herstellen einer Halbleitereinrichtung mit Oxidfilmschichten verschiedener Stärken

Info

Publication number: DE102004024603B4
Application number: DE102004024603A
Authority: DE
Inventors: Takayuki Kanda
Original assignee: Elpida Memory Inc
Current assignee: Longitude Licensing Ltd
Priority date: 2003-05-13
Filing date: 2004-05-13
Publication date: 2010-11-25
Anticipated expiration: 2024-05-14
Also published as: US20060125029A1; CN100440456C; TW200501396A; US20050003618A1; JP4190940B2; CN1622292A; DE102004024603A1; US7078354B2; TWI309471B; JP2004342656A

Abstract

Verfahren zum Herstellen einer Halbleitereinrichtung, umfassend einen Mehrfachoxidationsprozess zum Bilden von Oxidschichten verschiedener Stärken an einem Substrat, wobei das Verfahren folgende Schritte umfasst:
Ausführen eines ersten Oxidschichtbildungsprozesses zum Bilden einer ersten Oxidschicht auf dem Substrat,
Ausführen eines ersten Oxynitridierprozesses zum Bilden einer Nitridlage in der ersten Oxidschicht in der Umgebung der Grenzfläche zwischen der ersten Oxidschicht und dem Substrat nach dem ersten Oxidschichtbildungsprozess,
selektives Ätzen eines vorbestimmten Bereichs der ersten Oxidschicht zum Freilegen eines Teils der Nitridlage,
Ausführen eines zweiten Oxidschichtbildungsprozesses zum Bilden einer zweiten Oxidschicht auf einer freigelegten Oberfläche der ersten Oxidschicht und der freigelegten Oberfläche der Nitridlage, um eine Zweilagenstruktur zu bilden, in der eine Oxidschicht auf einer Nitridlage angeordnet ist, und
Ausführen eines zweiten Oxynitridierprozesses zum Erhöhen der Stickstoffmenge der Nitridlage nach dem zweiten Oxidschichtbildungsprozess, um die Zweilagenstruktur zu erhalten.

Description

HINTERGRUND DER ERFINDUNG:
Diese Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitereinrichtung, insbesondere ein Herstellungsverfahren für eine Halbleitereinrichtung, die Transistoren mit Gate- oder Torisolierfilmen, -schichten bzw. -dünnschichten (Der englische Ausdruck ”film” wurde nachfolgend durchgehend als ”Schicht” angegeben, obwohl ebenso die beiden anderen Ausdrücke ”Film” bzw. ”Dünnschicht” üblich sind) verschiedener Stärken umfaßt.
Es gibt eine bekannte Halbleitereinrichtung, in der mehrere Arten von Transistoren mit Gateisolierschichten verschiedener Stärken als Kombination eines Halbleiterspeichers und peripheren Schaltkreisen davon auf einem gemeinsamen Substrat gebildet sind.
Ein herkömmliches Verfahren zum Herstellen der Halbleitereinrichtung des Typs verwendet einen Oxynitridierprozeß für eine dünnere Gateisolierschicht für einen der Transistoren. Das heißt, daß Stickstoffelemente hauptsächlich in die dünnere Gateisolierschicht eingeführt werden. Keine oder wenige Stickstoffelemente werden in eine dickere Gateisolierschicht für einen anderen der Transistoren eingeführt.
Wenn die Stärke einer Gateoxidschicht wie zuvor 7 nm oder mehr beträgt, ist der Oxynitridierprozeß im allgemeinen unnötig. Dies liegt daran, daß die dickere Gateoxidschicht, die 7 nm oder mehr beträgt, keine Probleme wie z. B. Leckstrom und Verlust von Bor aufweist. Darüber hinaus ist der Oxynitridierprozeß unerwünscht, wenn die Stärke der Gateoxidschicht 5 nm oder mehr beträgt, weil er die Verläßlichkeit der Gateoxidschicht verschlechtert.
In der US 6 087 236 A wird ein Oxidschichtbildungsprozess zum Bilden einer Oxidschicht (104) und ein Konversionsprozess zum Umwandeln dieser Oxidschicht (104) in eine Oxynitridschicht (106) beschrieben. Danach wird die Oxidschicht über ihre gesamte Dicke in eine Oxynitridschicht konvertiert. Die Stickstoffkonzentration der Oxynitridschicht ist an der Grenzfläche zum Substrat signifikant niedriger als an der Außenseite, d. h. es wird ein Verfahren zum Herstellen einer einlagigen Struktur, die selbst nach einer anschließenden Oxidschichtbildung erhalten bleibt, beschrieben. Ferner ist offenbart, daß ein freiliegender Bereich der Oxynitridschicht (106) derart entfernt wird, dass danach das Substrat (102) freigelegt ist.
Eine Vorrichtung aus einem Substrat (101) mit zwei Oxidschichten (103A, 105A) ist in der US 2003/0015763 A1 beschrieben, wobei die Oxidschichten unterschiedliche Schichtdicken aufweisen. Außerdem weist die Vorrichtung zwei Oxynitridlagen (103B, 105B) auf, die in der Umgebung der Grenzfläche zwischen den beiden Oxidschichten gebildet sind, und zwar nicht nur in den Oxidschichten gebildet, sondern ebenfalls in dem Substrat.
Entsprechend den Forderungen der letzten Zeit nach Miniaturisierung, Implementierung einer dünnen Gestaltung und Einsparen von Energieverbrauch der Halbleitereinrichtung weist die Gateoxidschicht des Transistors jedoch die Tendenz auf, dünn zu werden. Daher erhöht sich die Bedeutung des Oxynitridierprozesses, um einen Leckstrom zu unterdrücken und die Betriebscharakteristika des Transistors zu verbessern. Im Fall der Herstellung einer Halbleitereinrichtung, die mehrere Arten von Transistoren mit Gateisolierschichten verschiedener Stärken umfaßt, wird es daher wichtig, Stickstoffelemente nicht nur in die dünnere Gateisolierschicht, sondern auch in die dickere Gateisolierschicht einzuführen.
ZUSAMMENFASSUNG DER ERFINDUNG:
Es ist daher Aufgabe dieser Erfindung, ein Verfahren zum Herstellen einer Halbleitereinrichtung bereitzustellen, das in der Lage ist, Stickstoffelemente nicht nur in eine auf einem Substrat gebildete dünnere Gateisolierschicht, sondern auch in eine auf dem Substrat gebildete dickere Gateisolierschicht einzuführen.
Weitere Ziele dieser Erfindung werden im Verlauf der Beschreibung deutlich werden.
Gemäß dem Prinzip dieser Erfindung umfaßt ein Verfahren zum Herstellen einer Halbleitereinrichtung einen Mehrfach-Oxidationsprozeß zum Bilden von Oxidschichten verschiedener Stärken auf einem Substrat. Das Verfahren umfaßt die Schritte des Ausführens eines ersten Oxidschichtbildungsprozesses zum Bilden einer ersten Oxidschicht auf dem Substrat, des Ausführens eines ersten Oxynitridierprozesses zum Bilden einer Nitridlage in der ersten Oxid schicht in der Umgebung der Grenzfläche zwischen der ersten Oxidschicht und dem Substrat nach dem ersten Oxidschichtbildungsprozeß, des selektiven Ätzens eines vorbestimmten Bereichs der ersten Oxidschicht zum Freilegen eines Teils der Nitridlage, des Ausführens eines zweiten Oxidschichtbildungsprozesses zum Bilden einer zweiten Oxidschicht auf einer freigelegten Oberfläche der ersten Oxidschicht und der freigelegten Oberfläche der Nitridlage, um eine Zweilagenstruktur zu bilden, in der eine Oxidschicht auf einer Nitridlage angeordnet ist, und des Ausführens eines zweiten Oxynitridierprozesses zum Erhöhen der Stickstoffmenge der Nitridlage nach dem zweiten Oxidschichtbildungsprozess, um die Zweilagenstruktur zu erhalten.
KURZBESCHREIBUNG DER ZEICHNUNG:
1A–1F sind schematische Schnittansichten zum Beschreiben eines herkömmlichen Verfahrens zum Herstellen einer verwandten Halbleitereinrichtung umfassend Transistoren mit Gateisolierschichten verschiedener Stärken;
2A–2F sind schematische Schnittansichten zum Beschreiben eines weiteren herkömmlichen Verfahrens zum Herstellen einer weiteren verwandten Halbleitereinrichtung umfassend Transistoren mit Gateisolierschichten verschiedener Stärken;
3A–3F sind schematische Schnittansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitereinrichtung gemäß einer ersten Ausführungsform dieser Erfindung;
4 zeigt Sauerstoff- und Stickstoffprofile vor und nach einem zweiten Oxidschichtbildungsprozeß unter Verwendung von ISSG oder Plasmaoxidation;
5 zeigt Sauerstoff- und Stickstoffprofile vor und nach einem zweiten Oxynitridierprozeß;
6A–6E sind schematische Schnittansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitereinrichtung gemäß der zweiten Ausführungsform dieser Erfindung; und
7A–7F sind schematische Schnittansichten zum Beschreiben eines Verfahrens zum Herstellen einer Halbleitereinrichtung gemäß einer dritten Ausführungsform dieser Erfindung.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN:
Mit Bezug auf 1A bis F wird die Beschreibung zunächst auf ein Verfahren zum Herstellen einer bekannten bzw. verwandten Halbleitereinrichtung umfassend Transistoren mit Gateisolierschichten verschiedener Stärken gerichtet. Ein solcher Prozeß ist in der JP 2000216257 A offenbart.
Wie in 1A dargestellt, wird zunächst ein Siliziumsubstrat 101 vorgesehen, und im Siliziumsubstrat 101 werden LOCOS(Lokale Oxidation von Silizium)-Oxidschichten 102 gebildet. Die LOCOS-Oxidschichten 102 definieren Einrichtungsbildungsbereiche, die Systemtransistorbildungsbereiche höherer und niedrigerer Spannung A-11 und A-12 bilden und sie voneinander isolieren.
Wie in 1B gezeigt, wird am Siliziumsubstrat 101 als nächstes ein erster Wärmebehandlungsprozeß in einer Atmosphäre von Oxidationskeimen 103 ausgeführt. Der erste Wärmebehandlungsprozeß oxidiert freiliegende Oberflächen des Siliziumsubstrats 101, und dadurch werden Siliziumoxidschichten 104 an/in dem Siliziumsubstrat 101 gebildet.
Wie in 1C gezeigt, wird als nächstes, nachdem eine Resistschicht 105 auf dem Systemtransistorbildungsbereich A-11 höherer Spannung gebildet ist, die Siliziumoxidschicht 104 des Systemtransistorbildungsbereichs A-12 niedrigerer Spannung durch einen Naßätzprozeß entfernt, um das Siliziumsubstrat 101 freizulegen. Dann wird das Resist 105 vollständig vom Systemtransistorbildungsbereich A-11 höherer Spannung entfernt.
Wie in 1D gezeigt, werden durch einen Ionenimplantierer (nicht gezeigt) anschließend Stickstoffionen 106 in den Bereichen A-11 und A-12 implantiert. Als Ergebnis wird am Systemtransistorbildungsbereich A-11 höherer Spannung eine azotierte Siliziumoxidschicht 107 gebildet, während am Systemtransistorbildungsbereich niedrigerer Spannung A-12 eine Siliziumnitridschicht 108 gebildet wird.
Wie in 1E gezeigt, wird als nächstes in einer Atmosphäre von Oxidationskeimen 109 ein zweiter Wärmebehandlungsprozeß am Siliziumsubstrat 101 durchgeführt, und dadurch werden eine dickere Gateoxidschicht 110 und eine dünnere Gateoxidschicht 111 an den Bereichen A-11 bzw. A-12 gebildet.
Wie in 1F gezeigt, wird schließlich eine Polysiliziumschicht 112 auf der oberen freiliegenden Oberfläche des Siliziumsubstrats 101 mit der dickeren Gateoxidschicht 110 und der dünneren Gateoxidschicht 111 abgelagert.
Danach wird die Polysiliziumschicht 112 in einem vorbestimmten Muster gestaltet. Dann werden Gateelektroden und Source-Drain-Bereiche an/in dem Halbleitersubstrat 101 gebildet, um die Halbleitereinrichtung zu bilden. Auf diese Weise wird die Halbleitereinrichtung umfassend zwei (oder mehr) Arten von Transistoren mit Gateisolierschichten verschiedener Stärke fertiggestellt.
Ein weiteres bekanntes Verfahren zum Herstellen einer weiteren verwandten Halbleitereinrichtung des Typs wird mit Bezug auf 2A–2F beschrieben, vgl. JP 2001053242 A .
Wie in 2A gezeigt, wird zunächst ein Siliziumsubstrat 201 bereitgestellt, und durch ein Grabenisolierverfahren werden Einrichtungsisolierlagen 202 im Substrat 201 gebildet. Die Einrichtungsisolierlagen 202 definieren Einrichtungsbereiche A-21, A-22 und A-23. Die Einrichtungsbereiche A-21, A-22 und A-23 werden als Kernbereich, SRAM-Bereich bzw. peripherer I/O-Bereich verwendet. Weiterhin wird eine notwendige Vorabbearbeitung wie z. B. Ionenimplantation am Siliziumsubstrat 201 mit den Einrichtungsisolierlagen 202 durchgeführt.
Wie in 2B gezeigt, werden an den Einrichtungsbereichen A-21, A-22 und A-23 durch ein thermisches Oxidationsverfahren unter Verwendung von zugeführtem Sauerstoffgas als nächstes Oxidschichten 203 auf dem Siliziumsubstrat 201 gebildet. Jeder der Oxidschichten 203 weist eine Stärke von zum Beispiel 4,5 nm auf.
Wie in 2C gezeigt, werden die Oxidschichten 203 des Kernbereichs A-21 und des SRAM-Bereichs A-22 durch Ätzen entfernt, nachdem nur der periphere I/O-Bereich A-23 und Umgebung durch eine Resistschicht 204 bedeckt worden ist. Dann wird das Resist 204 vollständig vom peripheren I/O-Bereich A-23 und der Umgebung entfernt.
Als nächstes wird ein Oxynitridierprozeß durchgeführt, um an den Einrichtungsbereichen A-21 und A-22 Oxynitridschichten 205 zu bilden. In diesem Fall besteht eine Zweilagenschicht 206 aus der Oxidschicht, und am Einrichtungsbereich A-23 wird eine Oxynitridschicht gebildet. Jede der Oxynitridschichten 205 weist eine Stärke von zum Beispiel 1,6 nm auf, während die Zweilagenschicht 206 eine Stärke von zum Beispiel 4,8 nm aufweist.
Wie in 2E gezeigt, wird als nächstes die Oxynitridschicht 205 des Einrichtungsbereichs A-22 durch Ätzen entfernt, nachdem die Einrichtungsbereiche A-21 und A-23 durch Resistschichten 207 bedeckt worden sind. Dann werden die Resistschichten 207 vollständig von den Einrichtungsbereichen A-21 und A-23 entfernt.
Danach wird ein zweiter Oxynitridierprozeß am Siliziumsubstrat 201 mit der Oxynitridierschicht 205 am Einrichtungsbereich A-21 und der Zweilagenschicht 206 am Einrichtungsbereich A-23 durchgeführt. Der zweite Oxynitridierprozeß verwendet Quellengas, dessen Stickstoffdichte geringer als die des im ersten Oxynitridierprozesses verwendeten Quellengases ist. Wie in 2F gezeigt, werden entsprechend eine Oxynitridschicht 208, eine Oxynitridschicht 209 mit einer niedrigeren Stickstoffdichte als die der Oxynitridschicht 208 und eine Zweilagenschicht 210 am Kernbereich A-21, dem SRAM-Bereich A-22 bzw. dem peripheren I/O-Bereich A-23 gebildet. Die Schichten 208, 209 und 210 weisen zum Beispiel Stärken von 2,0 nm, 2,5 nm bzw. 5,0 nm auf. Die Schichten 208, 209 und 210 werden als Gateisolierschichten von Transistoren verwendet.
Im ersteren der oben erwähnten verwandten Verfahren wird der Oxynitridprozeß (z. B. Stickstoffionenimplantation) erst durchgeführt, nachdem die erste Gateoxidschicht (104) gebildet worden ist. Darüber hinaus werden im letzteren der verwandten Verfahren die Oxynitridprozesse zum Bilden der zweiten und dritten Gateisolierschichten (208 und 209) verwendet. Jedenfalls wird (werden) der (die) Oxynitridprozeß(-prozesse) verwendet, um Stickstoff in den(die) dünneren (Oxid-)Schichtteilbereich(e) einzuführen. Entsprechend können die verwandten Verfahren Stickstoff nur unzureichend in den dickeren (Oxid-)Schichtteilbereich einführen. Zusätzlich kann jedes der verwandten Verfahren keine Nitridlage in der Umgebung der Grenzfläche zwischen dem Substrat und der Gateisolierschicht bilden. Dies macht es schwierig, gewünschte Charakteristika der durch das Verfahren hergestellten Halbleitereinrichtung zu erhalten.
Mit Bezug auf 3A–3F geht die Beschreibung zu einem Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einer ersten Ausführungsform dieser Erfindung über.
In jeder der 3A–3F zeigt die linke Seite einen dünneren Schichtteilbereich A-31 (oder einen Transistorbildungsbereich niedriger Spannung), während die rechte Seite einen dickeren Schichtteilbereich A-32 zeigt (oder einen Transistorbildungsbereich hoher Spannung).
Obwohl der dünnere Schichtteilbereich A-31 vom dickeren Schichtteilbereich A-32 durch einen Einrichtungsisolierbereich isoliert sein muß, hat der Einrichtungsisolierbereich keine Beziehung zu dieser Erfindung, und ihre Darstellung wird in der vorliegenden Beschreibung und den Zeichnungen ausgelassen. Andere Teile, wie z. B. Gate-, Source- und Drainbereiche ohne Beziehung zu dieser Erfindung werden in der vorliegenden Beschreibung und den Zeichnungen ebenfalls ausgelassen.
Nachfolgend richtet sich die Beschreibung hauptsächlich auf das Bilden von Gateoxidschichten und das Oxynitridieren der Gateoxidschichten. Bekannte Prozesse können für andere notwendige Prozesse im Verfahren zum Herstellen der Halbleitereinrichtung verwendet werden.
Wie in 3A dargestellt, wird zunächst ein Halbleitersubstrat (z. B. ein Si-Substrat) 301 vorgesehen, und eine erste Gateoxidschicht 302 wird durch einen ersten Oxidschichtbildungsprozeß auf der Oberfläche des Halbleitersubstrats 301 gebildet. Für den ersten Gateoxidschichtbildungsprozeß können verschiedene Prozesse verwendet werden. Es gibt zum Beispiel nasse, trockene oder Halogenoxidation unter Verwendung einer vertikalen Diffusionsanlage, RTO (schnelle thermische Oxidation), ISSG (In-Situ-Dampferzeugung) oder WVG (Wasserdampferzeugung) unter Verwendung einer Bogenzuführanlage und Plasmaoxidation mit einer Plasmabehandlungsanlage.
Als nächstes wird ein erster Oxynitridierprozeß auf das Halbleitersubstrat 301 angewendet, auf dem die erste Gateoxidschicht 302 gebildet ist. Als Ergebnis wird eine erste Nitridlage 303 in der ersten Gateoxidschicht 302 gebildet, wie in 3B dargestellt. Um den Oxynitridierprozeß auszuführen, kann zum Beispiel eine Behandlung mit NO (Stickstoff(II)-oxid), N₂O (Stickstoff(I)-oxid) oder NH₃ (Ammoniak) unter Verwendung der vertikalen Diffusionsanlage oder einer Bogenzuführanlage oder eine Plasmanitrierung unter Verwendung der Plasmabehandlungsanlage verwendet werden.
Hier neigt die NO- oder N₂O-Behandlung dazu, die erste Nitridlage 303 in der Umgebung einer Grenzfläche zwischen der ersten Gateoxidschicht 302 und dem Halbleitersubstrat 301 zu bilden. Darüber hinaus neigt die Ammoniakbehandlung dazu, die erste Nitridlage 303 sowohl in der Umgebung einer Oberfläche der ersten Gateoxidschicht 302 als auch in der Umgebung der Grenzfläche zwischen der ersten Gateoxidschicht 302 und dem Halbleitersubstrat 301 zu bilden. Weiterhin neigt die Plasmanitrierung dazu, die erste Nitridlage 303 in der Umgebung der Oberfläche der ersten Gateoxidschicht 302 zu bilden.
Als nächstes wird eine Resistschicht für eine Ätzmaske auf der Oberfläche der ersten Gateoxidschicht 302 abgelagert. Dann wird die Resistschicht durch Ätzen selektiv vom dünneren Schichtteilbereich A-31 entfernt, um einen Teil davon am dickeren Schichtteilbereich A-32 zurückzulassen, wie in 3C dargestellt. Das heißt, daß der verbleibende Teil der Resistschicht die Ätzmaske 304 am dickeren Schichtteilbereich A-32 bildet.
Als nächstes wird die erste Gateoxidschicht 302 des dünneren Schichtteilbereichs A-31 durch ein Naßätzverfahren unter Verwendung von verdünnter oder gepufferter Fluorwasserstoffsäure oder ein Trockenätzverfahren entfernt. In diesem Fall wird die erste Nitridlage 303 des dünneren Schichtteilbereichs A-31 gemeinsam mit der ersten Gateoxidschicht 302 teilweise entfernt. Als Ergebnis wird die erste Nitridlage 303 in eine zweite Nitridlage 303A des dünneren Schichtteilbereichs A-31 und eine dritte Nitridlage 303B des dickeren Schichtteilbereichs A-32 geteilt. Dann wird die Ätzmaske 304 vollständig entfernt, um, wie in 3D dargestellt, die erste Oxidschicht 302 des dickeren Schichtteilbereichs A-32 freizulegen.
Anschließend wird am Halbleitersubstrat 301 der 3D ein zweiter Oxidschichtbildungsprozeß durchgeführt, der dem ersten Oxidschichtbildungsprozeß ähnlich oder von ihm verschieden sein kann. Als Ergebnis wird, wie in 3E gezeigt, eine zweite Gateoxidschicht 305A auf der zweiten Nitridlage 303A des dünneren Schichtteilbereichs A-31 gebildet. Zur gleichen Zeit wird am dickeren Schichtteilbereich A-32 eine dritte Gateoxidschicht 305B (umfassend die erste Oxidschicht 302) gebildet.
Hier wandert die dritte Nitridlage 303B (die in der Umgebung der Grenzfläche zwischen dem Substrat 301 und der dritten Gateoxidschicht 305B schlecht verteilt ist) entsprechend zum inneren Teil der dritten Gateoxidschicht 305B, während die dritte Gateoxidschicht 305B die Stärke davon erhöht, wenn die oben erwähnten Oxidschichtbildungsverfahren außer ISSG und Plasmaoxidation für den zweiten Oxidschichtbildungsprozeß verwendet werden. Im Gegenteil verbleibt, wenn ISSG oder Plasmaoxidation für den zweiten Oxidschichtbildungsprozeß verwendet werden, die dritte Nitridlage 303B ungeachtet der Zunahme der Stärke der dritten Gateoxidschicht 305B (und/oder 302) in der Umgebung der Grenzfläche zwischen dem Substrat 301 und der dritten Gateoxidschicht 305B, wie in 4 gezeigt. Dies liegt daran, daß ISSG und Plasmaoxidation starke oxidative Verfahren sind und selbst in der Nitridschicht eine oxidative Reaktion hervorrufen. Sowohl durch ISSG als auch durch Plasmaoxidation schreitet die oxidative Reaktion an der Oberflächenseite der Nitridlage vor der Grenzflächenseite zwischen der Oxidschicht und dem Substrat voran. So können ISSG und Plasmaoxidation eine zusätzliche oxidative Reaktion ausführen, ohne die Form eines Nitridprofils einer Probe mit einer Nitridlage in der Umgebung der Grenzfläche zwischen einer Oxidschicht und einem Substrat zu verlieren. Mit anderen Worten können ISSG und Plasmaoxidation das durch den/die vorherige/n Prozeß/Prozesse gebildete Nitridprofil im wesentlichen erhalten. Daher sind ISSG und Plasmaoxidation für einen Herstellungsprozeß einer Halbleitereinrichtung, deren elektronische Charakteristika der Umgebung der Grenzfläche zwischen der Oxidschicht und dem Substrat wichtig sind, sehr nützlich.
Als nächstes wird am Halbleitersubstrat 301 mit der zweiten und dritten Gateoxidschicht 305A und 305B ein zweiter Oxynitridierprozeß durchgeführt, der dem ersten Oxynitridierprozeß ähnlich oder von ihm verschieden sein kann. Wie in 3F gezeigt, werden hierdurch vierte und fünfte Nitridlagen 306A und 306B an den dünneren und dickeren Schichtteilbereichen A-31 bzw. A-32 gebildet. Die Menge der Stickstoffelemente und das Verteilungsprofil in jeder Nitridlage (306A, 306B) hängen vom Ätzprozeß für das teilweise (selektive) Ätzen der ersten Gateoxidschicht 302, der Stärke der Gateoxidschicht (305A, 305B), den Behandlungsbedingungen des zweiten Oxynitridierprozesses und so weiter ab.
5 zeigt ein Beispiel von sich ändernden Oxid- und Nitridprofilen in der NO-Behandlung als dem zweiten Oxynitridierprozeß. Wie aus 5 verständlich ist, kann die Stickstoffmenge in der Nitridlage erhöht werden, wobei die Position der Nitridlage kaum verändert wird. Das bedeutet, daß es möglich ist, durch den zweiten Oxynitridierprozeß neue Stickstoffelemente aufzufüllen, wenn die durch den ersten Oxynitridierprozeß dotierten Stickstoffelemente durch den zweiten Oxidschichtbildungsprozeß verfehlt werden.
Gemäß dieser Ausführungsform können die Oxidschichten (305A und 305B) verschiedener Stärken im dünneren und dickeren Schichtteilbereich A-31 bzw. A-32 gebildet werden, während die Nitridschichten (306A und 306B) mit genügend Stickstoffelementen in den dünneren und dickeren Schichtteilbereichen A-31 bzw. A-32 gebildet werden können.
Es kann zum Beispiel eine Stickstoffdichte von 3–5% in die Umgebung der Grenzfläche zwischen der Oxidschicht und dem Halbleitersubstrat sowohl in den dünneren als auch den dickeren Schichtteilbereich A-31 und A-32 eingeführt werden, wenn die erste NO(Stickstoff(II)-oxid)-Behandlung unter Verwendung von 100% NO (2L) für etwa 30 Sekunden bei 1050°C mit der Bogenzuführanlage ausgeführt wird, nachdem die Oxidschicht mit einer Stärke von 5,0 nm als erste Gateoxidschicht gebildet worden ist, und die zweite NO-Behandlung unter Verwendung von 100% NO (SL) für etwa 30 Sekunden bei 1050°C mit der Bogenzuführanlage ausgeführt wird, nachdem die Oxidschicht mit einer Stärke von 3,0 nm als zweite Gateoxidschicht gebildet worden ist.
Wenn die Stärke der Oxidschicht gleich oder geringer als 5 nm ist, besteht im allgemeinem kein beträchtliches Problem darin, daß die Verläßlichkeit der Oxidationsschicht durch die Einführung von Stickstoff verringert wird. Da die oben beschriebenen Oxidschichtbildungsverfahren die Oxidschicht mit höher Verläßlichkeit bilden können, ist es darüber hinaus schwierig, daß die Einführung von Stickstoff die Verläßlichkeit der durch diese Verfahren gebildeten Oxidschicht verringert.
Gemäß der Ausführungsform kann die in den dünneren Schichtteilbereich A-31 und in den dickeren Schichtteilbereich A-32 eingeführte Stickstoffmenge unabhängig gesteuert werden. Um Stickstoff hauptsächlich in den dickeren Schichtteilbereich A-32 einzuführen, muß zum Beispiel lediglich die Stickstoffeinführungsmenge durch den zweiten Oxynitridierprozeß verringert werden. Im Gegensatz dazu muß lediglich die Stickstoffeinführmenge durch den ersten Oxynitridierprozeß verringert werden, um Stickstoff hauptsächlich in den dünneren Schichtteilbereich A-31 einzuführen. Zusätzlich wird die Stickstoffeinführmenge durch eine Änderung der Behandlungszeit des Oxynitridierprozesses, des Gasdrucks und/oder der Behandlungstemperatur gesteuert.
Wie oben erwähnt, können sowohl die Vermeidung von fehlendem B (Bor) und die Reduktion eines Leckstroms im dünneren Schichtteilbereich A-31 als auch die Verbesserung der Charakteristik bezüglich der Grenzfläche zwischen der Oxidschicht und dem Substrat im dickeren Schichtteilbereich A-32 erreicht werden, weil die Stickstoffmengen in den in den dünneren und dickeren Schichtteilbereichen gebildeten Nitridlagen durch das Verfahren dieser Ausführungsform eingestellt werden können.
Mit Bezug auf 6A bis 6E erfolgt die Beschreibung einer zweiten Ausführungsform dieser Erfindung. In jeder der 6A bis 6E sind erste, zweite und dritte Einrichtungsbereiche A-61, A-62 und A-63 von links nach rechts angeordnet.
Wie in der ersten Ausführungsform, werden zuerst der erste Oxidschichtbildungsprozeß und der erste Oxynitridierprozeß an einem Halbleitersubstrat 601 ausgeführt. Als Ergebnis wird, wie in 6A gezeigt, eine erste Gateoxidschicht 602 auf dem Halbleitersubstrat 601 gebildet, während eine erste Nitridlage 603 in der ersten Gateoxidschicht 602 gebildet wird.
Als nächstes wird durch das bekannte Verfahren eine erste Resistmake 604 am dritten Einrichtungsbereich A-63 gebildet. Durch Verwendung der ersten Resistmaske 604 wird die erste Gateoxidschicht 602 der ersten und zweiten Einrichtungsbereiche A-61 und A-62 geätzt, wie in 6B gezeigt. Dabei wird die erste Nitridlage 603 in eine zweite Nitridlage 603A an den ersten und zweiten Einrichtungsbereichen A-61 und A-62 und eine dritte Nitridlage 603B am dritten Einrichtungsbereich A-63 geteilt.
Nachdem die erste Resistmaske 604 vom dritten Einrichtungsbereich A-63 entfernt worden ist, werden der zweite Oxidschichtbildungsprozeß und der zweite Oxynitridierprozeß ausgeführt, um eine zweite Gateoxidschicht 605A und eine vierte Nitridlage 606A an den ersten und zweiten Einrichtungsbereichen A-61 und A-62 und eine dritte Gateoxidschicht 605B und eine fünfte Nitridlage 606B am dritten Einrichtungsbereich A-63 zu bilden, wie in 6C gezeigt.
Als nächstes wird eine zweite Resistmaske 607 am ersten und dritten Einrichtungsbereich A-63 gebildet. Die zweite Oxidschicht 605A des zweiten Einrichtungsbereichs A-62 wird durch Verwendung der Resistmaske 607 geätzt. Dann wird die vierte Nitridlage 606A des zweiten Einrichtungsbereichs A-62 in eine sechste Nitridschicht 606C geändert, wie in 6D gezeigt.
Nachdem die Resistmaske 607 von den ersten und dritten Einrichtungsbereichen A-61 und A-63 entfernt worden ist, werden der dritte Oxidschichtbildungsprozeß und der dritte Oxynitridierprozeß ausgeführt. Wie in 6E gezeigt, werden folglich erste, zweite und dritte Gateoxidschichten 608A, 608B und 608C in den ersten, zweiten und dritten Einrichtungsbereichen A-61, A-62 bzw. A-63 gebildet. Weiterhin werden erste, zweite und dritte endgültige Nitridlagen 609A, 609B und 609C in den ersten, zweiten und dritten Einrichtungsbereichen A-61, A-62 bzw. A-63 gebildet.
Gemäß dieser Ausführungsform können, wie oben erwähnt, drei in der Stärke voneinander unterschiedliche Gateoxidschichten gebildet werden. Weiterhin können in den Grenzflächen zwischen den Gateoxidschichten und dem Substrat endgültige Nitridlagen gebildet werden, die in der Menge der dotierten Stickstoffelemente voneinander verschieden sind. Mit anderen Worten ist es gemäß der Ausführungsform möglich, drei elementare Einrichtungen wie z. B. Transistoren mit bezüglich der Stärke verschiedenen (Gate-)Oxidschichten und verschiedenen Stickstoffmengen in den Nitridlagen an den ersten, zweiten und dritten Einrichtungsbereichen des gemeinsamen Substrats herzustellen.
Zusätzlich können die in der ersten Ausführungsform verwendeten Verfahren für den Oxidschichtbildungsprozeß, den Oxynitridierprozeß und den Ätzprozeß der zweiten Ausführungsform verwendet werden.
Diese Erfindung wird zur Herstellung von vier oder mehr Elementen mit bezüglich der Stärke verschiedenen Gateoxidschichten an einem gemeinsamen Substrat verwendet.
Obwohl die Erläuterung zur Herstellung der drei elementaren, voneinander bezüglich der Stärke der Oxidschicht unterschiedlichen Einrichtungen auf dem Substrat erfolgt, kann diese Erfindung zur Herstellung von vier oder mehr elementaren, voneinander bezüglich der Stärke der Gateoxidschicht unterschiedlichen Einrichtungen an einem Substrat verwendet werden.
Mit Bezug auf 7A bis 7F erfolgt nun die Beschreibung eines Verfahrens zum Herstellen einer Halbleitereinrichtung gemäß der dritten Ausführungsform. 7A bis 7F unterscheiden sich in der Anordnung des Einrichtungsbereichs von 3A bis 3F. In jeder der 7A bis 7F zeigt die rechte Seite einen dünneren Schichtteilbereich A-71, während die linke Seite einen dickeren Schichtteilbereich A-72 zeigt.
Wie in 7A gezeigt, wird zunächst ein Halbleitersubstrat 701 bereitgestellt und durch einen ersten Oxidschichtbildungsprozeß behandelt, um eine erste Gateoxidschicht 702 zu bilden.
Als nächstes wird auf dem Halbleitersubstrat 701 mit der ersten Gateoxidschicht 702 ein erster Oxynitridierprozeß ausgeführt, um in der Umgebung der Grenzfläche zwischen dem Halbleiter 701 und der ersten Gateoxidschicht 702 eine erste Nitridlage 703 zu bilden, wie in 7B gezeigt. Die erste Nitridlage 703 wird so gebildet, daß, verglichen mit dem Fall der ersten Ausführungsform, sehr viele Stickstoffelemente dotiert werden.
Nachdem im dünneren Schichtteilbereich A-71 eine Ätzresistmaske 704 gebildet worden ist, wie dies in 7C dargestellt ist, wird, wie in 7D gezeigt, die erste Oxidschicht 702 des dickeren Schichtteilbereichs A-72 selektiv entfernt. In diesem Fall wird die erste Nitridlage 703 in zweite und dritte Nitridlagen 703A und 703B geteilt. Dann wird die Resistmaske 704 vollständig vom dünneren Schichtteilbereich A-71 entfernt.
Als nächstes wird, wie in 7E gezeigt, ein zweiter Oxidschichtbildungsprozeß an einer zweiten Gateoxidschicht 705A ausgeführt. In diesem Fall wird die erste Oxidschicht 702 des dünneren Schichtteilbereichs A-71 in eine dritte Oxidschicht 705B verwandelt. Die dritte Oxidschicht 705B ist etwas dicker als die erste Oxidschicht 702 und dünner als die zweite Gateoxidschicht 705A. Dies liegt daran, daß die Einführung einer großen Stickstoffmenge die Oxidationsrate des Halbleitersubstrats 701 verringert.
Danach bildet, wie in 7F gezeigt, die Durchführung eines zweiten Oxynitridierprozesses vierte und fünfte Nitridlagen 706A und 706B in den dickeren und dünneren Schichtteilbereichen A-72 bzw. A-71.
Wie oben erwähnt, können die Oxidschichten gemäß der Ausführungsform mit unterschiedlichen Stärken an den dünneren und dickeren Teilbereichen des Halbleitersubstrats gebildet werden. Weiterhin können die Nitridlagen durch die Ausführungsform mit ausreichenden Stickstoffelementen gebildet werden. Zusätzlich kann eine durch den zweiten Gateoxidschichtbildungsprozeß und den anschließenden Oxynitridierprozeß gebildete einzellagige Schicht dem dickeren Schichtteilbereich zugewiesen werden, der in seiner Oxidschicht eine hohe Verläßlichkeit benötigt, während eine durch zwei Oxidschichtbildungsprozesse gebildete doppellagige Schicht dem dünneren Schichtteilbereich zugewiesen werden kann, der die Verhinderung eines Borverlusts und die Verringerung eines Leckstroms anstelle der hohen Verläßlichkeit in seiner Oxidschicht benötigt.
Das Verfahren gemäß dieser Ausführungsform kann zur Herstellung dreier oder mehr Elemente mit bezüglich der Stärke unterschiedlichen Gateoxidschichten auf bzw. an einem gemeinsamen Substrat verwenden.

Claims

Verfahren zum Herstellen einer Halbleitereinrichtung, umfassend einen Mehrfachoxidationsprozess zum Bilden von Oxidschichten verschiedener Stärken an einem Substrat, wobei das Verfahren folgende Schritte umfasst: Ausführen eines ersten Oxidschichtbildungsprozesses zum Bilden einer ersten Oxidschicht auf dem Substrat, Ausführen eines ersten Oxynitridierprozesses zum Bilden einer Nitridlage in der ersten Oxidschicht in der Umgebung der Grenzfläche zwischen der ersten Oxidschicht und dem Substrat nach dem ersten Oxidschichtbildungsprozess, selektives Ätzen eines vorbestimmten Bereichs der ersten Oxidschicht zum Freilegen eines Teils der Nitridlage, Ausführen eines zweiten Oxidschichtbildungsprozesses zum Bilden einer zweiten Oxidschicht auf einer freigelegten Oberfläche der ersten Oxidschicht und der freigelegten Oberfläche der Nitridlage, um eine Zweilagenstruktur zu bilden, in der eine Oxidschicht auf einer Nitridlage angeordnet ist, und Ausführen eines zweiten Oxynitridierprozesses zum Erhöhen der Stickstoffmenge der Nitridlage nach dem zweiten Oxidschichtbildungsprozess, um die Zweilagenstruktur zu erhalten.
Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 1, wobei der zweite Oxidschichtbildungsprozess Plasmaoxidation unter Verwendung einer Plasmabehandlungsanlage oder ISSG, (”In-situ Steam Generated”) umfasst.
Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 1, wobei der erste und der zweite Oxynitridierprozess eine Behandlung mit NO oder N₂O unter Verwendung einer vertikalen Diffusionsanlage umfasst.
Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 1, wobei der erste Oxynitridierprozess bezüglich Behandlungszeit, Gasdruck und Behandlungstemperatur entsprechend der Stickstoffmenge entschieden wird, die in die erste Oxidschicht eingeführt werden soll, und der zweite Oxynitridierprozess bezüglich Behandlungszeit, Gasdruck und Behandlungstemperatur entsprechend der Stickstoffmenge entschieden wird, die in die zweite Oxidschicht eingeführt werden soll.
Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 1, wobei beim und nach dem zweiten Oxidschichtbildungsprozess Plasmaoxidation unter Verwendung einer Plasmabehandlungsanlage oder ISSG verwendet wird, um das in der ersten Oxidschicht bei dem ersten Oxynitridierprozess gebildete Stickstoffkonzentrationsprofil im wesentlichen zu erhalten.