[go: up one dir, main page]

DE102004014927A1 - Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie integrierbarer Multiplexer zur Verwendung in einer Verzögerungseinrichtung - Google Patents

Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie integrierbarer Multiplexer zur Verwendung in einer Verzögerungseinrichtung Download PDF

Info

Publication number
DE102004014927A1
DE102004014927A1 DE102004014927A DE102004014927A DE102004014927A1 DE 102004014927 A1 DE102004014927 A1 DE 102004014927A1 DE 102004014927 A DE102004014927 A DE 102004014927A DE 102004014927 A DE102004014927 A DE 102004014927A DE 102004014927 A1 DE102004014927 A1 DE 102004014927A1
Authority
DE
Germany
Prior art keywords
delay device
multiplexers
multiplexer
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004014927A
Other languages
English (en)
Other versions
DE102004014927B4 (de
Inventor
Patrick Heyne
Musa Saglam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004014927A priority Critical patent/DE102004014927B4/de
Priority to US11/077,374 priority patent/US7126401B2/en
Publication of DE102004014927A1 publication Critical patent/DE102004014927A1/de
Application granted granted Critical
Publication of DE102004014927B4 publication Critical patent/DE102004014927B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00208—Layout of the delay element using FET's using differential stages

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

Eine Verzögerungseinrichtung weist in Reihe geschaltete Multiplexer (10, 20, 30, 40, 50) in differenzieller Ausführung auf. Erste Anschlüsse (35, 36) der Multiplexer (30) sind mit dem Ausgang eines vorgeschalteten Multiplexers (20) verbunden. Zweite Eingänge (33, 34) der Multiplexer (30) sind an den Eingangsanschluss (9, 11) angeschlossen, dem das zu verzögernde Signal (CLKIN, /CLKIN) zuführbar ist. Ein Steuersignal (SLC) steuert die Schalteinstellung eines der Multiplexer (30) so, dass sein Ausgang mit dem Eingang (10, 11) der Verzögerungseinrichtung verbunden ist. Sämtliche andere Multiplexer (10, 20, 40, 50) weisen die andere Schalteinrichtung auf. Dadurch wird eine bestimmte Verzögerungszeit der Verzögerungseinrichtung eingestellt. Die Multiplexer umfassen vier paarweise gekoppelte Strompfade (310, 311, 312, 313). Eines der Strompfadpaare ist über einen Transistor (324) von der Stromquelle (322) entkoppelbar. In Ausgestaltungen sind Abblockkondensatoren (3222, 340, 330, 331) masse- und versorgungspotenzialseitig vorgesehen. Die Transistorflächen der Transistorpaare werden vorzugsweise unterschiedlich groß ausgeführt. Die Verzögerungseinrichtung (1) unter Verwendung solcher Multiplexer (30) liefert ein jitterfreies Ausgangstaktsignal (CLKOUT, /CLKOUT) und ist weitgehend unabhängig von Schwankungen der Versorgungsspannung.
DE102004014927A 2004-03-26 2004-03-26 Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie integrierbarer Multiplexer zur Verwendung in einer Verzögerungseinrichtung Expired - Fee Related DE102004014927B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004014927A DE102004014927B4 (de) 2004-03-26 2004-03-26 Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie integrierbarer Multiplexer zur Verwendung in einer Verzögerungseinrichtung
US11/077,374 US7126401B2 (en) 2004-03-26 2005-03-11 Integratable, controllable delay device, use of a delay device, as well as an integratable multiplexer for use in a delay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004014927A DE102004014927B4 (de) 2004-03-26 2004-03-26 Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie integrierbarer Multiplexer zur Verwendung in einer Verzögerungseinrichtung

Publications (2)

Publication Number Publication Date
DE102004014927A1 true DE102004014927A1 (de) 2005-10-20
DE102004014927B4 DE102004014927B4 (de) 2006-02-02

Family

ID=35033912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004014927A Expired - Fee Related DE102004014927B4 (de) 2004-03-26 2004-03-26 Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie integrierbarer Multiplexer zur Verwendung in einer Verzögerungseinrichtung

Country Status (2)

Country Link
US (1) US7126401B2 (de)
DE (1) DE102004014927B4 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10149585A1 (de) * 2001-10-08 2003-04-24 Infineon Technologies Ag Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355097A (en) * 1992-09-11 1994-10-11 Cypress Semiconductor Corporation Potentiometric oscillator with reset and test input
KR19990025790A (ko) * 1997-09-18 1999-04-06 이계철 다중궤환 루프 링발진기 및 그 지연셀

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10149585A1 (de) * 2001-10-08 2003-04-24 Infineon Technologies Ag Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung

Also Published As

Publication number Publication date
US20050218954A1 (en) 2005-10-06
US7126401B2 (en) 2006-10-24
DE102004014927B4 (de) 2006-02-02

Similar Documents

Publication Publication Date Title
DE69220599T2 (de) Abgetastete Bandabstandreferenzspannungsschaltung
DE60027973T2 (de) Digital-Analog-Wandler des Stromtyps
DE102013107022A1 (de) System und Verfahren zum Erzeugen eines Motortreibersignals sowie Verfahren zum Steuern von Vibration
DE3008919A1 (de) Schaltanordnung mit veraenderlicher verzoegerung
EP0591750B1 (de) Verfahren zur Stromeinstellung eines monolithisch integrierten Padtreibers
Mroszczyk et al. Tunable CMOS delay gate with improved matching properties
DE102015115230A1 (de) Vorrichtung zur Korrektur der Spannungsverschiebung einer Wheatstone-Brücke
DE102007016318A1 (de) Belastungszykluskorrektor
Kumar et al. Novel electronically controlled current-mode Schmitt trigger based on single active element
DE10149585C2 (de) Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung
DE19821458C1 (de) Schaltungsanordnung zur Erzeugung komplementärer Signale
DE102005034610A1 (de) Flankendetektor und Verfahren
DE69128509T2 (de) Zeitgeber
DE102004014927A1 (de) Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie integrierbarer Multiplexer zur Verwendung in einer Verzögerungseinrichtung
WO2007113733A3 (en) Self-calibrating mixer
DE2639863A1 (de) Integrierte schaltung fuer elektronische musikinstrumente
DE69806662T2 (de) Interpolationsschaltung
Lin et al. A simple multi-scroll chaotic oscillator employing CCIIs
DE4140686A1 (de) Schnelle bit-serielle systeme
Chen et al. Current-mode current-tunable four-phase quadrature oscillator
AT512192B1 (de) Synchrone sequentielle logikvorrichtung mit doppelt getriggerten flipflops sowie eine methode zum gezielt zeitversetzten triggern solcher zustandspeichernden register
DE19725587C2 (de) Frequenzmultiplizierer zum Steuern der Impulsbreite
Jaeggi et al. EngAge–a metacognitive intervention to supplement working memory training: A feasibility study in older adults
DE10297753B4 (de) Unterspannungs-Detektionsschaltung
DE60308843T2 (de) Programmierbares differenz-d-flipflop

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee