[go: up one dir, main page]

DE102004009292B3 - Verfahren zum Bilden von Kontaktlöchern - Google Patents

Verfahren zum Bilden von Kontaktlöchern Download PDF

Info

Publication number
DE102004009292B3
DE102004009292B3 DE102004009292A DE102004009292A DE102004009292B3 DE 102004009292 B3 DE102004009292 B3 DE 102004009292B3 DE 102004009292 A DE102004009292 A DE 102004009292A DE 102004009292 A DE102004009292 A DE 102004009292A DE 102004009292 B3 DE102004009292 B3 DE 102004009292B3
Authority
DE
Germany
Prior art keywords
gate
layer
contact holes
insulating layer
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE102004009292A
Other languages
English (en)
Inventor
Yi-Nan Chen
Tse-Yao Huang
Hui-Min Mao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Application granted granted Critical
Publication of DE102004009292B3 publication Critical patent/DE102004009292B3/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10W20/034—
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/02—Circuit arrangements for generating control signals
    • F02D41/04—Introducing corrections for particular operating conditions
    • F02D41/042—Introducing corrections for particular operating conditions for stopping the engine
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02M—SUPPLYING COMBUSTION ENGINES IN GENERAL WITH COMBUSTIBLE MIXTURES OR CONSTITUENTS THEREOF
    • F02M21/00—Apparatus for supplying engines with non-liquid fuels, e.g. gaseous fuels stored in liquid form
    • F02M21/02—Apparatus for supplying engines with non-liquid fuels, e.g. gaseous fuels stored in liquid form for gaseous fuels
    • F02M21/0218—Details on the gaseous fuel supply system, e.g. tanks, valves, pipes, pumps, rails, injectors or mixers
    • F02M21/023—Valves; Pressure or flow regulators in the fuel supply or return system
    • F02M21/0233—Details of actuators therefor
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02M—SUPPLYING COMBUSTION ENGINES IN GENERAL WITH COMBUSTIBLE MIXTURES OR CONSTITUENTS THEREOF
    • F02M21/00—Apparatus for supplying engines with non-liquid fuels, e.g. gaseous fuels stored in liquid form
    • F02M21/02—Apparatus for supplying engines with non-liquid fuels, e.g. gaseous fuels stored in liquid form for gaseous fuels
    • F02M21/0218—Details on the gaseous fuel supply system, e.g. tanks, valves, pipes, pumps, rails, injectors or mixers
    • F02M21/023—Valves; Pressure or flow regulators in the fuel supply or return system
    • F02M21/0242—Shut-off valves; Check valves; Safety valves; Pressure relief valves
    • H10W20/069—
    • H10W20/083—
    • H10W20/089—

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren zum Bilden von Kontaktlöchern. Ein Substrat wird bereitgestellt, auf dem eine Vielzahl von Gatterstrukturen gebildet ist, wobei die Gatterstruktur ein Gatter, eine Gatterabdeckschicht und einen Gatterabstandshalter aufweist. Eine isolierende Schicht wird auf den Gatterstrukturen gebildet und füllt zwischen den Gatterstrukturen. Die isolierende Schicht wird geätzt unter Verwendung der Gatterabdeckschichten, der Gatterabstandshalter und des Substrats als Stoppschicht, um erste Kontaktlöcher zwischen den Gatterstrukturen zu bilden, um das Substrat und die Gatterabstandshalter freizulegen und zweite Kontaktlöcher zu bilden, die jede Gatterstruktur überlagern, um die Gatterabdeckschicht freizulegen. Ein schützender Abstandshalter wird über jeder Seitenwand der ersten Kontaktlöcher und der zweiten Kontaktlöcher gebildet. Die Gatterabdeckschicht unter jedem Gatterkontaktloch wird geätzt unter Verwendung der schützenden Abstandshalter als Stoppschicht, um das Gatter freizulegen. Die schützenden Abstandshalter werden entfernt.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein ein Verfahren zum Bilden von Kontaktlöchern, und insbesondere ein Verfahren zum Bilden von Kontaktlöchern für einen Speicherbaustein.
  • Da die Geometrien von Halbleiterbausteinen in der Größe weiterhin kleiner werden, um mehr Bauteile pro hergestelltem Wafer und schnellere Bausteine bereitzustellen, ist der Versatz zwischen jeder gemusterten Schicht ein ernstes Hindernis. Daher sind viele selbst ausrichtende Prozesse entwickelt worden, um einen Versatz zu verhindern und den Abstand zwischen Bausteinen zu verringern, wodurch die Bauteildichte erhöht wird.
  • US 6,184,081 B1 offenbart ein Verfahren zur Herstellung einer DRAM Kondensatorstruktur, in welchem die obere Kondensatorplatten-Struktur während der Bildung einer Bitleitungskontaktöffnung und einer Substratkontaktöffnung definiert wird.
  • US 6,001,717 offenbart ein Verfahren zum Herstellen von Kontakten mit niedrigem Widerstand für lokale Verbindungen zwischen Polyzid-Schichten.
  • US 2001/7365 A1 offenbart ein Verfahren zu Herstellung von Speicherbausteinen integrierter Schaltungen, die Titannitrid-Bitleitungen einschließen.
  • 1a bis 1d sind Querschnitte, die ein herkömmliches Verfahren zum Bilden von Kontaktlöchern für einen Speicherbaustein zeigen, das von der Anmelderin zuvor verwendet worden ist. Zuerst wird, in 1a, ein Silizium-Substrat 100 bereitgestellt. Das Substrat 100 kann irgendeinen Halbleiterbaustein enthalten, so wie MOS Transistoren und Kondensatoren, die in den Speicherbausteinen verwendet werden. Um das Diagramm zu vereinfachen ist hier nur ein flaches Substrat gezeigt. Weiterhin weist das Substrat 100 einen Speicherfeldbereich 10 und einen peripheren Schaltungsbereich bzw. Leiterbereich 20 auf.
  • Als nächstes wird eine Vielzahl von Gatterstrukturen 109 gebildet, die den Speicherfeldbereich 10 und den Schaltungsbereich 20 überlagern, wobei die Gatterstruktur 109 eine dielektrische Gatterschicht (nicht gezeigt), ein Gatter 104, eine Gatterabdeckschicht 106 und einen Gatterabstandshalter 108 umfasst. Die dielektrische Gatterschicht kann eine Siliziumoxidschicht sein, die durch thermische Oxidation gebildet wird. Das Gatter 104 kann Polysilicon enthalten. Die Gatterabdeckschicht 106 und der Gatterabstandshalter 108 können Siliziumnitrid enthalten.
  • Danach wird eine isolierende Schicht 110, so wie eine Borophosphosilikatglas(BPSG)-Schicht auf den Gatterstrukturen 109 gebildet, und füllt die Zwischenräume dazwischen, um als eine Zwischenschichtdielektrikums(ILD)-Schicht zu dienen. Als nächstes wird eine Fotoresistschicht 114 auf die isolierende Schicht 110 aufgebracht und Fotolitographie wird ausgeführt, um Öffnungen 117, 119 und 121 darin zu bilden, um die isolierende Schicht 110 freizulegen.
  • Als nächstes wird, in 1b, die isolierende Schicht 110 unter den Öffnungen 117, 119 und 121 unter Verwendung der Fotoresistschicht 114 als eine Ätzmaske und unter Verwendung der Gatterabdeckschicht 106, des Gatterabstandshalters 108, und des Substrats 100 als Stoppschichten geätzt, um gleichzeitig Bitleitungs-Kontaktlöcher (CB) 123 auf dem Speicherfeldbereich 10 zu bilden, um das Substrat 100 und die Gatterabstandshalter 108 freizulegen, und Substratkontaktlöcher (CS) 127 und Gatterkontaktlöcher (CG) 125 auf dem peripheren Schaltungsbereich 20 zu bilden, um das Substrat 100 bzw. die Gatterabdeckschicht 106 freizulegen.
  • Als nächstes wird, in 1c, nachdem die Fotoresistschicht 114 entfernt worden ist, eine Fotoresistschicht 128 auf die isolierende Schicht 110 aufgebracht und füllt die Bitleitungskontaktlöcher 123, die Substratkontaktlöcher 127 und die Gatterkontaktlöcher 125. Als nächstes wird Litographie ausgeführt, um die Fotoresistschicht 128 in den Gatterkontaktlöchern 125 zu entfernen.
  • Zuletzt werden, in 1d, die Gatterabdeckschichten 106 unter den Gatterkontaktlöchern 125 unter Verwendung der verbleibenden Fotoresistschicht 128 als eine Ätzmaske geätzt, um das Gatter 104 freizulegen, wodurch der Herstellungsprozess der Gatterkontaktlöcher 125 abgeschlossen wird. Danach wird die verbleibende Fotoresistschicht 128 entfernt.
  • Jedoch muss bei diesem Verfahren, um zu verhindern, die Gatterabdeckschicht 106 und die Gatterabstandshalter 108 unter dem Bitleitungskontaktloch 123 während dem Ätzen der Gatterabdeckschicht 106 unter dem Gatterkontaktloch 125 zu beschädigen, eine zusätzliche Maskenschicht 128 durch Litographie gebildet werden. Als eine Folge ist die Herstellung von Kontaktlöchern kompliziert, was die Herstellungskosten erhöht. Weiterhin kann leicht eine Versatz auftreten, wenn die zusätzliche Maskenschicht gebildet wird, was die Bausteinausbeute verringert.
    •
  • Zusammenfassung der Erfindung
  • Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, ein neues Verfahren zum Bilden von Kontaktlöchern für einen Speicherbaustein bereitzustellen, wobei ein schützender Abstandshalter über der Seitenwand des Bitleitungskontaktlochs in dem Speicherbaustein gebildet wird, statt einer zusätzlichen Maskenschicht beim Bilden der Gatterkontaktlöcher, wodurch die Herstellung von Kontaktlöchern vereinfacht wird, um die Herstellungskosten zu verringern und die Bausteinausbeute zu erhöhen.
  • Gemäß der Aufgabe der Erfindung wird ein Verfahren zum Bilden von Kontaktlöchern für einen Speicherbaustein bereitgestellt. Zuerst wird ein Substrat bereitgestellt, das einen Speicherfeldbereich und einen peripheren Schaltungsbereich aufweist. Eine Vielzahl von Gatterstrukturen wird gebildet, die den Gruppierungsbereich und den peripheren Schaltungsbereich überlagern, wobei die Gatterstruktur ein Gatter, eine Gatterabdeckschicht und einen Gatterabstandshalter umfassen. Als nächstes wird eine isolierende Schicht zwischen den Gatterstrukturen und eine zweite isolierende Schicht wird auf den Gatterstrukturen und der ersten isolierenden Schicht gebildet. Danach werden die zweite und die erste isolierende Schicht unter Verwendung der Gatterabdeckschicht, des Gatterabstandshalters und des Substrats als Stoppschichten sukzessiv geätzt, um Bitleitungskontaktlöcher auf dem Speicherfeldbereich zu bilden, um das Substrat und die Gatterabstandshalter freizulegen und Substratkontaktlöcher und Gatterkontaktlöcher auf dem peripheren Schaltungsbereich zu bilden, um das Substrat und die Gatterabdeckschichten freizulegen. Als nächstes wird ein schützender Abstandshalter über jeder Seitenwand der Bitleitungskontaktlöcher, der Substratkontaktlöcher und der Gatterkontaktlöcher gebildet. Als nächstes wird die Gatterabdeckschicht unter jedem Gatterkontaktloch unter Verwendung des schützenden Abstandshalters als eine Stoppschicht geätzt, um das Gatter freizulegen. Zuletzt werden die schützenden Abstandshalter entfernt.
  • In der Gatterstruktur kann das Gatter eine Metallsilizidschicht umfassen, und die Gatterabdeckschicht und der Gatterabstandshalter können Siliziumnitrid enthalten.
  • Weiterhin können die erste isolierende Schicht und die zweite isolierende Schicht Borophosphosilikatglas(BPSG)- bzw. Tetraethyorthosilikat(TEOS)-Oxid-Schichten sein.
  • Weiterhin kann der schützende Abstandshalter Metallnitrid mit einer Dicke von etwa 80 bis 200 10–10 m sein. Zusätzlich kann der schützende Abstandshalter mit einer Mischung von Schwefelsäure und Wasserstoffperoxid (SPM) entfernt werden.
  • Ferner kann die Gatterabdeckschicht unter Verwendung von CH3F, O2 und CO als Reaktionsgasen geätzt werden.
  • Beschreibung der Zeichnung
  • Die vorliegende Erfindung wird durch die detaillierte Beschreibung, die hiernach gegeben wird, und die begleitende Zeichnung vollständiger verstanden werden, die ausschließlich als eine Erläuterung angegeben wird und daher nicht dazu vorgesehen ist, für die vorliegende Erfindung beschränkend zu sein.
  • 1a bis 1d sind Querschnitte, die ein herkömmliches Verfahren zum Bilden von Kontaktlöchern für einen Speicherbaustein zeigen.
  • 2a bis 2g sind Querschnitte, die ein Verfahren zum Bilden von Kontaktlöchern für einen Speicherbaustein gemäß der Erfindung zeigen.
    •
  • Detaillierte Beschreibung der Erfindung
  • 2a bis 2g sind Querschnitte, die ein Verfahren zum Bilden von Kontaktlöchern für einen Speicherbaustein, so wie einen Dynamic Random Access Speicher (DRAM), gemäß der Erfindung zeigen.
  • Zuerst wird, in 2a, ein Substrat 200, so wie ein Siliziumwafer, bereitgestellt. Das Substrat 200 kann Halbleiterbausteine, so wie MOS Transistoren und Kondensatoren enthalten, die in dem Speicherbaustein verwendet werden. Um das Diagramm zu vereinfachen ist hier nur ein flaches Substrat gezeigt. Weiterhin weist das Substrat 200 einen Speicherfeldbereich 30 und einen peripheren Schaltungsbereich 40 auf.
  • Als nächstes wird eine Vielzahl von Gatterstrukturen 209 durch einen herkömmlichen Prozess gebildet, die den Speicherfeldbereich 30 und den peripheren Schaltungsbereich 40 überlagern, wobei die Gatterstruktur 209 eine dielektrische Gatterschicht (nicht gezeigt), ein Gatter 205, eine Gatterabdeckschicht 206 und einen Gatterabstandshalter 208 umfasst. Die dielektrische Gatterschicht kann eine Siliziumoxidschicht sein, die durch thermische Oxidation gebildet wird. Das Gatter 205 kann eine einzelne Polysiliziumschicht oder eine Verbundschicht sein, die eine Polysiliziumschicht und eine Metallsilizidschicht darauf umfasst. In der Erfindung ist zum Beispiel das Gatter 205 eine Verbundschicht, die eine Polysiliziumschicht 202 und eine Metallsilizidschicht 204 darauf umfasst. Die Gatterabdeckschicht 206 und der Gatterabstandshalter 208 können Siliziumnitrid umfassen, wobei die Gatterabdeckschicht 206 eine Dicke von etwa 1500 bis 1600 10–10 m aufweist.
  • Danach wird eine erste isolierende Schicht 210 auf den Gatterstrukturen 209 gebildet und füllt den Zwischenraum dazwischen. In der Erfindung kann die erste isolierende Schicht 210 Borophosphosilikatglas (BPSG), das durch chemisches Bedampfen (CVD) gebildet wird, mit einer Dicke von etwa 7000 bis 8000 10–10 m sein.
  • Als nächstes wird, in 2b, Ätzen so wie chemisch-mechanisches Polieren (CMP) auf der ersten isolierenden Schicht 210 unter Verwendung der Gatterabdeckschicht 206 als eine Stoppschicht ausgeführt, um einen Bereich der ersten isolierenden Schicht 211 mit einer Dicke von etwa 6600 10–10 m zwischen den Gatterstrukturen 209 zu belassen. Als nächstes wird eine zweite isolierende Schicht 212 nachfolgend auf den Gatterstrukturen 209 und der verbleibenden ersten isolierenden Schicht 211 gebildet. In der Erfindung kann die zweite isolierende Schicht 212 Tetraethyorthosilikat(TEOS)-Oxid sein, dass durch CVD gebildet wird. Ferner hat die zweite isolierende Schicht 212 eine Dicke von etwa 4500 10–10 m. Hier werden die erste und die zweite isolierende Schicht 211 und 212 als eine Zwischenschichtdielektrikums(ILD)-Schicht verwendet. Es wird bemerkt, dass die ILD Schicht eine einzelne Schicht sein kann, die aus dem gleichen Material zusammengesetzt ist wie die erste isolierende Schicht 210.
  • Als nächstes wird eine Fotoresistschicht 216 auf der zweiten isolierenden Schicht 212 zum Definieren von Mustern aufgebracht. In der Erfindung kann eine Polysiliziumschicht 214 mit einer Dicke von etwa 600 10–10 m wahlweise auf der zweiten isolierenden Schicht 212 gebildet werden, um als eine harte Maske zu dienen, bevor die Fotoresistschicht 216 darauf aufgebracht wird. Danach wird herkömmliche Litographie auf der Fotoresistschicht 216 ausgeführt, um Öffnungen 217, 219 und 221 darin zu bilden, und die harte Maske 214 freizulegen. Die Öffnung 217 ist über der ersten isolierenden Schicht 211 zwischen den Gatterstrukturen 209 auf dem Speicherfeldbereich 30 angeordnet und weist eine Breite von etwa 1550 bis 1700 10–10 m auf. Die Öffnung 219 ist über den Gatterstrukturen 209 auf dem peripheren Schaltungsbereich 40 angeordnet und weist eine Breite von etwas 1550 bis 1680 10–10 m auf. Die Öffnung 221 ist über der ersten isolierenden Schicht 211 zwischen den Gatterstrukturen 209 auf dem peripheren Schaltungsbereich 40 angeordnet und weist eine Breite von etwas 1550 bis 1700 10–10 m auf.
  • Als nächstes werden, in 2c, die Öffnungsmuster 217, 219 und 221 der Fotoresistschicht 216 auf die harte Maske 214 übertragen. Danach wird die Fotoresistschicht 216 entfernt. Die zweite isolierende Schicht 212 und die erste isolierende Schicht 211 werden unter Verwendung der harten Maske 214 mit Öffnungsmustern als eine Ätzmaske und unter Verwendung der Gatterabdeckschichten 206, der Gatterabstandshalter 208 und des Substrats 200 als Stoppschichten sukzessiv geätzt, um gleichzeitig Bitleitungskontaktlöcher (CB) 223 auf dem Speicherfeldbereich 30 zu bilden, um das Substrat 200 und die Gatterabstandshalter 208 freizulegen und Substratkontaktlöcher (CS) 227 und Gatterkontaktlöcher (CG) 225 auf dem peripheren Schaltungsbereich 40 zu bilden, um das Substrat 200 bzw. die Gatterabdeckschichten 206 freizulegen.
  • Die 2d bis 2e stellen die entscheidenden bzw. kritischen Schritte der Erfindung dar. In 2d wird eine konforme bzw. gleichmäßige Metallnitridschicht 228 auf der harten Maske 214 und den inneren Oberflächen der Bitleitungskontaktlöcher 223, der Substratkontaktlöcher 227 und der Gatterkontaktlöcher 225 durch herkömmliches Bedampfen bzw. Abscheiden gebildet, so wie CVD. In der Erfindung kann die Metallnitridschicht 228 Titannitrid aufweisen und weist eine Dicke von etwa 80 bis 200 10–10 m auf, wobei 100 10–10 m bevorzugt sind.
  • Als nächstes wird, in 2a, anisotropes Ätzen, so wie reaktives Ionenätzen (RIE) auf der Metallnitridschicht 228 ausgeführt, zum Beispiel unter Verwendung von BCl, CL2, HBr und N2 als Reaktionsgasen, um schützende Abstandshalter 229 jeweils über den Seitenwänden der Bitleitungskontaktlöcher 223, der Substratkontaktlöcher 227 bzw. der Gatterkontaktlöcher 225 zu bilden.
  • Als nächstes können, in 2f die schützenden Abstandshalter 209, die Titannitrid aufweist, während dem Ätzen der Gatterabdeckschicht 206, die Siliziumnitrid aufweist, unter dem Gatterkontaktloch 225 unter Verwendung von CH3F, O2, CO als Reaktionsgasen als eine Stoppschicht verwendet werden, aufgrund der hohen Ätzselektivität von Siliziumnitrid gegenüber Titannitrid. Nach dem Ätzen wird die Metallsilizidschicht 204 der Gatter 205 freigelegt, um die Herstellung der Gatterkontaktlöcher 225 abzuschließen.
  • In der Erfindung gibt es keine Notwendigkeit, eine zusätzliche Fotoresistschicht in dem Bitleitungskontaktloch 223 und dem Substratkontaktloch 227 zu bilden, um als eine Maskenschicht zu dienen, wie es im Stand der Technik erwähnt wird, da der schützende Abstandshalter 229 die Gatterabdeckschicht 206 und die Gatterabstandshalter 208 unter dem Bitleitungskontaktloch 223 während dem Ätzen der freigelegten Gatterabdeckschicht 206 unter dem Gatterkontaktloch 225 schützen. Zusätzlich wird bemerkt, dass, obwohl Titannitrid für die schützenden Abstandshalter in der Erfindung verwendet wird, verstanden werden soll, dass die Erfindung nicht darauf beschränkt ist. Jedes Material, dass in Bezug auf das Siliziumnitrid durch ein vorbestimmtes Ätzmittel eine niedrige Ätzrate aufweist, kann für den schützenden Abstandshalter gemäß der Erfindung verwendet werden.
  • Schließlich, in 2g, erfordern die schützenden Abstandshalter 229 vor dem Bilden der Kontaktstopfen ein Entfernen, da die schützenden Abstandshalter 229 die kritischen Abmessungen (CD) des Bitleitungskontaktlochs 223, des Substratlochs 227 und des Gatterkontaktlochs 225 verringern können. Zusätzlich, da die Ätzselektivität des Titannitrids gegenüber dem Siliziumnitrid durch die Lösung von Schwefelsäure und Wasserstoffperoxid (SMP) etwa 50:1 beträgt, können die schützenden Abstandshalter 229 in der Erfindung durch eine SMP-Lösung entfernt werden, ohne die Gatterabdeckschicht 206 und die Gatterabstandshalter 208, die Siliziumnitrid aufweisen, zu beschädigen. In der Erfindung weist die SPM-Lösung eine Temperatur von etwa 80 bis 120°C auf, wobei das volumetrische bzw. Volumen-Verhältnis von Schwefelsäure und Wasserstoffperoxid etwa 4 ~ 8:1 beträgt.
  • Gemäß der Erfindung gibt es keine Notwendigkeit, eine zusätzliche Maskenschicht zu bilden, bevor die Gatterabdeckschicht unter dem Gatterkontaktloch geätzt werden, da ein schützender Abstandshalter über der Seitenwand des Bitleitungskontaktlochs in dem Speicherbaustein gebildet wird. Das heisst, es ist nicht notwendig, eine Litographie auszuführen, um die Fotoresistmaskenschicht zu bilden, wodurch die Herstellung von Kontaktlöchern vereinfacht wird und die Herstellungskosten reduziert werden. Ferner wird ein Versatz verhindert, wodurch die Bausteinausbeute erhöht wird, da es keine Notwendigkeit gibt, die Maskenschicht zu bilden. Zusätzlich kann der schützende Abstandshalter in der Erfindung durch eine SMP-Lösung entfernt werden. Demgemäß werden die kritischen Abmessungen des Bitleitungskontaktlochs nicht verschmälert.
  • Obwohl die Erfindung durch Beispiele und in den Ausdrücken der bevorzugten Ausführungsformen beschrieben worden ist, soll verstanden werden, dass die Erfindung nicht auf die offenbarten Ausführungsformen beschränkt ist. Im Gegenteil ist beabsichtigt, vielfältige Abänderungen und ähnliche Anordnungen abzudecken (die den Fachleuten ersichtlich sein würden). Daher sollte der Schutzumfang der angefügten Ansprüche mit der breitesten Interpretation übereinstimmen, um so alle solche Abänderungen und ähnlichen Anordnungen zu umfassen.

Claims (26)

  1. Verfahren zum Bilden von Kontaktlöchern, umfassend die Schritte: – Bereitstellen eines Substrats (200), auf dem eine Vielzahl von Gatterstrukturen (209) gebildet ist, wobei die Gatterstruktur (209) ein Gatter (205), eine Gatterabdeckschicht (206) und einen Gatterabstandshalter (208) aufweist; – Bilden einer isolierenden Schicht (210, 211, 212) auf den Gatterstrukturen (209) und Füllen zwischen den Gatterstrukturen (209); – Ätzen der isolierenden Schicht (210, 211, 212) unter Verwendung der Gatterabdeckschicht (206), der Gatterabstandshalter (208) und des Substrats (200) als Stoppschichten, um erste Kontaktlöcher zwischen den Gatterstrukturen (209) zu bilden, um das Substrat (200) und die Gatterabstandshalter (208) freizulegen und zweite Kontaktlöcher zu bilden, die jede Gatterstruktur (209) überlagern, um die Gatterabdeckschichten (206) freizulegen; – Bilden eines schützenden Abstandshalters (229) über jeder Seitenwand der ersten Kontaktlöcher und der zweiten Kontaktlöcher; – Ätzen der Gatterabdeckschicht (206) unter jedem Gatterkontaktloch unter Verwendung des schützenden Abstandshalters (229) als eine Stoppschicht, um das Gatter (205) freizulegen; und – Entfernen der schützenden Abstandshalter (229).
  2. Verfahren gemäß Anspruch 1, wobei weiterhin eine harte Maske (214) auf der isolierenden Schicht (210, 211, 212) gebildet wird.
  3. Verfahren gemäß Anspruch 2, wobei die harte Maske (214) eine Polysiliziumschicht (202) ist.
  4. Verfahren gemäß Anspruch 1, wobei das Gatter eine Metallsilizidschicht (204) aufweist.
  5. Verfahren gemäß Anspruch 1, wobei die Gatterabdeckschicht (206) und der Gatterabstandshalter (208) Siliziumnitridschichten sind.
  6. Verfahren gemäß Anspruch 1, wobei die isolierende Schicht (210, 211, 212) Borophosphosilikatglas(BPSG) aufweist.
  7. Verfahren gemäß Anspruch 1, wobei die isolierende Schicht (210, 211, 212) Tetraethylorthosilikat(TEOS)-Oxid aufweist.
  8. Verfahren gemäß Anspruch 1, wobei der schützende Abstandshalter (229) ein Metallnitrid-Abstandshalter ist.
  9. Verfahren gemäß Anspruch 8, wobei das Bilden der schützenden Abstandshalter (229) die Schritte umfasst: – Bilden einer konformen Metallnitridschicht (228) auf der isolierenden Schicht (210, 211, 212) und den inneren Oberflächen der ersten Kontaktlöcher und der zweiten Kontaktlöcher; und – anisotropes Ätzen der Metallnitridschicht (228) unter Verwendung von BCl, CL2, HBr und N2 als Reaktionsgasen, um die schützenden Abstandshalter (229) zu bilden.
  10. Verfahren gemäß Anspruch 8, wobei der schützende Abstandshalter (229) eine Titannitridschicht ist.
  11. Verfahren gemäß Anspruch 10, wobei der schützende Abstandshalter (229) durch eine Mischung von Schwefelsäure und Wasserstoffperoxid (SPM) entfernt wird.
  12. Verfahren gemäß Anspruch 1, wobei der schützende Abstandshalter (229) eine Dicke von etwa 80 bis 200 10–10 m aufweist.
  13. Verfahren gemäß Anspruch 1, wobei die Gatterabdeckschicht (206) unter Verwendung von CH3F, O2 und CO als Reaktionsgasen geätzt wird.
  14. Verfahren zum Bilden von Kontaktlöchern nach Anspruch 1, wobei – das Substrat einen Speicherfeldbereich (30) und einen peripheren Schaltungsbereich (40) aufweist, wobei eine Vielzahl von Gatterstrukturen (209) gebildet sind, die den Speicherfeldbereich (30) und den peripheren Schaltungsbereich (40) überlagern, – das Bilden einer isolierenden Schicht (210, 211, 212) auf den Gatterstrukturen (209) und Füllen zwischen den Gatterstrukturen (209) – das Bilden einer ersten isolierenden Schicht (210, 211) zwischen den Gatterstrukturen; und – das Bilden einer zweiten isolierenden Schicht (212) auf den Gatterstrukturen (209) und der ersten isolierenden Schicht (210, 211) umfasst; – das Ätzen der isolierenden Schicht (210, 211, 212) sukzessives Ätzen der ersten (210, 211) und zweiten (212) isolierenden Schicht umfasst, um Bitleitungskontaktlöcher (223) auf dem Speicherfeldbereich (30) zu bilden, und um Substratkontaktlöcher (227) und Gatterkontaktlöcher (225) auf dem peripheren Schaltungsbereich (40) zu bilden; und – das Bilden eines schützenden Abstandshalters (229) das Bilden eines schützenden Abstandshalters (229) über jeder Seitenwand der Bitleitungskontaktlöcher (223), der Substratkontaktlöcher (225) und der Gatterkontaktlöcher (227) umfasst.
  15. Verfahren gemäß Anspruch 14, wobei weiterhin eine harte Maske (214) auf der zweiten isolierenden Schicht (212) gebildet wird.
  16. Verfahren gemäß Anspruch 15, wobei die harte Maske (214) eine Polysiliziumschicht (202) ist.
  17. Verfahren gemäß Anspruch 14, wobei das Gatter (205) eine Metallsilizidschicht (204) aufweist.
  18. Verfahren gemäß Anspruch 14, wobei die Gatterabdeckschicht (206) und der Gatterabstandshalter (208) Siliziumnitridschichten sind.
  19. Verfahren gemäß Anspruch 14, wobei die erste isolierende Schicht (210, 211) eine Borophosphosilikatglas(BPSG)-Schicht ist.
  20. Verfahren gemäß Anspruch 14, wobei die zweite isolierende Schicht (212) eine Tetraethylorthosilikat(TEOS)-Oxidschicht ist.
  21. Verfahren gemäß Anspruch 14, wobei der schützende Abstandshalter (229) ein Metallnitrid-Abstandshalter ist.
  22. Verfahren gemäß Anspruch 21, wobei das Bilden der schützenden Abstandshalter (229) die Schritte umfasst: – Bilden einer gleichmäßigen bzw. konformen Metallnitridschicht (228) auf der zweiten isolierenden Schicht (212) und den inneren Oberflächen der Bitleitungskontaktlöcher (223), der Substratkontaktlöcher (225) und der Gatterkontaktlöcher (227); und – anisotropes Ätzen der Metallnitridschicht (228) unter Verwendung von BCl, CL2, HBr und N2 als Reaktionsgasen, um die schützenden Abstandshalter (229) zu bilden.
  23. Verfahren gemäß Anspruch 21, wobei der schützende Abstandshalter (229) eine Titannitridschicht ist.
  24. Verfahren gemäß Anspruch 23, wobei der schützende Abstandshalter durch eine Mischung von Schwefelsäure und Wasserstoffperoxid (SPM) entfernt wird.
  25. Verfahren gemäß Anspruch 14, wobei der schützende Abstandshalter (229) eine Dicke von etwa 80 bis 200 10–10 m aufweist.
  26. Verfahren gemäß Anspruch 10, wobei die Gatterabdeckschicht (206) unter Verwendung von CH3F, O2 und CO als Reaktionsgasen geätzt wird.
DE102004009292A 2003-11-17 2004-02-26 Verfahren zum Bilden von Kontaktlöchern Expired - Lifetime DE102004009292B3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW03-92132103 2003-11-17
TW092132103A TWI237871B (en) 2003-11-17 2003-11-17 Method of forming contacts for memory device

Publications (1)

Publication Number Publication Date
DE102004009292B3 true DE102004009292B3 (de) 2005-06-02

Family

ID=34546520

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004009292A Expired - Lifetime DE102004009292B3 (de) 2003-11-17 2004-02-26 Verfahren zum Bilden von Kontaktlöchern

Country Status (5)

Country Link
US (1) US7105453B2 (de)
JP (1) JP2005150679A (de)
KR (1) KR100575371B1 (de)
DE (1) DE102004009292B3 (de)
TW (1) TWI237871B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807596B1 (ko) 2006-09-29 2008-02-28 주식회사 하이닉스반도체 반도체 소자 제조방법
TWI343620B (en) * 2007-02-13 2011-06-11 Nanya Technology Corp Method of manufacturing a contact structure to avoid open issue
KR100843716B1 (ko) * 2007-05-18 2008-07-04 삼성전자주식회사 자기 정렬된 콘택플러그를 갖는 반도체소자의 제조방법 및관련된 소자
US20100048023A1 (en) * 2008-08-22 2010-02-25 Christoph Noelscher Methods for Manufacturing a Structure on a Substrate and Intermediate Product
US8765592B2 (en) 2012-03-29 2014-07-01 Texas Instruments Incorporated Multi-landing contact etching
US9105578B2 (en) * 2013-03-12 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
US9263275B2 (en) 2013-03-12 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
KR102051961B1 (ko) 2013-03-13 2019-12-17 삼성전자주식회사 메모리 장치 및 이의 제조 방법
US9397004B2 (en) * 2014-01-27 2016-07-19 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits with simultaneous formation of local contact openings
JP2016213404A (ja) * 2015-05-13 2016-12-15 株式会社日立ハイテクノロジーズ プラズマエッチング方法
US9893062B2 (en) 2016-04-28 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10629480B2 (en) * 2017-11-27 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
US11251305B2 (en) * 2019-10-25 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor device structure and method for forming the same
CN113035870B (zh) 2021-03-01 2022-06-24 长鑫存储技术有限公司 半导体结构的制造方法
CN116741626A (zh) * 2022-03-04 2023-09-12 长鑫存储技术有限公司 一种半导体结构的制备方法及半导体结构
CN115528030B (zh) * 2022-10-18 2025-10-31 长鑫存储技术有限公司 半导体结构及其形成方法
US20250266258A1 (en) * 2024-02-20 2025-08-21 Nanya Technology Corporation Semiconductor memory device manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US618408A (en) * 1899-01-31 Machine for forming sheet metal
US6001717A (en) * 1999-02-12 1999-12-14 Vanguard International Semiconductor Corporation Method of making local interconnections for dynamic random access memory (DRAM) circuits with reduced contact resistance and reduced mask set
US6184081B1 (en) 1999-10-08 2001-02-06 Vanguard International Semiconductor Corporation Method of fabricating a capacitor under bit line DRAM structure using contact hole liners
US20010007365A1 (en) * 1998-03-25 2001-07-12 Kyu-Pil Lee Methods of fabricating integrated circuit memories including titanium nitride bit lines

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW436986B (en) * 1999-06-14 2001-05-28 United Microelectronics Corp Embedded DRAM self-aligned contact with borderless contact and method for making the same
KR100341663B1 (ko) * 1999-09-27 2002-06-24 윤종용 사진공정이 감소된 반도체 장치의 비트라인 콘택홀을 형성하는 방법
US6281059B1 (en) * 2000-05-11 2001-08-28 Worldwide Semiconductor Manufacturing Corp. Method of doing ESD protective device ion implant without additional photo mask
KR100630666B1 (ko) * 2000-08-09 2006-10-02 삼성전자주식회사 금속 콘택 및 커패시터를 포함하는 반도체 소자 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US618408A (en) * 1899-01-31 Machine for forming sheet metal
US20010007365A1 (en) * 1998-03-25 2001-07-12 Kyu-Pil Lee Methods of fabricating integrated circuit memories including titanium nitride bit lines
US6001717A (en) * 1999-02-12 1999-12-14 Vanguard International Semiconductor Corporation Method of making local interconnections for dynamic random access memory (DRAM) circuits with reduced contact resistance and reduced mask set
US6184081B1 (en) 1999-10-08 2001-02-06 Vanguard International Semiconductor Corporation Method of fabricating a capacitor under bit line DRAM structure using contact hole liners

Also Published As

Publication number Publication date
US20050106887A1 (en) 2005-05-19
KR100575371B1 (ko) 2006-05-03
KR20050047456A (ko) 2005-05-20
US7105453B2 (en) 2006-09-12
TWI237871B (en) 2005-08-11
TW200518261A (en) 2005-06-01
JP2005150679A (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
DE102004009292B3 (de) Verfahren zum Bilden von Kontaktlöchern
DE102004056350B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit einem Kondensator, der einen gestuften zylindrischen Aufbau aufweist
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE10324491B4 (de) Herstellungsverfahren für Dual-Workfunction-Logikbauelemente in vertikalen DRAM-Prozessen
DE102004008773B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69737783T2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauteils
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE69534870T2 (de) Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE60129605T2 (de) Ein verfahren zur herstellung von eingebetteten vertikal-dram-zellen und logikgates mit zweifacher arbeitsfunktion
DE102005063468B4 (de) Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE10021385A1 (de) Verfahren zur Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102020109267A1 (de) Integrierte Schaltungseinrichtung und Verfahren zu dessen Herstellung
DE102004030806A1 (de) Halbleitrvorrichtung und Verfahren zur Herstellung derselben
DE19925657B4 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE102004020938B3 (de) Verfahren zum Herstellen einer ersten Kontaktlochebene in einem Speicherbaustein
DE4232817B4 (de) Halbleiter-Speicherzelle und Verfahren zu deren Herstellung
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE102004016705B4 (de) Verfahren zur Ausbildung einer Öffnung für einen Kontakt in einem Halbleiterbauelement sowie zugehörige Halbleiterbauelementstruktur

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021824200

Ipc: H10B0012000000

R071 Expiry of right