DE10152101A1

DE10152101A1 - Electrostatic wafer holder

Info

Publication number: DE10152101A1
Application number: DE10152101A
Authority: DE
Inventors: Christian Poesl; Bernhard Boche; Juergen Gautsch; Andreas Koepping
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-10-23
Filing date: 2001-10-23
Publication date: 2003-05-22
Also published as: WO2003038891A1

Abstract

Eine elektrostatische Wafer-Haltevorrichtung (100) weist auf eine erste Elektrode (104) und eine zweite Elektrode (105) an einer ebenen Oberfläche (102), zwei mit der ersten Elektrode (104) und der zweiten Elektrode (105) elektrisch gekoppelte Anschlüsse (107) zum Anlegen einer Gleichspannung, genau einen Hochfrequenzanschluss (113) zum Anlegen einer Hochfrequenzspannung und genau eine Kondensatorschaltung (114), wobei die Kondensatorschaltung (114) einerseits mit dem Hochfrequenzanschluss (113) und andererseits mit der ersten Elektrode (104) elektrisch gekoppelt ist.An electrostatic wafer holding device (100) has a first electrode (104) and a second electrode (105) on a flat surface (102), two connections (electrically coupled to the first electrode (104) and the second electrode (105) 107) for applying a DC voltage, exactly one high-frequency connection (113) for applying a high-frequency voltage and exactly one capacitor circuit (114), the capacitor circuit (114) being electrically coupled on the one hand to the high-frequency connection (113) and on the other hand to the first electrode (104) ,

Description

Die Erfindung betrifft eine elektrostatische Wafer- Haltevorrichtung. The invention relates to an electrostatic wafer Holder.

Bei der Herstellung von Halbleiterbauelementen wird üblicherweise ein Wafer strukturiert. Als Wafer wird nachfolgend ein für das Herstellen von Halbleiterbauelementen geeignetes Substrat, beispielsweise eine Halbleiterscheibe aus Silizium oder Galliumarsenid (GaAs) oder ein Substrat aus einem elektrisch isolierenden Material wie z. B. Glas (SiO₂), bezeichnet. Dieses wird im Allgemeinen in geeigneter Weise dotiert bzw. mit einer Schichtenfolge aus in geeigneter Weise angeordneten elektrisch leitenden sowie elektrisch isolierenden Schichten bedeckt. Zum Strukturieren eines solchen Wafers werden unter anderem unterschiedliche Ätzverfahren angewendet. A wafer is usually structured in the production of semiconductor components. As a wafer, a substrate suitable for the production of semiconductor components is subsequently used, for example a semiconductor wafer made of silicon or gallium arsenide (GaAs) or a substrate made of an electrically insulating material such as, for. B. glass (SiO ₂ ). This is generally doped in a suitable manner or covered with a layer sequence of suitably arranged electrically conductive and electrically insulating layers. Different etching methods are used to structure such a wafer.

Ein in der Halbleitertechnik häufig verwendetes Ätzverfahren ist gemäß [1], [2], [3] und [4] das chemisch-physikalische Trockenätzen. Damit können sehr feine Strukturen auf einem Wafer erzeugt werden. Beim chemisch-physikalischen Trockenätzen werden Ionen, welche in einem Plasma erzeugt werden, auf die zu ätzende Oberfläche des Wafers gelenkt. Dabei kann das Plasma beispielsweise in einem Parallelplattenreaktor oder einem Reaktor mit induktiv gekoppeltem Plasma, auch als TCP-Reaktor (TCP = transformer coupled plasma) bekannt, erzeugt werden. Auf der zu ätzenden Oberfläche des Wafers lösen die im Plasma erzeugten Ionen dann eine chemische Ätzreaktion aus (= Ätzen mit reaktiven Ionen). Die bei der chemischen Ätzreaktion entstehenden gasförmigen Reaktionsprodukte werden in geeigneter Weise entfernt. An etching process frequently used in semiconductor technology is the chemical-physical according to [1], [2], [3] and [4] Dry etching. This allows very fine structures on one Wafers are generated. In the chemical-physical Dry etching is an ion generated in a plasma are directed onto the surface of the wafer to be etched. The plasma can, for example, in one Parallel plate reactor or a reactor with inductive coupled plasma, also as a TCP reactor (TCP = transformer coupled plasma) are known. On the one to be etched The surface of the wafer releases the ions generated in the plasma then a chemical etching reaction (= etching with reactive Ions). The resulting in the chemical etching reaction gaseous reaction products are suitable away.

Während der Ätzreaktion ist der Wafer auf einer Halterung in einer Reaktionskammer befestigt. Um die reaktiven Ionen aus dem Plasma auf die zu ätzende Oberfläche des Wafers zu richten, wird eine Hochfrequenzspannung an eine Halterung des Wafers und mittels der Halterung an den Wafer selbst angelegt. Auf Grund der höheren Beweglichkeit der Elektronen wird der Wafer an der zu ätzenden Oberfläche mittels der Hochfrequenzspannung negativ aufgeladen. Der Wafer stellt für die in dem Plasma erzeugten Ionen somit eine negativ geladene Elektrode dar, in deren Richtung die Ionen in ihrer Bewegung ausgerichtet werden. Dabei dient ein Kondensator zischen der Halterung des Wafers und der Hochfrequenzspannungsquelle zum Vermeiden eines ausgleichenden elektrischen Gleichstromes. During the etching reaction, the wafer is on a holder attached to a reaction chamber. To make the reactive ions out the plasma towards the surface of the wafer to be etched aim, a high-frequency voltage to a bracket of the Wafers and by means of the holder on the wafer itself created. Due to the higher mobility of the electrons is the wafer on the surface to be etched by means of the High frequency voltage negatively charged. The wafer represents for the ions generated in the plasma are thus negatively charged Electrode, in the direction of which the ions move be aligned. A capacitor hisses the Holder of the wafer and the high-frequency voltage source for Avoiding a balancing electrical direct current.

Auf einem Wafer werden üblicherweise mehrere gleichartige Halbleiterbauelemente erzeugt. Um Halbleiterbauelemente mit gleichen elektrischen Eigenschaften zu erzeugen, sollte während deren Herstellung auf ein einheitliches Ätzprofil über der gesamten zu ätzenden Oberfläche des Wafers geachtet werden. Da die Ätzreaktion temperaturabhängig ist, sollte somit überall auf der zu ätzenden Oberfläche des Wafers die gleiche Temperatur herrschen. Usually several of the same kind are placed on a wafer Semiconductor components generated. To use semiconductor devices should produce the same electrical properties during their manufacture to a uniform etching profile over the entire surface of the wafer to be etched become. Since the etching reaction is temperature dependent, should thus everywhere on the surface of the wafer to be etched prevail at the same temperature.

Bei der Ätzreaktion und auf Grund der kinetischen Energie der Ionen wird Energie frei, welche zu einer Aufheizung des Wafers führt. Deshalb muss der Wafer beim Ätzen auf einer konstanten, reproduzierbaren Temperatur gehalten werden. Üblicherweise erfolgt die Kühlung bzw. Aufheizung des Wafers über eine thermische Kopplung des Wafers an die Halterung, in welcher ein geeignetes Kühl- bzw. Heizelement vorgesehen ist. Um nun eine gleichmäßige thermische Kopplung zwischen Wafer und Halterung zu gewährleisten, ist ein ausreichender, ganzflächiger thermischer Kontakt des Wafers mit der Halterung notwendig. In the etching reaction and due to the kinetic energy of the Ions release energy which leads to heating of the Wafers leads. Therefore, the wafer has to be etched on one constant, reproducible temperature. The wafer is usually cooled or heated via a thermal coupling of the wafer to the holder, in which a suitable cooling or heating element is provided. To ensure even thermal coupling between the wafers and securing is sufficient, full-surface thermal contact of the wafer with the Bracket necessary.

Es sind einige Methoden für eine ausreichende, ganzflächige thermische Kopplung eines Wafers mit einer Halterung bekannt, beispielsweise aus [5]. There are some methods for adequate, all-over thermal coupling of a wafer with a holder is known, for example from [5].

Gemäß dem in Fig. 3 dargestellten Stand der Technik erfolgt das Befestigen des Wafers 302 auf der Halterung 300 mittels elektrostatischer Anziehung. Die Halterung 300 weist dazu an ihrer Oberfläche 301, auf welcher der Wafer 302 befestigt werden soll, üblicherweise zwei voneinander elektrisch isolierte Elektroden 303, 304 auf. Die erste Elektrode 303 ist hier als Ringelektrode ausgebildet, welche zusammen mit der zweiten Elektrode 304 lateral in der Oberfläche 301 derart angeordnet ist, dass die erste Elektrode 303 von einem ersten Teil der zweiten Elektrode 304 umschlossen wird, während die erste Elektrode 303 einen zweiten Teil der zweiten Elektrode 304 umschließt. Die zweite Elektrode 304 kann somit auch in mehrere Elektrodenbereiche aufgeteilt sein. Über den Elektroden 303, 304 befindet sich eine dünne isolierende Schicht 305, auf welcher der Wafer 302 angeordnet ist. Auf Grund einer zwischen den beiden Elektroden 303, 304 mittels elektrisch isolierter Anschlussleitungen 306 anliegenden Gleichspannung 307 werden in den Elektroden 303, 304 elektrische Ladungen erzeugt. Die elektrischen Ladungen in den Elektroden 303, 304 erzeugen ihrerseits in dem Wafer 302 auf Grund von Influenz elektrische Gegenladungen. Dadurch entsteht eine elektrostatische Anziehungskraft, welche den Wafer 302 auf die Halterung 300 presst. Die Halterung 300 für den Wafer 302 wird deshalb auch als bipolarer elektrostatischer Chuck (ESC) bezeichnet. According to the prior art shown in FIG. 3, the wafer 302 is attached to the holder 300 by means of electrostatic attraction. For this purpose, the holder 300 usually has two electrodes 303 , 304 which are electrically insulated from one another on its surface 301 on which the wafer 302 is to be fastened. Here, the first electrode 303 is designed as a ring electrode which, together with the second electrode 304 , is arranged laterally in the surface 301 such that the first electrode 303 is surrounded by a first part of the second electrode 304 , while the first electrode 303 is a second part of the second electrode 304 . The second electrode 304 can thus also be divided into a plurality of electrode regions. A thin insulating layer 305 , on which the wafer 302 is arranged, is located above the electrodes 303 , 304 . Due to a direct voltage 307 present between the two electrodes 303 , 304 by means of electrically insulated connecting lines 306 , electrical charges are generated in the electrodes 303 , 304 . The electrical charges in the electrodes 303 , 304 in turn generate counter electric charges in the wafer 302 due to influence. This creates an electrostatic attraction that presses the wafer 302 onto the holder 300 . The holder 300 for the wafer 302 is therefore also referred to as a bipolar electrostatic chuck (ESC).

Folglich sorgt die elektrostatische Anziehungskraft dafür, dass der Wafer 302 ganzflächig auf der Halterung 300 aufliegt sowie von dieser gehalten wird und somit eine gleichmäßige thermische Kopplung zwischen dem Wafer 302 und der Halterung 300 gewährleistet ist. Um die während eines Ätzvorganges in dem Wafer 302 erzeugte Wärme abzuführen, ist in der Halterung 300 ein eine Kühlleitung 308 darstellender Hohlraum vorgesehen. Die Kühlleitung 308 wird von einer Kühlflüssigkeit oder einem Kühlgas zum Abführen der erzeugten Wärme durchströmt. As a result, the electrostatic attraction force ensures that the wafer 302 rests on the holder 300 over the entire surface and is held by the holder 300 , thus ensuring a uniform thermal coupling between the wafer 302 and the holder 300 . In order to dissipate the heat generated in the wafer 302 during an etching process, a cavity which represents a cooling line 308 is provided in the holder 300 . A cooling liquid or a cooling gas flows through the cooling line 308 to dissipate the heat generated.

Eine Hochfrequenzspannung 309 wird an die Halterung 300 und damit an den Wafer 302 angelegt. Diese dient dem Ausrichten der Bewegung der in dem Plasma erzeugten Ionen auf die zu ätzende Oberfläche 310 des Wafers 302. Dabei erfolgt eine getrennte elektrische Ankopplung der Hochfrequenzspannung 309 an die beiden Elektroden 303, 304 der Halterung 300 über jeweils ein kapazitives Kopplungsnetzwerk 311, 312 mit einer Mehrzahl von in einer Kondensatorbank verschalteten Kondensatoren. Es werden zwei separate kapazitive Kopplungsnetzwerke 311, 312 verwendet, um die zwischen den beiden Elektroden 303, 304 anliegende Gleichspannung 307 nicht kurzzuschließen. A high frequency voltage 309 is applied to the holder 300 and thus to the wafer 302 . This serves to align the movement of the ions generated in the plasma to the surface 310 of the wafer 302 to be etched. A separate electrical coupling of the high-frequency voltage 309 to the two electrodes 303 , 304 of the holder 300 takes place via a capacitive coupling network 311 , 312 with a plurality of capacitors connected in a capacitor bank. Two separate capacitive coupling networks 311 , 312 are used in order not to short-circuit the direct voltage 307 present between the two electrodes 303 , 304 .

Um einen Wafer 302 auf der Halterung 300 aufzunehmen und abzulegen oder einen abgelegten Wafer 302 von der Halterung 300 wegzuheben, ist in der Halterung 300 ein Hebemechanismus 313 vorgesehen. Der Hebemechanismus 313 ist in dem zweiten Teil der zweiten Elektrode 304 integriert und kann mittels eines nicht dargestellten Steuerungsnetzwerkes betrieben werden. In order to receive and deposit a wafer 302 on the holder 300 or to lift a deposited wafer 302 away from the holder 300 , a lifting mechanism 313 is provided in the holder 300 . The lifting mechanism 313 is integrated in the second part of the second electrode 304 and can be operated by means of a control network, not shown.

Bei der Verwendung von Wafern, welche aus einem hochohmigen Material bestehen, tritt beim Ätzvorgang das folgende Problem auf: Auf Grund des hohen Widerstands des Materials des Wafers erfolgt auf der zu ätzenden Oberfläche des Wafers kein Potentialausgleich. Auf dem Wafer entstehen somit zwei den beiden Elektroden zugeordnete Teilbereiche mit voneinander abweichenden Potentialen. Daraus folgt eine ungleichmäßige Ausrichtung der reaktiven Ionen auf die zu ätzende Oberfläche des Wafers. Dies führt letztlich zu einer ungleichmäßigen Ätzrate auf dem Wafer. Der Wert der Ätzrate kann sich bei einem als kreisförmige Scheibe ausgebildeten Wafer mit einem Durchmesser von 150 mm um bis zu 12% verändern. When using wafers made from a high-resistance Material, the following problem occurs in the etching process on: Due to the high resistance of the material of the wafer does not occur on the surface of the wafer to be etched Potential equalization. Two are thus created on the wafer partial areas assigned to both electrodes with each other deviating potentials. The result is an uneven one Alignment of the reactive ions on the surface to be etched of the wafer. This ultimately leads to an uneven Etch rate on the wafer. The value of the etch rate may decrease a wafer designed as a circular disk with a Change diameter of 150 mm by up to 12%.

Wafer aus einem hochohmigen Material wie beispielsweise GaAs, GaN, SOI (= silicon on insulator = Silizium auf Isolator) oder Glas werden unter anderem zum Herstellen von MESFETs (MESFET = metal semiconductor field effect transistor = Metall-Halbleiter-Feldeffekttransistor), HBTs (HBT = heterobipolarer Transistor) und HEMTs (HEMT = high electron mobility transistor = Transistor mit hoher Elektronenbeweglichkeit) benötigt. Diese Halbleiterbauteile werden vor allem in Elektronikgeräten mit niedrigen Spannungen und Signalverarbeitungsgeschwindigkeiten von mehreren GHz eingesetzt. Wafers made of a high-resistance material such as GaAs, GaN, SOI (= silicon on insulator) or glass are used, among other things, to manufacture MESFETs (MESFET = metal semiconductor field effect transistor = Metal semiconductor field effect transistor), HBTs (HBT = heterobipolar transistor) and HEMTs (HEMT = high electron mobility transistor = transistor with high Electron mobility) is required. These semiconductor devices are mainly used in electronic devices with low Voltages and signal processing speeds of several GHz used.

Um eine vollständige Ätzung aller Halbleiterbauelemente auf einem Wafer zu erzielen, wird der Wafer üblicherweise überätzt, d. h. länger als notwendig geätzt. Dies führt bei unterschiedlicher Ätzrate zu einer lokal unterschiedlichen physikalischen Schädigung des Halbleitermaterials an der zu ätzenden Oberfläche des Wafers. Daraus resultieren Halbleiterbauelemente mit unterschiedlichen elektrischen Eigenschaften sowie im Extremfall sogar unbrauchbare Halbleiterbauelemente. To complete etching of all semiconductor devices to achieve a wafer, the wafer is usually overetched, d. H. etched longer than necessary. This leads to different etching rate to a locally different physical damage to the semiconductor material caustic surface of the wafer. The result Semiconductor components with different electrical Properties and in extreme cases even unusable Semiconductor devices.

Bisher wurde zur Erhöhung der Homogenität des Ätzprozesses die Halterung des Wafers auf Temperaturen zwischen -10°C und -20°C abgekühlt. Bei diesen Temperaturen kondensieren jedoch auf dem Wafer die Reaktionsprodukte während des Ätzprozesses bzw. Luftfeuchtigkeit beim Entnehmen des Wafers aus der Reaktionskammer. Diese niedergeschlagenen Reaktionsprodukte bzw. Luftfeuchtigkeitsmoleküle erfordern einen zusätzlichen nasschemischen Reinigungsprozess. Die Reaktionsprodukte kondensieren außerdem an den Wänden der Reaktionskammer, was einen zusätzlichen hohen mechanischen Reinigungsaufwand erfordert. Dadurch werden die Herstellungskosten erheblich erhöht. So far, has been used to increase the homogeneity of the etching process holding the wafer at temperatures between -10 ° C and Cooled down to -20 ° C. At these temperatures, however, condense the reaction products on the wafer during the etching process or humidity when the wafer is removed from the Reaction chamber. These depressed reaction products or humidity molecules require an additional one wet chemical cleaning process. The reaction products also condense on the walls of the reaction chamber what an additional high mechanical cleaning effort requires. This increases the manufacturing costs elevated.

Der Erfindung liegt somit das Problem zugrunde, eine elektrostatische Wafer-Haltevorrichtung sowie eine Reaktionskammer mit einer elektrostatischen Wafer- Haltevorrichtung anzugeben, bei der ein Wafer aus hochohmigem Material bei ausreichender thermischer Kopplung mit der Wafer-Haltevorrichtung mittels reaktiver Ionen homogen geätzt werden kann. The invention is therefore based on the problem of a electrostatic wafer holder and one Reaction chamber with an electrostatic wafer Specify holding device in which a wafer made of high resistance Material with sufficient thermal coupling with the Wafer holding device is homogeneously etched using reactive ions can be.

Das Problem wird durch eine elektrostatische Wafer- Haltevorrichtung sowie eine Reaktionskammer mit einer elektrostatischen Wafer-Haltevorrichtung mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst. The problem is compounded by an electrostatic wafer Holding device and a reaction chamber with a electrostatic wafer holding device with the features solved according to the independent claims.

Eine elektrostatische Wafer-Haltevorrichtung weist eine erste Elektrode und eine zweite Elektrode auf. Die zweite Elektrode ist von der ersten Elektrode elektrisch isoliert. Die erste Elektrode und die zweite Elektrode sind in einem Halteelement an einer ebenen Oberfläche des Halteelements angeordnet. Die elektrostatische Wafer-Haltevorrichtung weist außerdem zwei Anschlüsse zum Anlegen einer Gleichspannung auf. Die erste Elektrode und die zweite Elektrode sind mit den zwei Anschlüssen elektrisch gekoppelt, um mittels einer angelegten Gleichspannung einen auf dem Halteelement befindlichen Wafer elektrostatisch zu halten. Ferner weist die elektrostatische Wafer-Haltevorrichtung genau einen Hochfrequenzanschluss, an den eine Hochfrequenzspannung angelegt werden kann, und genau eine Kondensatorschaltung auf. Die Kondensatorschaltung ist einerseits mit dem Hochfrequenzanschluss und andererseits mit der ersten Elektrode elektrisch gekoppelt. An electrostatic wafer holding device has a first one Electrode and a second electrode. The second electrode is electrically isolated from the first electrode. The first The electrode and the second electrode are in a holding element arranged on a flat surface of the holding element. The electrostatic wafer holder also has two Connections for applying a DC voltage. The first Electrode and the second electrode are with the two Connected electrically, by means of an applied DC voltage a wafer located on the holding element to keep electrostatic. Furthermore, the electrostatic Wafer holding device exactly one high-frequency connection that a high frequency voltage can be applied to, and exactly a capacitor circuit. The capacitor circuit is on the one hand with the high frequency connection and on the other hand with electrically coupled to the first electrode.

Ein Vorteil der Erfindung ist darin zu sehen, dass auf Grund der direkten elektrischen Kopplung der Hochfrequenzspannung mittels der genau einen Kondensatorschaltung an die erste Elektrode ein gleichmäßiges Potential an der zu ätzenden Oberfläche eines hochohmigen Wafers erzeugt wird. Die Einspeisung der Hochfrequenzspannung in die zweite Elektrode erfolgt mittels einer kapazitiven Kopplung der beiden Elektroden. In der zweiten Elektrode wird auf Grund der an der ersten Elektrode anliegenden Hochfrequenzspannung sowie der kapazitiven Kopplung der beiden Elektroden ein freischwebendes, konstantes und reproduzierbares Potential nahezu gleicher Größe induziert. An advantage of the invention can be seen in the fact that the direct electrical coupling of the high-frequency voltage by means of exactly one capacitor circuit to the first An even potential at the electrode to be etched Surface of a high-resistance wafer is generated. The Feeding the high-frequency voltage into the second electrode takes place by means of a capacitive coupling of the two Electrodes. In the second electrode, due to the high frequency voltage applied to the first electrode and the capacitive coupling of the two electrodes free-floating, constant and reproducible potential almost same size induced.

Das auf Grund der modifizierten Einkopplung induzierte gleichmäßige Potential an der zu ätzenden Oberfläche des hochohmigen Wafers führt zu einer gleichmäßigeren Ätzrate über die gesamte zu ätzende Oberfläche des Wafers. Daraus resultieren auf dem Wafer gefertigte Halbleiterbauelemente mit verbesserten Eigenschaften bei den Gleichspannungs- sowie Hochfrequenzmessungen, beispielsweise verbesserte Durchbrucheigenschaften der Halbleiterbauelemente. Somit wird die Anzahl an Halbleiterbauelementen mit unterschiedlichen elektrischen Eigenschaften sowie die Anzahl an unbrauchbaren Halbleiterbauelementen auf einem Chip erheblich reduziert. Außerdem sind keine zusätzlichen Reinigungsschritte des bearbeiteten Wafers oder der Reaktionskammer notwendig, was sowohl den Herstellungsaufwand als auch die Herstellungskosten für die Halbleiterbauelemente reduziert. That induced due to the modified coupling uniform potential on the surface to be etched high-resistance wafers leads to a more uniform etching rate over the entire surface of the wafer to be etched. from that result in semiconductor components produced on the wafer with improved properties in the DC voltage as well High frequency measurements, e.g. improved Breakthrough properties of semiconductor devices. Thus the number of semiconductor devices with different electrical properties as well as the number of unusable ones Semiconductor components on a chip significantly reduced. In addition, there are no additional cleaning steps processed wafers or the reaction chamber necessary what both the manufacturing cost and the Manufacturing costs for the semiconductor devices reduced.

Die elektrostatische Wafer-Haltevorrichtung kann bei allen Herstellungsprozessen eingesetzt werden, bei denen einerseits mittels einer Hochfrequenzspannung ein gleichmäßiges Potential an der zu behandelnden Oberfläche des Wafers induziert werden soll und andererseits eine gute thermische Stabilisierung des Wafers gewünscht ist. Daher eignet sich die elektrostatische Wafer-Haltevorrichtung auch zum Einsatz beim PVD-Verfahren (PVD = physical vapor deposition = physikalische Gasphasenabscheidung), insbesondere dem Verfahren der Kathodenzerstäubung (Sputterverfahren). The electrostatic wafer holder can be used with all Manufacturing processes are used, on the one hand a uniform one by means of a high frequency voltage Potential on the surface of the wafer to be treated should be induced and on the other hand a good thermal Stabilization of the wafer is desired. Therefore, is suitable the electrostatic wafer holding device is also used in the PVD process (PVD = physical vapor deposition = physical vapor deposition), especially the Cathode sputtering process.

Vorzugsweise wird das Halteelement der elektrostatischen Wafer-Haltevorrichtung von einer dünnen elektrischen Isolationsschicht bedeckt. Die dünne elektrische Isolationsschicht ermöglicht den Einsatz der Erfindung auch bei einer Verwendung von Wafern aus einem niederohmigen Material, beispielsweise Silizium. Ohne die dünne elektrische Isolationsschicht würde ein Wafer aus einem niederohmigen Material die erste Elektrode mit der zweiten Elektrode kurzschließen, wodurch eine elektrostatische Anziehung des Wafers verhindert würde. Somit kann auf Grund der dünnen elektrischen Isolationsschicht auch ein Wafer aus einem niederohmigen Material auf der elektrostatischen Wafer- Haltevorrichtung gehalten werden, während die zu ätzende Oberfläche des Wafers bei konstanter Temperatur mit gleichmäßiger Ätzrate geätzt werden kann. Preferably, the holding element is the electrostatic Wafer holder from a thin electrical Insulation layer covered. The thin electrical Insulation layer also enables the use of the invention when using wafers from a low-resistance Material, for example silicon. Without the thin electrical Insulation layer would be a wafer made of a low impedance Material the first electrode with the second electrode short circuit, causing an electrostatic attraction of the Wafers would be prevented. Thus, due to the thin electrical insulation layer also a wafer from a low-resistance material on the electrostatic wafer Holding device are held while the to be etched Surface of the wafer at constant temperature with uniform etching rate can be etched.

In dem Halteelement der elektrostatischen Wafer- Haltevorrichtung ist bevorzugt ein Kühl- und/oder Heizelement angeordnet. Dieses dient einer Temperaturstabilisierung des Halteelements, indem ein Temperaturanstieg auf Grund von während der Ätzreaktion freiwerdender Energie und der kinetischen Energie der Ionen mittels des Kühlelements ausgeglichen werden kann. In the holding element of the electrostatic wafer Holding device is preferably a cooling and / or heating element arranged. This serves to stabilize the temperature of the Holding element by a temperature rise due to energy released during the etching reaction and kinetic energy of the ions by means of the cooling element can be compensated.

Vorzugsweise weisen/weist die erste Elektrode und/oder die zweite Elektrode mehrere Elektrodenbereiche auf. The first electrode and / or the preferably have second electrode has several electrode areas.

In einer bevorzugten Weiterbildung der erfindungsgemäßen elektrostatischen Wafer-Haltevorrichtung ist die zweite Elektrode eine Ringelektrode, welche lateral zur Oberfläche des Halteelements ausgerichtet ist. In diesem Fall kann die Ringelektrode die erste Elektrode lateral in der Oberfläche umschließen. Alternativ kann auch die erste Elektrode die Ringelektrode lateral in der Oberfläche umschließen. Die erste Elektrode ist vorzugsweise jedoch in zwei Elektrodenbereiche aufgeteilt, wobei die zwei Elektrodenbereiche lateral in der Oberfläche zu der Ringelektrode jeweils direkt benachbart angeordnet sind. In a preferred development of the invention electrostatic wafer holder is the second Electrode a ring electrode, which is lateral to the surface of the holding element is aligned. In this case, the Ring electrode the first electrode laterally in the surface enclose. Alternatively, the first electrode can also be the Enclose the ring electrode laterally in the surface. The however, the first electrode is preferably in two Electrode areas divided, the two Electrode areas laterally in the surface to the Ring electrode are each arranged directly adjacent.

Um einen Wafer auf dem Halteelement ablegen oder einen abgelegten Wafer von dem Halteelement entfernen zu können, ist in dem Halteelement bevorzugt eine Hebevorrichtung angeordnet. To place a wafer on the holding element or one to be able to remove deposited wafers from the holding element, is preferably a lifting device in the holding element arranged.

In einer bevorzugten Weiterbildung der Erfindung wird die elektrostatische Wafer-Haltevorrichtung in einer Reaktionskammer zum Bearbeiten eines Wafers eingesetzt. Die Reaktionskammer ist dabei beispielsweise zum Ätzen von Wafern mit reaktiven Ionen, also zum Plasmaätzen, eingerichtet. In a preferred development of the invention, the electrostatic wafer holder in one Reaction chamber used to process a wafer. The The reaction chamber is for example for etching wafers with reactive ions, i.e. for plasma etching.

Ein Ausführungsbeispiel der Erfindung ist in den Figuren dargestellt und wird im Folgenden näher erläutert. Dabei bezeichnen gleiche Bezugszeichen gleiche Komponenten. An embodiment of the invention is in the figures shown and is explained in more detail below. there the same reference numerals designate the same components.

Es zeigen Show it

Fig. 1 einen Querschnitt durch eine elektrostatische Wafer-Haltevorrichtung gemäß einem Ausführungsbeispiel der Erfindung; Fig. 1 is a cross-sectional view of an electrostatic wafer holding apparatus according to an embodiment of the invention;

Fig. 2 eine Draufsicht auf die elektrostatische Wafer- Haltevorrichtung gemäß dem Ausführungsbeispiel der Erfindung; und Fig. 2 is a plan view of the electrostatic wafer holding device according to the embodiment of the invention; and

Fig. 3 einen Querschnitt durch eine Halterung zum elektrostatischen Halten eines Wafers gemäß dem Stand der Technik. Fig. 3 shows a cross section through a holder for electrostatically holding a wafer according to the prior art.

Fig. 1 zeigt einen Querschnitt durch eine elektrostatische Wafer-Haltevorrichtung 100 gemäß einem Ausführungsbeispiel der Erfindung. Fig. 1 shows a cross-sectional view of an electrostatic wafer holding apparatus 100 according to an embodiment of the invention.

Die elektrostatische Wafer-Haltevorrichtung 100 weist auf eine Halterung 101 mit einer ebenen Oberfläche 102, auf der ein zu bearbeitender Wafer 103 aus einem hochohmigen Material elektrostatisch gehalten wird. Dazu sind in der Halterung 101 an ihrer Oberfläche 102, auf welcher der Wafer 103 aufgelegt werden soll, nebeneinander eine erste Elektrode 104 sowie eine zur ersten Elektrode 104 elektrisch isolierte zweite Elektrode 105 angeordnet. Die elektrostatische Wafer- Haltevorrichtung 100 ist radialsymmetrisch zur Rotationsachse RA aufgebaut. Daraus folgt, dass die zweite Elektrode 105 eine Ringelektrode ist, welche lateral in der Oberfläche 102 die erste Elektrode 104 teilweise umschließt und teilweise von dieser umschlossen wird. The electrostatic wafer holding device 100 has a holder 101 with a flat surface 102 , on which a wafer 103 to be processed made of a high-resistance material is held electrostatically. For this purpose, next to each other, a first electrode 104, and an electrically insulated from the first electrode 104 second electrode 105 are in the holder 101 on its surface 102 on which the wafer is to be placed 103 is disposed. The electrostatic wafer holding device 100 has a radial symmetry with respect to the axis of rotation RA. It follows that the second electrode 105 is a ring electrode, which laterally partially surrounds the first electrode 104 in the surface 102 and is partially enclosed by the latter.

Mittels Anschlussleitungen 106 sind die beiden Elektroden 104, 105 mit zwei Gleichspannungsanschlüssen 107 elektrisch gekoppelt, an welche eine Gleichspannung angelegt wird, welche somit auch zwischen der ersten Elektrode 104 und der zweiten Elektrode 105 anliegt. Die Anschlussleitung 106, welche der elektrischen Kopplung der zweiten Elektrode 105 mit einem der Gleichspannungsanschlüsse 107 dient, verläuft elektrisch isoliert zur ersten Elektrode 104 durch diese hindurch. Die Gleichspannung führt gemäß dem Ausführungsbeispiel dazu, dass an der Oberfläche 102 in der ersten Elektrode 104 eine Ansammlung an negativen Ladungsträgern "-" und in der zweiten Elektrode 105 eine Ansammlung an positiven Ladungsträgern "+" entsteht. Diese Ladungsträger influenzieren in dem Wafer 103 korrespondierende Ladungsträger. Die Ladungsträger in den beiden Elektroden 104, 105 sowie die korrespondierenden Ladungsträger in dem Wafer 103 verursachen eine elektrostatische Anziehungskraft zwischen dem Wafer 103 und der Halterung 101. Diese elektrostatische Anziehungskraft bewirkt das Festhalten des Wafers 103 auf der Halterung 100. By means of connecting lines 106 , the two electrodes 104 , 105 are electrically coupled to two direct voltage connections 107 , to which a direct voltage is applied, which is therefore also present between the first electrode 104 and the second electrode 105 . The connecting line 106 , which serves for the electrical coupling of the second electrode 105 to one of the direct voltage connections 107 , runs through the latter in an electrically insulated manner to the first electrode 104 . The DC voltage leads according to the embodiment to prevent the accumulation of negative charge carriers at the surface 102 in the first electrode 104 "-" and an accumulation of positive charge carriers "+" is formed in the second electrode 105th These charge carriers influence corresponding charge carriers in the wafer 103 . The charge carriers in the two electrodes 104 , 105 and the corresponding charge carriers in the wafer 103 cause an electrostatic attraction between the wafer 103 and the holder 101 . This electrostatic attractive force causes the wafer 103 to be held on the holder 100 .

Die elektrostatische Wafer-Haltevorrichtung 100 dient, wie oben bereits ausgeführt, einer guten thermischen Stabilisierung eines zu bearbeitenden Wafers 103. Wenn der Wafer 103 während der Bearbeitung aufgeheizt wird, gibt dieser auf Grund der elektrostatisch bedingten thermischen Kopplung die Wärme an die Halterung 101 ab. Um nun die Temperatur des Wafers 103 zu stabilisieren und die erzeugte Wärme gezielt abzuführen, ist in der Halterung 101 eine Kühlleitung 108 vorgesehen. Diese ist gemäß dem vorliegenden Ausführungsbeispiel in Form eines mit einer Kühlflüssigkeit oder einem Kühlgas durchströmten Hohlraumes verwirklicht. Mittels der Kühlleitung 108 wird der Wafer 103 während des Bearbeitungsprozesses auf einer vorherbestimmten Temperatur, vorzugsweise im Bereich zwischen 20°C und 40°C, gehalten. As already stated above, the electrostatic wafer holding device 100 serves for good thermal stabilization of a wafer 103 to be processed. If the wafer 103 is heated up during processing, it emits the heat to the holder 101 due to the electrostatically induced thermal coupling. In order to stabilize the temperature of the wafer 103 and to dissipate the generated heat in a targeted manner, a cooling line 108 is provided in the holder 101 . According to the present exemplary embodiment, this is implemented in the form of a cavity through which a cooling liquid or a cooling gas flows. By means of the cooling line 108 , the wafer 103 is kept at a predetermined temperature, preferably in the range between 20 ° C. and 40 ° C., during the processing process.

Alternativ kann statt einer Kühlleitung 108 auch ein Peltierelement oder ein sonstiges Kühlelement eingesetzt werden. Vorteilhafterweise ist zur Temperaturstabilisierung ein Temperaturfühler (nicht dargestellt) in der Halterung 101 vorgesehen, mittels dem beispielsweise die Wassertemperatur in der Kühlleitung 108 eingestellt werden kann. Alternatively, a Peltier element or another cooling element can also be used instead of a cooling line 108 . For temperature stabilization, a temperature sensor (not shown) is advantageously provided in the holder 101 , by means of which the water temperature in the cooling line 108 can be set, for example.

Um den Wafer 103 vor dem Bearbeiten sicher auf der Halterung 101 abzulegen oder einen abgelegten Wafer 103 nach dem Bearbeiten von der Halterung 101 zu entfernen, ist in der Halterung 101 ein Hebemechanismus 109 vorgesehen. Dieser ist gemäß dem vorliegenden Ausführungsbeispiel in dem Bereich der ersten Elektrode 104, welcher von der zweiten Elektrode 105 umschlossen wird, unterhalb der Oberfläche 102 angeordnet. Der Hebemechanismus 109 weist auf einer Trägerstruktur 110 aufgebrachte vier Stifte 111 auf, welche beispielsweise mittels einer in der Trägerstruktur 110 integrierten Pneumatik bewegt werden können. Folglich weist die Oberfläche 102 oberhalb der vier Stifte 111 jeweils eine Öffnung auf. In order to securely place the wafer 103 on the holder 101 before processing or to remove a deposited wafer 103 from the holder 101 after processing, a lifting mechanism 109 is provided in the holder 101 . According to the present exemplary embodiment, this is arranged in the region of the first electrode 104 , which is enclosed by the second electrode 105 , below the surface 102 . The lifting mechanism 109 has four pins 111 attached to a support structure 110 , which can be moved, for example, by means of pneumatics integrated in the support structure 110 . As a result, the surface 102 above the four pins 111 each has an opening.

Zum Entfernen eines abgelegten Wafers 103 können die Stifte 111 des Hebemechanismus 109 aus einer Position unterhalb der Oberfläche 102 in eine Position oberhalb der Oberfläche 102 bewegt werden, wodurch der abgelegte Wafer 103 auf seiner Unterseite von den Stiften 111 weg von der Oberfläche 102 gedrückt wird. Um einen Wafer 103 auf der Oberfläche 102 abzulegen, wird der Wafer 103 mit seiner Unterseite auf die ausgefahrenen Stifte 111 des Hebemechanismus 109 abgelegt und dann werden die Stifte 111 aus der Position oberhalb der Oberfläche 102 in eine Position unterhalb der Oberfläche 102 bewegt. Dabei wird der Wafer 103 auf der Oberfläche 102 der Halterung 101 abgelegt. To remove a deposited wafer 103 , the pins 111 of the lifting mechanism 109 can be moved from a position below the surface 102 to a position above the surface 102 , as a result of which the deposited wafer 103 on its underside is pressed away from the pins 111 away from the surface 102 . In order to deposit a wafer 103 on the surface 102 , the underside of the wafer 103 is placed on the extended pins 111 of the lifting mechanism 109 and then the pins 111 are moved from the position above the surface 102 to a position below the surface 102 . The wafer 103 is placed on the surface 102 of the holder 101 .

Um den Wafer 103 auf seiner zu bearbeitenden Oberfläche 112 beispielweise mittels in ihrer Bewegungsrichtung auf die zu bearbeitende Oberfläche 112 ausgerichtete Ionen aus einem Plasma zu ätzen, wird an die erste Elektrode 104 der Halterung 101 über einen Hochfrequenzanschluss 113 eine Hochfrequenzspannung kapazitiv gekoppelt. Die kapazitive Kopplung erfolgt über ein als Kondensatorschaltung ausgebildetes kapazitives Kopplungsnetzwerk 114 mit einer Mehrzahl von in einer Kondensatorbank verschalteten Kondensatoren. Dabei dient das kapazitive Kopplungsnetzwerk 114 der Vermeidung eines ausgleichenden elektrischen Gleichstromes, welcher ein einheitliches elektrisches Potential auf dem Wafer 103 unterbinden würde. In order to etch the wafer 103 on its surface 112 to be processed, for example by means of ions oriented in its direction of movement on the surface 112 to be processed, from a plasma, a high-frequency voltage is capacitively coupled to the first electrode 104 of the holder 101 via a high-frequency connection 113 . The capacitive coupling takes place via a capacitive coupling network 114 designed as a capacitor circuit with a plurality of capacitors connected in a capacitor bank. The capacitive coupling network 114 serves to avoid a compensating electrical direct current, which would prevent a uniform electrical potential on the wafer 103 .

Die Hochfrequenzspannung wird direkt nur in die erste Elektrode 104 eingekoppelt, wodurch ein vorbestimmtes Potential an die erste Elektrode 104 angelegt wird. Es erfolgt keine direkte Einkopplung der Hochfrequenzspannung in die zweite Elektrode 105 über eine von dem kapazitiven Kopplungsnetzwerk 114 unabhängige Kondensatorschaltung. Stattdessen wird die Hochfrequenzspannung indirekt mittels einer kapazitiven Kopplung der beiden Elektroden 104, 105 in die zweite Elektrode 105 eingespeist. Auf Grund der an der ersten Elektrode 104 anliegenden Hochfrequenzspannung sowie der kapazitiven Kopplung der beiden Elektroden 104, 105 wird somit in der zweiten Elektrode 105 ein freischwebendes, konstantes und reproduzierbares Potential induziert, welches dem Potential in der ersten Elektrode 104 annähernd gleicht. The high-frequency voltage is only coupled directly into the first electrode 104 , as a result of which a predetermined potential is applied to the first electrode 104 . There is no direct coupling of the high-frequency voltage into the second electrode 105 via a capacitor circuit that is independent of the capacitive coupling network 114 . Instead, the high-frequency voltage is fed indirectly into the second electrode 105 by means of a capacitive coupling of the two electrodes 104 , 105 . Due to the high-frequency voltage applied to the first electrode 104 and the capacitive coupling of the two electrodes 104 , 105 , a floating, constant and reproducible potential is thus induced in the second electrode 105 , which potential is approximately equal to the potential in the first electrode 104 .

Auf Grund des an der ersten Elektrode 104 anliegenden Potentials sowie des in die zweite Elektrode 105 eingekoppelten frei-schwebenden, konstanten und reproduzierbaren Potentials wird an der zu bearbeitenden Oberfläche 112 des Wafers 103 folglich ein homogen über die zu bearbeitende Oberfläche 112 verteiltes Potential induziert. Dementsprechend weist die Potentialverteilung an der zu bearbeitenden Oberfläche 112 des Wafers 103 vom Zentrum zum Rand des Wafers 103 weder einen Gradienten noch Sprünge auf. Diese homogene Potentialverteilung bewirkt eine gleichmäßige Ausrichtung der reaktiven Ionen aus dem die reaktiven Ionen erzeugenden Plasma auf die gesamte zu bearbeitende Oberfläche 112 des Wafers 103. Somit wird eine gleichmäßige Ätzrate an jedem Punkt der zu bearbeitenden Oberfläche 112 des Wafers 103 erreicht. Eine unerwünschte Schädigung von einzelnen Bauteilen auf dem Wafer 103 auf Grund von notwendigem Überätzen wird folglich erheblich reduziert. Because of the potential applied to the first electrode 104 and the free-floating, constant and reproducible potential coupled into the second electrode 105 , a potential which is homogeneously distributed over the surface 112 to be processed is consequently induced on the surface 112 of the wafer 103 to be processed. Accordingly, the potential distribution on the surface 112 of the wafer 103 to be processed does not have a gradient or jumps from the center to the edge of the wafer 103 . This homogeneous potential distribution brings about a uniform alignment of the reactive ions from the plasma generating the reactive ions onto the entire surface 112 of the wafer 103 to be processed. A uniform etching rate is thus achieved at every point on the surface 112 of the wafer 103 to be processed. An undesirable damage to individual components on the wafer 103 due to necessary overetching is consequently considerably reduced.

Soll auf der Halterung 101 ein Wafer 103 aus einem niederohmigen Material, beispielsweise Silizium, elektrostatisch gehalten werden, dann muss auf der Oberfläche 103 eine dünne elektrische Isolationsschicht aufgebracht werden oder der Wafer 103 auf seiner Unterseite mit einer dünnen elektrischen Isolationsschicht versehen werden. Dies ist notwendig, um einen elektrischen Kurzschluss der beiden Elektroden 104, 105 zu vermeiden, welcher das Ausbilden einer elektrostatischen Anziehungskraft auf Grund der anliegenden Gleichspannung unterbinden würde. If a wafer 103 made of a low-resistance material, for example silicon, is to be held electrostatically on the holder 101 , then a thin electrical insulation layer must be applied to the surface 103 or the underside of the wafer 103 must be provided with a thin electrical insulation layer. This is necessary in order to avoid an electrical short circuit of the two electrodes 104 , 105 , which would prevent the formation of an electrostatic attraction due to the DC voltage present.

Fig. 2 zeigt eine Draufsicht auf die elektrostatische Wafer- Haltevorrichtung 100 gemäß Fig. 1. FIG. 2 shows a top view of the electrostatic wafer holding device 100 according to FIG. 1.

In dieser Darstellung wird nun die Halterung 101 der elektrostatischen Wafer-Haltevorrichtung 100 ohne aufliegenden Wafer 103 gezeigt. Besonders deutlich ist hier die als Ringelektrode ausgebildete zweite Elektrode 105 sichtbar. Diese wird lateral in der Oberfläche 102 der Halterung 101, in dieser Darstellung folglich parallel zur Zeichenebene, beidseitig von der ersten Elektrode 104 begrenzt. Das bedeutet, dass die erste Elektrode 104 an der Oberfläche 102 in einen ersten Elektrodenbereich 201 und einen zweiten Elektrodenbereich 202 aufgeteilt ist, wobei die zweite Elektrode 105 den ersten Elektrodenbereich 201 der ersten Elektrode 104 umschließt, während der zweite Elektrodenbereich 202 der ersten Elektrode 104 die zweite Elektrode 105 umschließt. In this illustration, the holder 101 of the electrostatic wafer holding device 100 is now shown without the wafer 103 lying thereon. The second electrode 105 designed as a ring electrode is particularly clearly visible here. This is delimited laterally in the surface 102 of the holder 101 , in this illustration consequently parallel to the plane of the drawing, on both sides by the first electrode 104 . This means that the first electrode 104 on the surface 102 is divided into a first electrode area 201 and a second electrode area 202 , the second electrode 105 enclosing the first electrode area 201 of the first electrode 104 , while the second electrode area 202 of the first electrode 104 is encloses second electrode 105 .

Außerdem sind nun in einer Draufsicht die im ersten Elektrodenbereich 201 der ersten Elektrode 104 angeordneten vier Stifte des Hebemechanismus 109 zu sehen. In addition, the four pins of the lifting mechanism 109 arranged in the first electrode region 201 of the first electrode 104 can now be seen in a plan view.

Zusätzlich zu der Halterung 101 ist noch die elektrische Ansteuerung der beiden Elektroden 104, 105 dargestellt. Zur Erläuterung der elektrischen Ansteuerung der elektrostatischen Wafer-Haltevorrichtung 100 sowie der beteiligten elektrischen Komponenten wird auf die Beschreibung zu Fig. 1 verwiesen. In addition to the holder 101 , the electrical control of the two electrodes 104 , 105 is also shown. To explain the electrical control of the electrostatic wafer holding device 100 and the electrical components involved, reference is made to the description of FIG. 1.

In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] Tserepi A., Gogolides E., Cardinaud C., Rolland L., Turban G.: "Highly Anisotropic Silicon and Polysilicon Room-Temperature Etching using Flourine-based High Density Plasmas" in Microelectronic Engineering, Vol. 41/42, pp. 411-414 (1998)
[2] Ren F., Lee J. W., Abernathy C. R., Pearton S. J., Constantine C., Barratt C., Shul R. J.: "Dry etch damage in inductively coupled plasma exposed GaAs/AlGaAs heterojunction bipolar transistors" in Appl. Phys. Lett., Vol. 70, No. 18, pp. 2410-2412 (1997)
[3] Lee J. W., Hays D., Abernathy C. R., Pearton S. J., Hobson W. S., Constantine C.: "Inductively Coupled Ar Plasma Damage in AlGaAs" in J. of the Electrochemical Society, Vol. 144, No. 9, pp. L245-L247 (1997)
[4] Standaert T. E. F. M., Schaepkens M., Rueger N. R., Sebel P. G. M., Oehrlein G.5., Cook J. M.: "High density fluorocarbon etching of silicon in an inductively coupled plasma: Mechanism of etching through a thick steady state flourocarbon layer" in J. of Vacuum Science and Technology A, Vol. 16, No. 1, pp. 239-249 (1998)
[5] Widmann D., Mader H., Friedrich H.: "Technologie hochintegrierter Schaltungen", Kapitel 5.2.3, Springer Verlag, Berlin, IBSN 3-540-59357-8 (1996) Bezugszeichenliste 100 elektrostatische Wafer-Haltevorrichtung gemäß Erfindung
101 Halterung
102 Oberfläche
103 Wafer
104 erste Elektrode
105 zweite Elektrode
106 elektrisch isolierte Anschlussleitung
107 Gleichspannungsanschlüsse
108 Kühlleitung
109 Hebemechanismus
110 Trägerstruktur
111 Stifte
112 zu bearbeitende Oberfläche
113 Hochfrequenzanschluss
114 kapazitives Kopplungsnetzwerk
RA Rotationsachse
+ positive Ladungsträger
- negative Ladungsträger
201 erster Elektrodenbereich
202 zweiter Elektrodenbereich
300 Halterung gemäß dem Stand der Technik
301 Oberfläche
302 Wafer
303 erste Elektrode
304 zweite Elektrode
305 dünne isolierende Schicht
306 elektrisch isolierte Anschlussleitung
307 Gleichspannung
308 Kühlleitung
309 Hochfrequenzspannung
310 zu ätzende Oberfläche
311 erstes kapazitives Kopplungsnetzwerk
312 zweites kapazitives Kopplungsnetzwerk
313 Hebemechanismus
The following publications are cited in this document:
[1] Tserepi A., Gogolides E., Cardinaud C., Rolland L., Turban G .: "Highly Anisotropic Silicon and Polysilicon Room-Temperature Etching using Flourine-based High Density Plasmas" in Microelectronic Engineering, Vol. 41/42 , pp. 411-414 ( 1998 )
[2] Ren F., Lee JW, Abernathy CR, Pearton SJ, Constantine C., Barratt C., Shul RJ: "Dry etch damage in inductively coupled plasma exposed GaAs / AlGaAs heterojunction bipolar transistors" in Appl. Phys. Lett., Vol. 70, No. 18, pp. 2410-2412 ( 1997 )
[3] Lee JW, Hays D., Abernathy CR, Pearton SJ, Hobson WS, Constantine C .: "Inductively Coupled Ar Plasma Damage in AlGaAs" in J. of the Electrochemical Society, Vol. 144, No. 9, pp. L245-L247 ( 1997 )
[4] Standaert TEFM, Schaepkens M., Rueger NR, Sebel PGM, Oehrlein G.5., Cook JM: "High density fluorocarbon etching of silicon in an inductively coupled plasma: Mechanism of etching through a thick steady state flourocarbon layer" in J. of Vacuum Science and Technology A, Vol. 16, No. 1, pp. 239-249 ( 1998 )
[5] Widmann D., Mader H., Friedrich H .: "Technology of Highly Integrated Circuits", chapter 5.2.3, Springer Verlag, Berlin, IBSN 3-540-59357-8 ( 1996 ) List of reference symbols 100 electrostatic wafer holding device according to the invention
101 bracket
102 surface
103 wafers
104 first electrode
105 second electrode
106 electrically insulated connection cable
107 DC voltage connections
108 cooling line
109 lifting mechanism
110 support structure
111 pens
112 surface to be machined
113 radio frequency connection
114 capacitive coupling network
RA axis of rotation
+ positive charge carriers
- negative charge carriers
201 first electrode area
202 second electrode area
300 holder according to the prior art
301 surface
302 wafers
303 first electrode
304 second electrode
305 thin insulating layer
306 electrically insulated connection cable
307 DC voltage
308 cooling line
309 high frequency voltage
310 surface to be etched
311 first capacitive coupling network
312 second capacitive coupling network
313 lifting mechanism

Claims

1. Electrostatic wafer holder
with a first electrode,
with a second electrode, which is electrically insulated from the first electrode,
wherein the first electrode and the second electrode are arranged in a holding element on a flat surface of the holding element,
with two connections for applying a DC voltage,
wherein the first electrode and the second electrode are electrically coupled to the two connections in order to electrostatically hold a wafer located on the holding element by means of an applied DC voltage,
with exactly one high-frequency connection for applying a high-frequency voltage, and
with exactly one capacitor circuit,
the capacitor circuit being electrically coupled on the one hand to the high-frequency connection and on the other hand to the first electrode.

2. The electrostatic wafer holding device according to claim 1, in which the holding element by a thin electrical Insulation layer is covered.

3. The electrostatic wafer holding device according to claim 1 or 2, in which a cooling and / or heating element in the holding element is arranged.

4. Electrostatic wafer holding device according to one of the Claims 1 to 3, in which the first electrode and / or the second electrode has several electrode areas.

5. Electrostatic wafer holding device according to one of the Claims 1 to 4, in which the second electrode is a ring electrode.

6. The electrostatic wafer holding device according to claim 5, where the ring electrode is laterally the first in the surface Encloses electrode.

7. The electrostatic wafer holding device according to claim 5, where the first electrode is laterally in the surface Encloses ring electrode.

8. The electrostatic wafer holding device according to claim 5, where the first electrode is in two electrode areas is divided and in which the two electrode areas laterally in the surface directly to the ring electrode are arranged adjacent.

9. Electrostatic wafer holding device according to one of the Claims 1 to 8, in which a lifting device for depositing in the holding element of wafers on the holding element or for lifting deposited wafers is arranged.

10. Reaction chamber for processing a wafer with an electrostatic wafer holding device according to one of claims 1 to 9.