RU2722859C1 - Method of forming structure of field power radiation-resistant trench transistor - Google Patents
Method of forming structure of field power radiation-resistant trench transistor Download PDFInfo
- Publication number
- RU2722859C1 RU2722859C1 RU2019132021A RU2019132021A RU2722859C1 RU 2722859 C1 RU2722859 C1 RU 2722859C1 RU 2019132021 A RU2019132021 A RU 2019132021A RU 2019132021 A RU2019132021 A RU 2019132021A RU 2722859 C1 RU2722859 C1 RU 2722859C1
- Authority
- RU
- Russia
- Prior art keywords
- trench
- transistor
- field
- power
- gate
- Prior art date
Links
- 230000005855 radiation Effects 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims abstract description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 8
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 229910052786 argon Inorganic materials 0.000 claims abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000001301 oxygen Substances 0.000 claims abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 235000012239 silicon dioxide Nutrition 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 238000005234 chemical deposition Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- NTPSYCFWEYOKTG-UHFFFAOYSA-N dioxosilane;tetraethyl silicate Chemical group O=[Si]=O.CCO[Si](OCC)(OCC)OCC NTPSYCFWEYOKTG-UHFFFAOYSA-N 0.000 abstract 1
- 238000004870 electrical engineering Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 7
- 239000003963 antioxidant agent Substances 0.000 description 3
- 230000003078 antioxidant effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012824 chemical production Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
Изобретение относится к области силовых полупроводниковых приборов, а именно к технологии производства тренч-транзисторов, и может быть использовано для изготовления силовых полевых радиационно-стойких тренч-транзисторов.The invention relates to the field of power semiconductor devices, and in particular to the technology of production of trench transistors, and can be used for the manufacture of power field radiation-resistant trench transistors.
Тренч-транзистор представляет собой силовой полевой транзистор, канал которого расположен вертикально на стенках массива параллельных тренчей, которые занимают большую часть площади кристалла. Иначе, тренч-транзистор можно представить, как большое количество полевых транзисторов, включенных параллельно: имеющих общий сток и исток, затворы которых соединены, а подзатворный диэлектрик расположен внутри тренча, что обеспечивает очень малое сопротивление в открытом состоянии и способность пропускать через себя большой ток без существенного нагрева. То есть, в тренч-транзисторах необходимо увеличить толщину подзатворного диэлектрика на дне тренча при сохранении и даже уменьшении толщины диэлектрика на стенке тренча.A trench transistor is a power field effect transistor whose channel is located vertically on the walls of an array of parallel trench coats, which occupy a large part of the crystal area. Otherwise, the trench transistor can be represented as a large number of field effect transistors connected in parallel: having a common drain and source, the gates of which are connected, and the gate insulator is located inside the trench, which provides very low resistance in the open state and the ability to pass a large current through it without substantial heating. That is, in trench transistors it is necessary to increase the thickness of the gate dielectric at the bottom of the trench while maintaining and even reducing the thickness of the dielectric on the trench wall.
В качестве ближайшего аналога изобретения выбран способ изготовления тренч-транзистора, предложенный в патенте на изобретение US 7807576. Предложенная в US 7807576 полупроводниковая структура включает в себя полевой транзистор, в котором множество тренчей формируется в полупроводниковой области с использованием маски. Маска включает: первый изолирующий слой на поверхности полупроводниковой области, первый противоокислительный слой над первым изолирующим слоем и второй изолирующий слой над первым противоокислительным слоем. На дне каждого тренча сформирован толстый слой подзатворного диэлектрика (thick bottom dielectric, TBD). Первый окислительный барьерный слой предотвращает образование диэлектрического слоя вдоль поверхности полупроводниковой области во время формирования TBD, следующий противоокислительный слой выполнен из нитрида кремния, что приводит к получению TBD на дне тренча.As the closest analogue of the invention, the method of manufacturing the trench transistor proposed in the patent for US 7807576 is proposed. The semiconductor structure proposed in US 7807576 includes a field effect transistor in which a plurality of trench is formed in the semiconductor region using a mask. The mask includes: a first insulating layer on the surface of the semiconductor region, a first antioxidant layer above the first insulating layer and a second insulating layer above the first antioxidant layer. A thick layer of gate dielectric (thick bottom dielectric, TBD) is formed at the bottom of each trench. The first oxidation barrier layer prevents the formation of a dielectric layer along the surface of the semiconductor region during the formation of TBD, the next antioxidant layer is made of silicon nitride, which leads to TBD at the bottom of the trench.
Для формирования подзатворного диэлектрика при сформированных тренчах требуется провести большое количество операций, для которых требуется сложное оборудование, например, использование установки реактивно-ионного травления со спектрометром видимого диапазона для определения момента окончания травления барьерного слоя. Кроме того, нитрид кремния, будучи осажденным непосредственно на поверхность полупроводника, создает в нем огромные напряжения, приводящие к развитию дислокаций, которые негативно влияют на работу прибора в целом, что и приводит к необходимости введения дополнительного переходного слоя из диоксида кремния. Введение переходного слоя из диоксида кремния приводит к проблеме такого его последующего удаления, при котором не будет удален слой диоксида кремния на дне тренча.To form a gate dielectric in the formed trench, a large number of operations are required that require sophisticated equipment, for example, using a reactive-ion etching unit with a visible spectrometer to determine when the etching of the barrier layer ends. In addition, silicon nitride, being deposited directly on the surface of the semiconductor, creates huge stresses in it, leading to the development of dislocations that negatively affect the operation of the device as a whole, which leads to the need for an additional transition layer of silicon dioxide. The introduction of a transition layer of silicon dioxide leads to the problem of its subsequent removal, in which a layer of silicon dioxide will not be removed at the bottom of the trench.
В свою очередь, для решения технической проблемы, заключающейся в необходимости увеличения толщины подзатворного диэлектрика на дне тренча при сохранении и уменьшении толщины диэлектрика на его стенке предлагается способ формирования структуры полевого силового радиационно-стойкого тренч-транзистора при практическом осуществлении которого будет задействовано минимальное количество операций, будут предъявлены менее жесткие требования к материалам и оборудованию. Следовательно, изготовленные данным способом тренч-транзисторы характеризуются меньшим временем включения и повышенной радиационной стойкостью.In turn, to solve the technical problem of increasing the thickness of the gate dielectric at the bottom of the trench while maintaining and reducing the thickness of the dielectric on its wall, a method is proposed for forming the structure of the field power radiation-resistant trench transistor in the practical implementation of which a minimum number of operations will be involved, less stringent requirements for materials and equipment will be made. Therefore, trench transistors made in this way are characterized by shorter turn-on times and increased radiation resistance.
Предложен способ формирования структуры полевого силового радиационно-стойкого тренч-транзистора, в состав которого входит сток, исток и затвор с подзатворным диэлектриком. Слой подзатворного диэлектрика получают (наносят, осаждают) в тренчах со следующими геометрическими параметрами: ширина - 0,3-2 мкм, глубина - 1-8 мкм. Для получения слоя подзатворного диэлектрика выбрано плазмохимическое осаждение диоксида кремния из паров тетраэтоксисилана в аргоне и кислороде при удельной мощности плазменного разряда в реакторе 0,05-5 Вт/см2, давлении 30-150 Па, температуре осаждения 150-450°С. Обеспечивается толщина подзатворного диэлектрика на дне тренча минимум в два раза больше, чем на стенках тренча. Дополнительное увеличение соотношения толщин подзатворного диэлектрика на дне и на стенках тренча может быть обеспечено повторными операциями травления и осаждения.A method is proposed for forming the structure of a field power radiation-resistant trench transistor, which includes a drain, a source, and a gate with a gate insulator. A gate dielectric layer is obtained (deposited, precipitated) in trench coats with the following geometric parameters: width - 0.3-2 microns, depth - 1-8 microns. To obtain a gate dielectric layer, the plasma-chemical deposition of silicon dioxide from tetraethoxysilane vapors in argon and oxygen was selected at a specific plasma discharge power in the reactor of 0.05-5 W / cm2, a pressure of 30-150 Pa, a deposition temperature of 150-450 ° C. The thickness of the gate dielectric at the bottom of the trench is provided at least twice as much as on the walls of the trench. An additional increase in the thickness ratio of the gate insulator at the bottom and on the walls of the trench can be provided by repeated etching and deposition.
Плазмохимическое получение слоя диоксида кремния характеризуется минимальным количеством технологических операций и требует в первую очередь поддержания необходимых технологических параметров в реакторе, что позволит обеспечить заданные геометрические характеристики получаемого слоя. Выбранные параметры плазмохимического осаждения диоксида кремния из паров тетраэтоксисилана в аргоне и кислороде: мощность плазменного разряда в реакторе 0,05-5 Вт/см2, давление 30-150 Па, температура осаждения 150-450°С обеспечиваются, например, в случае применения емкостных плазменных реакторов с плоскопараллельными электродами, подключенными к источнику высокочастотного питания, для групповой или поштучной обработки подложек. При снижении удельной мощности плазменного разряда в реакторе менее 0,05 Вт/см2 снижается качество диоксида кремния, при повышении более 5 Вт/см2 ухудшается равномерность получаемого диэлектрика, как по пластине, так и по партии пластин, что приводит к большому разбросу характеристик изготавливаемых транзисторов. При давлении менее 40 Па и более 150 Па горение плазмы становится неустойчивым. При понижении температуры менее 150°С заметно снижается качество диэлектрика, при ее повышении свыше 450°С начинают играть значительную роль процессы термического разложения тетраэтоксисилана.Plasma-chemical production of a layer of silicon dioxide is characterized by a minimum number of technological operations and requires first of all the maintenance of the necessary technological parameters in the reactor, which will ensure the specified geometric characteristics of the resulting layer. The selected parameters of plasma-chemical deposition of silicon dioxide from tetraethoxysilane vapors in argon and oxygen: the plasma discharge power in the reactor is 0.05-5 W / cm 2 , pressure 30-150 Pa, deposition temperature 150-450 ° C are provided, for example, in the case of using capacitive plasma reactors with plane-parallel electrodes connected to a high-frequency power source for batch or piece processing of substrates. With a decrease in the specific power of the plasma discharge in the reactor of less than 0.05 W / cm 2, the quality of silicon dioxide decreases, with an increase of more than 5 W / cm 2, the uniformity of the obtained dielectric both on the plate and on the batch of plates decreases, which leads to a large spread of characteristics manufactured transistors. At pressures of less than 40 Pa and more than 150 Pa, plasma combustion becomes unstable. When the temperature decreases below 150 ° C, the quality of the dielectric decreases noticeably, with its increase above 450 ° C, the processes of thermal decomposition of tetraethoxysilane begin to play a significant role.
Полученный при указанных выше параметрах в реакторе слой осажденного диоксида кремния на стенке тренча, на дне тренча и на поверхности полупроводниковой пластины имеет различную толщину. Толщина осажденного слоя диоксида кремния на дне тренча минимум в два раза больше, чем на стенках. Данное соотношение сохраняется вплоть до толщины слоя диоксида кремния на стенке тренча 200 нм (при этом толщина слоя диоксида кремния на дне тренча составляет 400 нм). При меньших толщинах это соотношение может составлять 1:3 и более. Данный эффект является неожиданным и проявляется только при осаждении диоксида кремния на пластины со сформированными в них тренчами, причем ширина тренчей находится в диапазоне от 0,3 мкм до 2 мкм, глубина тренчей от 1 мкм до 8 мкм. Дополнительно, подзатворный диэлектрик на стенке после его формирования может быть полностью удален со стенок тренча при сохранении некоторого количества на дне тренча, после этого можно вновь осадить слой диоксида кремния, что увеличит минимальное соотношение толщин на дне и на стенках тренча. То есть, повторяя операции травления и осаждения, можно увеличить соотношение толщин подзатворного диэлектрика на дне и на стенках тренча.The deposited silicon dioxide layer obtained at the above parameters in the reactor on the trench wall, at the bottom of the trench, and on the surface of the semiconductor wafer has a different thickness. The thickness of the deposited layer of silicon dioxide at the bottom of the trench is at least two times greater than on the walls. This ratio is maintained up to the thickness of the silicon dioxide layer on the trench wall of 200 nm (the thickness of the silicon dioxide layer at the bottom of the trench is 400 nm). With smaller thicknesses, this ratio can be 1: 3 or more. This effect is unexpected and manifests itself only when silicon dioxide is deposited on wafers with trench coats formed in them, with the width of trench coats ranging from 0.3 μm to 2 μm, and the depth of trench coats from 1 μm to 8 μm. Additionally, the gate dielectric on the wall after its formation can be completely removed from the walls of the trench while maintaining a certain amount at the bottom of the trench, after which it is possible to re-deposit the silicon dioxide layer, which will increase the minimum ratio of thicknesses on the bottom and on the walls of the trench. That is, by repeating the etching and deposition operations, it is possible to increase the ratio of the thickness of the gate insulator at the bottom and on the walls of the trench.
Необходимость достижения предложенного соотношения толщин подзатворного диэлектрика на дне и на стенках тренча при большей толщине на дне обосновывается следующим образом. Уменьшение времени включения транзистора происходит за счет уменьшения емкости Миллера (емкости «затвор - сток» в случае тренч-транзистора), которую можно уменьшить путем введения в конструкцию дополнительных электродов, расположенных непосредственно под затвором, что чрезмерно усложняет конструкцию или увеличить толщину диэлектрика на дне тренча. Можно считать, что емкость Миллера - это конденсатор, образованный затвором, стоком и подзатворным диэлектриком на дне тренча. Когда на затвор подается открывающее напряжение, транзистор открывается только после заряда этой емкости, чем меньше эта емкость, тем меньше время ее заряда и тем меньше время включения транзистора. Под действием ионизирующего излучения в подзатворный диэлектрик встраивается положительный заряд, что приводит к изменению порогового напряжения прибора вплоть до того, что тренч-транзистор будет все время открыт. Следовательно, чтобы накопленная доза не приводила к самопроизвольному возникновению канала, в районе канала, то есть на стенке тренча, необходим более тонкий подзатворный диэлектрик. Под воздействием тяжелых заряженных частиц около подзатворного диэлектрика на дне тренча появляется заряд, присутствие которого приводит к тому, что к нему некоторое время оказывается приложена разность потенциалов, чтобы выдержать такое воздействие, этот диэлектрик должен быть достаточно толстым.The need to achieve the proposed ratio of the thickness of the gate insulator at the bottom and on the walls of the trench with a larger thickness at the bottom is justified as follows. The decrease in the turn-on time of the transistor occurs due to a decrease in the Miller capacitance (gate-drain capacitance in the case of a trench transistor), which can be reduced by introducing additional electrodes located directly below the gate into the design, which excessively complicates the design or increase the thickness of the dielectric at the bottom of the trench . We can assume that Miller’s capacitance is a capacitor formed by a gate, drain, and gate insulator at the bottom of the trench. When the opening voltage is applied to the gate, the transistor opens only after charging this capacitance, the smaller this capacitance, the shorter its charge time and the shorter the turn-on time of the transistor. Under the action of ionizing radiation, a positive charge is built into the gate insulator, which leads to a change in the threshold voltage of the device up to the fact that the trench transistor will be open all the time. Therefore, so that the accumulated dose does not lead to the spontaneous appearance of the channel, in the channel area, that is, on the trench wall, a thinner gate insulator is needed. Under the influence of heavy charged particles, a charge appears at the bottom of the trench at the bottom of the trench, the presence of which leads to the fact that for some time a potential difference is applied to it to withstand such an effect, this dielectric must be thick enough.
Таким образом, предложен способ формирования структуры полевого силового радиационно-стойкого тренч-транзистора, при выполнении которого задействовано минимальное количество операций без использования сложного дорогостоящего оборудования. Тренч-транзисторы, изготовленные предложенным способом, будут применены в схемах, в которых предъявляются жесткие требования к частотным характеристикам прибора и к его радиационной стойкости, например, в импульсных источниках питания бортовой аппаратуры космических аппаратов.Thus, a method is proposed for forming the structure of a field power radiation-resistant trench transistor, during which a minimum number of operations are involved without the use of complex expensive equipment. Trench transistors manufactured by the proposed method will be used in circuits that impose stringent requirements on the frequency characteristics of the device and its radiation resistance, for example, in pulsed power supplies for onboard equipment of spacecraft.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019132021A RU2722859C1 (en) | 2019-10-10 | 2019-10-10 | Method of forming structure of field power radiation-resistant trench transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019132021A RU2722859C1 (en) | 2019-10-10 | 2019-10-10 | Method of forming structure of field power radiation-resistant trench transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2722859C1 true RU2722859C1 (en) | 2020-06-04 |
Family
ID=71067850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2019132021A RU2722859C1 (en) | 2019-10-10 | 2019-10-10 | Method of forming structure of field power radiation-resistant trench transistor |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2722859C1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2794041C1 (en) * | 2022-03-04 | 2023-04-11 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Образования "Чеченский Государственный Университет Имени Ахмата Абдулхамидовича Кадырова" | Method for manufacturing a radiation-resistant semiconductor device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6635534B2 (en) * | 2000-06-05 | 2003-10-21 | Fairchild Semiconductor Corporation | Method of manufacturing a trench MOSFET using selective growth epitaxy |
| US6653200B2 (en) * | 2001-01-26 | 2003-11-25 | Applied Materials, Inc. | Trench fill process for reducing stress in shallow trench isolation |
| US6713393B2 (en) * | 2002-06-20 | 2004-03-30 | Intelligent Sources Development Corp. | Method of forming a nanometer-gate MOSFET device |
| RU2419176C1 (en) * | 2010-03-15 | 2011-05-20 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") | Manufacturing method of dielectric film for semiconductor structures of electronic equipment |
| RU2498447C1 (en) * | 2012-06-07 | 2013-11-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ярославский государственный университет им. П.Г. Демидова" | Method for manufacturing of mis-nanotransistor with local area for buried insulation |
| RU2506661C1 (en) * | 2010-02-01 | 2014-02-10 | Шарп Кабусики Кайся | Semiconductor device and method for production thereof |
| RU2515334C1 (en) * | 2012-11-19 | 2014-05-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (КБГУ) | Method of making thin-film transistor |
| US9356133B2 (en) * | 2012-02-01 | 2016-05-31 | Texas Instruments Incorporated | Medium voltage MOSFET device |
-
2019
- 2019-10-10 RU RU2019132021A patent/RU2722859C1/en active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6635534B2 (en) * | 2000-06-05 | 2003-10-21 | Fairchild Semiconductor Corporation | Method of manufacturing a trench MOSFET using selective growth epitaxy |
| US6653200B2 (en) * | 2001-01-26 | 2003-11-25 | Applied Materials, Inc. | Trench fill process for reducing stress in shallow trench isolation |
| US6713393B2 (en) * | 2002-06-20 | 2004-03-30 | Intelligent Sources Development Corp. | Method of forming a nanometer-gate MOSFET device |
| RU2506661C1 (en) * | 2010-02-01 | 2014-02-10 | Шарп Кабусики Кайся | Semiconductor device and method for production thereof |
| RU2419176C1 (en) * | 2010-03-15 | 2011-05-20 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") | Manufacturing method of dielectric film for semiconductor structures of electronic equipment |
| US9356133B2 (en) * | 2012-02-01 | 2016-05-31 | Texas Instruments Incorporated | Medium voltage MOSFET device |
| RU2498447C1 (en) * | 2012-06-07 | 2013-11-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ярославский государственный университет им. П.Г. Демидова" | Method for manufacturing of mis-nanotransistor with local area for buried insulation |
| RU2515334C1 (en) * | 2012-11-19 | 2014-05-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (КБГУ) | Method of making thin-film transistor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2794041C1 (en) * | 2022-03-04 | 2023-04-11 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Образования "Чеченский Государственный Университет Имени Ахмата Абдулхамидовича Кадырова" | Method for manufacturing a radiation-resistant semiconductor device |
| RU2825218C1 (en) * | 2024-02-26 | 2024-08-22 | Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ | Method of making compact trench capacitor |
| RU2844969C1 (en) * | 2024-07-15 | 2025-08-12 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Образования "Чеченский Государственный Университет Имени Ахмата Абдулхамидовича Кадырова" | Method of making radiation-resistant semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11075088B2 (en) | Method of plasma etching and method of fabricating semiconductor device using the same | |
| US4224733A (en) | Ion implantation method | |
| US9053908B2 (en) | Method and apparatus for controlling substrate DC-bias and ion energy and angular distribution during substrate etching | |
| US6485572B1 (en) | Use of pulsed grounding source in a plasma reactor | |
| US20210343881A1 (en) | Trench capacitor profile to decrease substrate warpage | |
| US11189496B2 (en) | Plasma reactor for ultra-high aspect ratio etching and etching method thereof | |
| US5397718A (en) | Method of manufacturing thin film transistor | |
| KR101019930B1 (en) | Method to prevent etch profile bending and warping of high aspect ratio openings by treating polymer formed on opening sidewalls | |
| DE10230088A1 (en) | Fabrication of semiconductor device by depositing first interlayer dielectric film on semiconductor wafer, partially removing the first film and depositing second interlayer dielectric film on the first film | |
| US9355861B2 (en) | Semiconductor device manufacturing method and computer-readable storage medium | |
| KR102550393B1 (en) | Plasma processing apparatus and method of fabricating semiconductor device using the same | |
| US10700175B2 (en) | Shielded gate MOSFET and fabricating method thereof | |
| US20210193475A1 (en) | Method of manufacturing semiconductor device, and etching gas | |
| US9337034B2 (en) | Method for producing a MOS stack on a diamond substrate | |
| RU2722859C1 (en) | Method of forming structure of field power radiation-resistant trench transistor | |
| KR20090072811A (en) | Manufacturing method of semiconductor device having gate spacer film of uniform thickness | |
| US20250204041A1 (en) | Metal gate boundary control in stacked transistors | |
| US20080078958A1 (en) | Method for controlling charge amount of ion beam and a wafer applied in the method | |
| TWI765342B (en) | Field effect transistor having field plate | |
| KR20200096320A (en) | High-K gate insulators for thin film transistors | |
| JPH08264648A (en) | Semiconductor device | |
| KR102446402B1 (en) | Processes to reduce plasma-induced damage | |
| KR101816960B1 (en) | Method for manufacturing semiconductor device | |
| US20080078959A1 (en) | Method for controlling charge amount of ion beam and a wafer applied in the method | |
| CN114582960B (en) | Multiple epitaxial shielded gate power device and method of making the same |