DE10141025A1

DE10141025A1 - Verfahren zum Testen von zu testenden Wafern und Kalibriervorrichtung

Info

Publication number: DE10141025A1
Application number: DE10141025A
Authority: DE
Inventors: Thomas Grebner; Michael Schittenhelm; Hans-Christoph Ostendorf; Erwin Thalmann
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2001-08-22
Filing date: 2001-08-22
Publication date: 2003-03-13
Anticipated expiration: 2021-08-23
Also published as: US20030076126A1; DE10141025B4; US6897646B2

Abstract

Die Erfindung schafft ein Verfahren zum Testen von zu testenden Wafern (101) in einer Testeinrichtung (100), bei dem die Testeinrichtung (100) kalibrierbar ist, wobei mindestens ein Kalibrierwafer (102) in die Testeinrichtung (100) mittels einer Handhabungseinheit (103) automatisch eingebracht wird, Kalibrierwerte der Testeinrichtung (100) mittels einer Steuerung durch eine Kalibrierablaufsteuerungseinheit (105) bestimmt werden, die bestimmten Kalibrierwerte in einer Speichereinheit (106) gespeichert werden, die Testeinrichtung (100) mittels der gespeicherten Kalibrierwerte kalibriert wird, der Kalibrierwafer (102) aus der kalibrierten Testeinrichtung (100) ausgegeben wird, und mindestens ein zu testender Wafer (101) in die kalibrierte Testeinrichtung (100) mittels der Handhabungseinheit (103) eingebracht wird und durch eine Steuerung mittels einer Testablaufsteuerungseinheit (104) in der kalibrierten Testeinrichtung (100) getestet wird, wobei die gespeicherten Kalibrierwerte angelegt werden.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Testen von zu testenden Wafern in einer Testeinrichtung, und betrifft insbesondere ein Verfahren zum Testen von zu testenden Wafern in einer Testeinrichtung, welche mit einem Kalibrierwafer kalibrierbar ist.

Herkömmliche Testeinrichtungen erfordern es, dass Signalverläufe hinsichtlich ihrer Pegel und Zeit- bzw. Phasenbeziehungen kalibriert werden. Signallaufzeiten von Testsignalen weichen sowohl innerhalb einer Testeinrichtung als auch bei einer Signalübertragung von der Testeinrichtung zu den zu testenden Wafern, welche zu testende Halbleiterbauelemente enthalten können, ab.

Weiterhin ist es beim Testen von zu testenden Wafern ein Problem, dass ebenfalls die unterschiedlichen Signallaufzeiten von Signalen vom zu testenden Bauelement (zu testenden Wafer) zurück zu der Testeinrichtung kompensiert werden müssen. Eine Kalibrierung von Testeinrichtungen wird insbesondere dann zwingend erforderlich, wenn die durch Signallaufzeiten hervorgerufenen Abweichungen in der gleichen Größenordnung wie eine typische Zykluszeit der zu testenden Bauelemente auf einem zu testenden Wafer liegen, da andernfalls ein korrektes Testen von zu testenden Bauelementen unmöglich wird.

In herkömmlichen Testeinrichtungen sind zum Ausgleich unterschiedlicher Signallaufzeiten variable Verzögerungselemente angeordnet, die während einer Kalibrierung einer Testeinrichtung derart eingestellt werden, dass Laufzeitdifferenzen minimiert bzw. beseitigt werden.

Fig. 4 zeigt schematisch ein Ablaufdiagramm zum Testen eines zu testenden Wafers in einer herkömmlichen Testeinrichtung. In herkömmlicher Weise wird ein Anschluss von Peripheriegeräten, wie beispielsweise geeigneten Messinstrumenten (Oszilloskop, Spannungs- und Strommesser, Laufzeitdifferenz-, Zeitdifferenz-, Phasendifferenzmessgeräte, etc.) erforderlich.

Bei einem Schritt S401 beginnt ein Test- bzw. Kalibrierablauf.

In einem Schritt S402 werden zunächst die oben genannten Peripheriegeräte angeschlossen, um entsprechende Laufzeitmessungen, Phasendifferenzmessungen, Zeitdifferenzmessungen etc. durchführen zu können.

In herkömmlicher Weise werden im Wesentlichen zwei unterschiedliche Verfahren verwendet:

(i) Eine Reflexionsmessung (Time Domain Reflectometry TDR)

Hierbei werden zunächst Treibereinheiten der Testeinrichtung vermessen, d. h. ein Signalpfad von der Testeinrichtung zu einem zu testenden Wafer bzw. zu einem zu testenden Bauelement. Hierzu werden Kontaktierungen an einer Schnittstelle des zu testenden Bauelements entweder unbeschaltet gelassen oder nach Masse kurzgeschlossen.

Daraus folgt, dass die von Treibereinheiten ausgehenden Signale an der Schnittstelle des zu testenden Bausteins reflektiert (Reflexionsmessung) werden. Ein zeitlicher Unterschied (Laufzeitdifferenz, Phasendifferenz, Zeitdifferenz) zwischen den ursprünglich ausgesandten Signalen und den reflektierten Signalen wird mit einer geeigneten Messeinrichtung bestimmt, worauf eine Kompensation von vorhandenen Laufzeitdifferenzen ermöglicht wird.

Ein wesentlicher Nachteil des TDR-Verfahrens besteht darin, dass ein reflektiertes Signal im allgemeinen durch Diskontinuitäten eines Wellenwiderstandes auf dem Signalpfad gestört bzw. beeinträchtigt wird, wobei diese Störung insbesondere dadurch verursacht wird, dass das reflektierte Signal den Signalpfad in nachteiliger Weise zweimal passieren muss.

Bei einer automatischen Bestimmung einer zeitlichen Position des reflektierten Signals bezügliche eines Referenzsignals ergibt sich dadurch ein nicht tolerierbarer Fehler. Weitere Fehler treten bei dem herkömmlichen Verfahren zur Kalibrierung einer Testeinrichtung dadurch auf, dass an einer Schnittstelle eines zu testenden Bausteins ein idealer Kurzschluss (Verbindung nach Masse) bzw. ein idealer Leerlauf (unbeschalteter Zustand) nicht erreicht werden kann, wodurch eine Signalform Modifikationen unterworfen ist.

Ein weiterer Nachteil des TDR-Verfahrens besteht darin, dass für jede Einzelmessung ein kompletter Hin- und Rücklauf des Signals von der Testeinrichtung zu dem zu testenden Bauelement (dem zu testenden Wafer) und von dort zurück abgewartet werden muss, um beispielsweise eine Zeitdifferenzmessung durchzuführen. Dadurch wird eine maximale Wiederholrate und eine sinnvoll erreichbare statistische Stabilität der Messergebnisse unzweckmäßigerweise eingeschränkt.

Es ist weiterhin nachteilig, dass das TDR-Verfahren nur sehr eingeschränkt parallelisiert werden kann, so dass eine Kalibrierungszeit mit einer steigenden Anzahl von Signalpfaden ansteigt.

(ii) Verfahren unter Verwendung eines externen Messinstruments (z. B. ein Oszilloskop)

Hierbei werden ein oder mehrere Eingangsanschlüsse des Messinstruments über eine geeignete Einrichtung mit jedem einzelnen Ausgangsanschluss einer Schnittstelle des zu testenden Bausteins verbunden, wobei hierzu bei automatischen Testeinrichtungen ein Roboterarm oder eine Relaismatrix bereitgestellt werden müssen. Hierbei ist es insbesondere nachteilig, dass eine Kalibrierung sehr viel Zeit benötigt, da einzelne Signalpfade (Kanäle) sequenziell vermessen werden müssen. Zusammen mit erheblichen Rüstzeiten bei einer Verwendung einer externen Kalibrierausrüstung ist dieses Verfahren sehr ineffizient.

Nach einer in einem Schritt S403 erfolgten Kalibrierung schreitet die Verarbeitung zu einem Schritt S404 fort. In dem Schritt S404 wird ein zu testender Wafer in die Testeinrichtung eingebracht und anschließend in einem Schritt S405 getestet.

Das Testergebnis, welches insbesondere Laufzeitdifferenzen in zu testenden Signalpfaden umfasst, wird in einem Schritt S406 ausgewertet. In einem Schritt S407 wird abgefragt, ob vorgebbare Kriterien hinsichtlich einer Güte einer Kalibrierung der Testeinrichtung erfüllt sind oder nicht. Eine Kalibriergüte kann anhand von Messergebnissen einer Vielzahl von Wafern bestimmt werden. Eine Entscheidung, ob eine erneute Kalibrierung erforderlich ist, ergibt sich beispielsweise aus einer vom Hersteller der Testeinrichtung vorgegebenen Gültigkeitsdauer einer Kalibrierung oder aus Betrachtungen der Testergebnisse von zu testenden Wafern. Wird nun bestimmt, dass eine Kalibrierung erforderlich ist, schreitet die Verarbeitung zu dem Schritt S402 fort, um einen erneuten Kalibriermodus zu durchlaufen. Sind die in den Schritt S407 eingegebenen Kriterien erfüllt, so schreitet die Verarbeitung zu einem Schritt S408 fort, in welchem abgefragt wird, ob ein nächster Wafer getestet werden soll.

Wird in dem Schritt S408 festgestellt, dass ein nächster Wafer zu testen ist, so schreitet die Verarbeitung zu einem Schritt S409 fort, in welchem ein neuer zu testender Wafer bereitgestellt wird. Der in dem Schritt S409 bereitgestellte neue zu testende Wafer wird in dem Schritt S404 in den Testablauf der Testeinrichtung eingebracht.

Wird in dem Schritt S408 festgestellt, dass keine weiteren Wafer zu testen sind, so schreitet die Verarbeitung zu einem Schritt S410 fort, in welchem der Testablauf in der Testeinrichtung beendet wird.

Es ist insbesondere ein Nachteil herkömmlicher Verfahren zum Testen von zu testenden Wafern, dass zwischen einem Kalibrierablauf und einem Testablauf erhebliche Unterschiede hinsichtlich des Testablaufs, der Testumgebung, der Testgeometrie etc. bestehen.

Es ist in nachteiliger Weise nicht möglich, in einem automatischen Testablauf in einer Testeinrichtung einen Kalibrierablauf mit ausreichender Genauigkeit zu integrieren, da einerseits umfangreiche Reflexionsmessungen (obenstehend unter (i) beschrieben) durchgeführt werden müssen, bzw. ein erheblicher Aufwand bei einem Anschluss von Peripheriegeräten (obenstehend unter Punkt (ii) und unter Bezugnahme auf Fig. 4 beschrieben) erforderlich ist. Um eine Kalibrierung mit einer ausreichenden Genauigkeit bereitzustellen, muss bei Kalibrierverfahren nach dem Stand der Technik manuell vorgegangen werden.

Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Kalibrierablauf einer Testeinrichtung, die zum Testen von zu testenden Wafern dient, in bestehende Testabläufe in einer einfachen Weise zu integrieren, wobei das Kalibrierverfahren eine hohe Genauigkeit aufweist.

Diese Aufgabe wird erfindungsgemäß durch das im Patentanspruch 1 angegebene Verfahren sowie durch einen Kalibrierwafer mit den Merkmalen des Patentanspruchs 12 gelöst.

Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Ein wesentlicher Gedanke der Erfindung besteht darin, dass in einer Testeinrichtung zwischen einem Testablauf beim Testen von zu testenden Wafern und einem Kalibrierablauf beim Kalibrieren der Testeinrichtung kein Unterschied besteht, d. h. eine Geometrie einer Testeinrichtung sowie Kontaktierungsanschlüsse sind bei einem Kalibrierablauf und bei einem Testablauf identisch.

Hierzu wird in die Testeinrichtung ein Kalibrierwafer eingebracht, der hinsichtlich einer Geometrie und hinsichtlich Kontaktierungsanschlüssen identisch zu einem zu testenden Wafer ist, wobei sämtliche relevanten Kalibrierabläufe zum Kalibrieren der Testeinrichtung mit dem Kalibrierwafer durchgeführt werden können.

Das erfindungsgemäße Verfahren zum Testen von zu testenden Wafern in einer Testeinrichtung, bei dem die Testeinrichtung kalibrierbar ist, weist im Wesentlichen die folgenden Schritte auf:

a) Einbringen eines Kalibrierwafers, der in seiner Geometrie sowie in seinen Kontaktierungsanschlüssen einem zu testenden Wafer entspricht, in die Testeinrichtung mittels einer Handhabungseinheit, welche als ein Roboterarm ausgebildet sein kann;
b) Bestimmen von Kalibrierwerten (Laufzeitdifferenzen, Phasendifferenzen, Zeitdifferenzen, etc.) in der Testeinrichtung mittels einer Steuerung durch eine Kalibrierablaufsteuerungseinheit, wobei die Kalibrierablaufsteuerungseinheit durch spezifische Komponenten einer Testeinrichtung in Verbindung mit einem von einem Benutzer bereitgestellten Steuerprogramm gebildet wird;
c) Speichern der bestimmten Kalibrierwerte in einer Speichereinheit;
d) Kalibrieren der Testeinrichtung mittels der gespeicherten Kalibrierwerte, wobei auf die in der Speichereinheit gespeicherten Werte zurückgegriffen wird;
e) Ausgeben des Kalibrierwafers aus der kalibrierten Testeinrichtung mittels der Handhabungseinheit;
f) Einbringen eines zu testenden Wafers in die kalibrierte Testeinrichtung mittels der Handhabungseinheit; und
g) Testen des zu testenden Wafers in der kalibrierten Testeinrichtung mittels einer Steuerung durch eine Testablaufsteuerungseinheit, wobei die gespeicherten Kalibrierwerte benutzt werden.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.

Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung werden der zu testende Wafer und der Kalibrierwafer in einem Testablauf automatisch in die Testanordnung eingebracht bzw. aus dieser ausgegeben, wobei in vorteilhafter Weise eine automatische Handhabungseinheit eingesetzt wird.

Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden als Kalibrierwerte der Testeinrichtung Laufzeitwerte bestimmt, welche Laufzeitdifferenzen in Signalpfaden zwischen der Testeinrichtung und einem zu testenden Bauelement des zu testenden Wafers bestimmt.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden als Kalibrierwerte der Testeinrichtung Phasendifferenzwerte auf Signalpfaden bestimmt.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird vorgebbar während mindestens eines Testablaufs mindestens ein Kalibrierwafer in die Testeinrichtung eingeschleust, wobei in vorteilhafter Weise vor einem Kalibrierablauf und nach einem Kalibrierablauf zu testende Wafer getestet werden. Wird nach einem vorausgegangenen Testablauf bestimmt, dass eine Kalibrierung erforderlich ist, wird diese in jedem Fall vor einem Test eines zu testenden Wafers ausgeführt.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird eine Temperatur von mindestens einem Kalibrierbauelement, welches auf einem Kalibrierwafer angeordnet ist, über eine Waferauflage modifiziert, wodurch Temperatureinflüsse auf das Kalibrierergebnis verringert werden und eine Temperaturstabilisierung des gesamten Kalibrierwafern bereitgestellt wird.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden baugleiche Kalibrierbauelemente auf Kalibrierwafern für unterschiedliche Anordnungen von Kontaktierungsanschlüssen bereitgestellt. In vorteilhafter Weise entspricht die Geometrie von Kontaktierungsanschlüssen auf dem Kalibrierwafer exakt der Geometrie von Kontaktierungsanschlüssen auf dem zu testenden Wafer.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird ein Kalibrieren der Testeinrichtung und ein Testen von zu testenden Wafern mit identischen Nadelkartenkontaktierungseinrichtungen durchgeführt.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird mittels einer Phasendifferenzeinheit bestimmt, ob ein Signal auf einem zu kalibrierenden Signalpfad einem Referenzsignal vorauseilt oder nachläuft.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden Signalpfade entsprechend eines Kalibrierergebnisses mit Hilfe von Verzögerungselementen korrigiert.

Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird eine Phasendifferenz mindestens eines Signalpfads quantifiziert und als mindestens ein Zahlenwert in der Speichereinheit gespeichert.

Der erfindungsgemäße Kalibrierwafer zur Kalibrierung einer Testeinrichtung, in der zu testende Wafer getestet werden, weist weiterhin auf:

a) eine Trägerplatte, deren Durchmesser in vorteilhafter Weise den Durchmesser der zu testenden Wafer entspricht;
b) mindestens ein Kalibrierbauelement, welches mittels einer Klebeschicht auf der Trägerplatte angebracht ist;
c) mindestens eine Verbindungseinrichtung, die auf dem mindestens einen Kalibrierbauelement aufgebracht ist; und
d) Kontaktierungsanschlüsse, die auf der mindestens einen Verbindungseinrichtung aufgebracht sind.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.

In den Zeichnungen zeigen:
Fig. 1(a) einen Querschnitt durch einen Teil eines erfindungsgemäßen Kalibrierwafers entlang einer Linie 1-1' der Fig. 1(b);
Fig. 1(b) eine Draufsicht auf einen Abschnitt eines Kalibrierwafers, auf welchem Kalibrierbauelemente angeordnet sind;
Fig. 2 ein Blockbild eines internen Aufbaus eines Kalibrierbauelementes;
Fig. 3 ein Ablaufdiagramm des erfindungsgemäßen Verfahrens zum Testen von zu testenden Wafern;
Fig. 4 ein Ablaufdiagramm eines herkömmlichen Verfahrens zum Testen von zu testenden Wafern; und
Fig. 5 einen schematischen Aufbau einer Testeinrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, wobei Kalibrierwafer und zu testende Wafer eingebracht werden.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
Fig. 5 zeigt ein Übersichts-Blockbild einer erfindungsgemäßen Testeinrichtung 100 mit ihren wesentlichen Funktionseinheiten. In einer Testablaufsteuerungseinheit 104 wird ein Testablauf gemäß eines vorgebbaren Testprogramms gesteuert, wenn ein zu testender Wafer 101 über eine Handhabungseinheit 103 an die Testeinrichtung 100 über eine Nadelkartenkontaktierungseinrichtung 113 angeschlossen worden ist.
Die nach einem derartigen Testablauf erhaltenen Testergebnisse werden in einer Speichereinheit 106 gespeichert und mit von einer Kalibrierablaufsteuerungseinheit erhaltenen Kalibrierwerten bewertet. Erfindungsgemäß kann durch eine identische Geometrie und identische Anordnung von Kontaktierungsanschlüssen 111 eines Kalibrierwafers 102 (siehe Fig. 1) ein Kalibrierwafer 102 einfach in einen Testablauf eingeschleust werden, wobei mit dem Kalibrierwafer 102 ein Kalibrierablauf gestartet wird.
Die Kalibrierablaufsteuerungseinheit 105 steuert den Kalibrierablauf entsprechend eines weiteren vorgebbaren Programms, wobei die erhaltenen Kalibrierwerte, wie oben erwähnt, in der Speichereinheit 106 gespeichert werden. In ähnlicher Weise wie der zu testende Wafer 101 über eine Nadelkartenkontaktierungseinrichtung 113 an die Testeinrichtung 100 angeschlossen wird, wird der Kalibrierwafer 102 über eine identische Nadelkartenkontaktierungseinrichtung 113 an die Testeinrichtung 100 angeschlossen.
Die Fig. 1(a) und die Fig. 1(b) zeigen den Kalibrierwafer 102 in größerem Detail. Fig. 1(a) veranschaulicht einen Querschnitt des Kalibrierwafers 102 entlang einer in Fig. 1(b) dargestellten Linie 1-1'. Fig. 1(b) verdeutlicht einen Ausschnitt des Kalibrierwafers 102 (Viertelkreissegment) mit darauf angebrachten Kalibrierbauelementen 107.
Es sei darauf hingewiesen, dass ein oder mehrere Kalibrierbauelemente 107 auf einer Trägerplatte 108 angebracht sein können, die genaue Anzahl von Kalibrierbauelementen 107 jedoch von der spezifischen Auslegung des Kalibrierwafers 102 im Hinblick auf einen Kalibrierablauf abhängt.
Die Trägerplatte 108 weist dabei eine zu den zu testenden Wafern 101 identische Geometrie (insbesondere, aber nicht ausschließlich einen identischen Durchmesser) auf. Dadurch wird erreicht, dass der Kalibrierwafer 102 in einer beliebigen, vorgebbaren Weise in einer Anzahl von zu testenden Wafern (in einem Los) der Testeinrichtung 100 zugeführt werden kann, ohne dass ein Umbau der Testeinrichtung 100 oder ein Anschluss von Peripheriegeräten erforderlich ist. Wird während eines Testablaufs, bei welchem zu testende Wafer 101 getestet werden, ein Kalibrierwafer 102 detektiert, übernimmt die Kalibrierablaufsteuerungseinheit 105 die Prozesssteuerung, um in einem Unterprogramm einen Kalibrierablauf zu starten.
Wie in Fig. 1(a) gezeigt, ist das mindestens eine Kalibrierbauelement 107 mittels einer Klebeschicht 109 auf der Trägerplatte 108 aufgebracht. Zwischen den einzelnen Kalibierbauelementen 107 kann in vorteilhafter Weise ein Füllkleber 114 eingebracht werden, um eine Stabilität des Kalibrierwafers 102 zu erreichen und eine Füllung von Zwischenräumen zwischen einzelnen Kalibrierbauelementen 107 bereitzustellen.
Die Kalibrierbauelementanschlüsse 112 werden mittels einer Verbindungseinrichtung 110 (Interposer) zu von außen zugänglichen Kontaktierungsanschlüssen 111 durchgeschaltet. Ein wesentliches Merkmal der Kontaktierungseinrichtung 110 besteht darin, dass eine variable Zuordnung von Kalibrierbauelementanschlüssen 112 zu Kontaktierungsanschlüssen 111 bereitgestellt werden kann.
Die Kontaktierungsanschlüsse 111 entsprechen dabei exakt jenen Kontaktierungsanschlüssen eines in der Testeinrichtung 100 zu testenden Wafers 101 bzw. einer Anzahl (Los) von zu testenden Wafern 101.
Auf diese Weise kann eine vorhandene Nadelkontaktierungseinrichtung 113 (siehe Fig. 5) für eine Kontaktierung sowohl des Kalibrierwafers 102 als auch der zu testenden Wafers 101 mit der Testeinrichtung 100 in vorteilhafter Weise eingesetzt werden. Somit ist der Kalibrierablauf in einfacher Weise automatisierbar.
Die Verbindungseinrichtung 110 ist weiterhin modifizierbar bereitgestellt, um es zu gestatten, dass frei wählbare Verbindungen zwischen den Kontaktierungsanschlüssen 111 und den Kalibrierbauelementanschlüssen 112 bereitgestellt werden. Die Trägerplatte 108, die in ihren Abmessungen derart ausgelegt ist, dass sie in ihrem Durchmesser mit dem zu testenden Wafer 101 übereinstimmt, bildet das Substrat (Basisplatte) für den Kalibrierwafer 102. In vorteilhafter Weise ist die Trägerplatte 108 aus dem Material Invar gebildet.
Fig. 2 zeigt ein in Fig. 1(b) dargestelltes Kalibrierbauelement (107) in größerem Detail, wobei insbesondere auf den inneren Aufbau des Kalibrierelementes 107 eingegangen wird. Die in Fig. 1(a) dargestellten Kalibrierbauelementanschlüsse 112 dienen einerseits einer Eingabe von Signalen in eine Eingangsselektionseinrichtung 205, andererseits einer Ausgabe von Signalen aus einer Ausgangsselektionseinrichtung 204.
Typischerweise sind auf einem Kalibrierwafer 102, 200 bis 400 einzelne Kalibrierbauelemente 107 angeordnet, wodurch sich, bei einer Bereitstellung von ca. 20 bis 40 Kontaktierungsanschlüssen 111 pro Kalibrierbauelement 107 bis zu ca. 16 000 mit einer Nadelkartenkontaktierungseinrichtung 113 zu realisierende Kontaktierungen ergeben.
In vorteilhafter Weise sind die einzelnen Kalibrierbauelemente 107 identisch aufgebaut. Die Eingangsselektionseinrichtung 205 wählt die über die Verbindungseinrichtung 110 von den Kalibrierbauelementanschlüssen 112 durchgeschalteten Kontaktierungsanschlüsse 111 aus einer Gesamtzahl von Kontaktierungsanschlüssen 111.
Ein durch einen gewählten Kontaktierungsanschluss 111 errichteter Signalpfad wird mit der Phasendifferenzeinheit 201 verbunden, in welcher eine Phasendifferenz zwischen einem Referenzsignal (typischerweise einem Taktsignal 206) und einem von der Testeinrichtung 100 erzeugten periodischen Signal auf dem zu kalibrierenden Signalpfad (Eingangs- Kalibrierbauelementanschluss 112) gemessen wird.
Hierbei kann lediglich festgestellt werden, ob das Signal auf dem jeweils zu kalibrierenden Signalpfad gegenüber einem Referenzwert vorauseilt oder zurückbleibt, oder es wird darüber hinaus eine entsprechende Phasendifferenz quantifiziert und als ein Zahlenwert ausgegeben. Der Messwert einer Phasendifferenz wird jeweils in einer digitalen Form in einem Phasendifferenzregister 202 zwischengespeichert.
Durch eine Steuerung mittels einer Steuereinheit 203 wird der Messwert von der Testeinrichtung aus den einzelnen Kalibrierbauelementen 107 über die Ausgangsselektionseinrichtung 204 ausgelesen. Mit Hilfe von Verzögerungselementen (nicht gezeigt) werden die jeweiligen Signalpfade entsprechend der gemessenen Phasendifferenzwerte korrigiert, dieser Prozess wird mehrmals wiederholt, bis eine minimale Phasendifferenz erreicht ist.
Weiterhin werden spezifische Einstellelemente bereitgestellt, welche beispielsweise aus Eingangskapazitäten, Verzögerungselementen etc. bestehen, um eine Verfälschung von Signallaufzeiten durch die Kalibrierbauelemente 107 zu verhindern, wobei eine interne Signalpfadlänge in den Kalibrierbauelementen 107 berücksichtigt wird.
Es sei darauf hingewiesen, dass die Möglichkeit besteht, ebenso viele Phasendifferenzeinheiten 201 in einem Kalibrierbauelement 107 zu integrieren, wie Eingangs- Kalibrierbauelementanschlüsse 112 vorhanden sind, und bei einer Kalibrierung der Ausgangsanschlüsse sämtliche Ausgangsanschlüsse gleichzeitig über Treiber mit einem Taktpfad zu verbinden, um den gesamten Kalibrierablauf parallel ausführen zu können und ihn dadurch weiter zu beschleunigen.
Fig. 3 zeigt schließlich schematisch ein Ablaufdiagramm des erfindungsgemäßen Verfahrens zum Testen von zu testenden Wafern in einer Testeinrichtung, wobei die Testeinrichtung kalibrierbar ist. Nach einem Start der Verarbeitung wird in einem Wafer-Einbringungsschritt S301 entweder ein neuer zu testender Wafer 101 oder ein Kalibrierwafer 102 eingebracht, wobei, wie obenstehend unter Bezugnahme auf die Fig. 1 und 5 erwähnt, für die Testeinrichtung 100 generell kein Unterschied zwischen einem zu testenden Wafer 101 und einem Kalibrierwafer 102 besteht.
Wurde in dem Schritt S301 ein Kalibrierwafer 102 eingebracht, so schreitet die Verarbeitung zu einem Kalibrierwertbestimmungsschritt S302 fort. In einem Schritt S303 werden die bestimmten Kalibrierwerte gespeichert und einem Schritt S304 zugeführt, in welchem korrigierte Laufzeitwerte berechnet werden. Daraufhin folgen zwei Abfrageschritte S307 und S308, wobei ein manueller Eingriff durch einen Bediener der Testeinrichtung 100 in diesen Abfrageschritten S307 und S308 möglich ist.
Wird in dem Schritt S307 festgestellt, dass vorgebbare, auch manuell einbringbare Kriterien hinsichtlich einer Kalibrierung der Testeinrichtung 100 erfüllt sind, so schreitet die Verarbeitung zu dem Schritt S308 fort. Wird in dem Schritt S307 bestimmt, dass die vorgebbaren Kriterien nicht erfüllt sind, so kehrt die Verarbeitung unter einer erneuten Einbringung eines Kalibrierwafers 102 zu dem Schritt S301 fort, wodurch eine Kalibrierung der Testeinrichtung 100 wiederholt wird.
In dem Schritt S308 wird abgefragt, ob ein zu testender Wafer 101 (ein weiterer zu testender Wafer 101) zu testen ist. Ist dies der Fall, so schreitet die Verarbeitung zu dem Schritt S301 fort, wobei ein neuer zu testender Wafer in die Testeinrichtung 100 eingebracht wird. Die Testeinrichtung erkennt einen zu testenden Wafer, wodurch die Verarbeitung nach dem Schritt S301 zu einem Testschritt S306 fortschreitet, in welchem ein Testen des zu testenden Wafers entsprechend eines vorgebbaren, durch eine Testablaufsteuerungseinheit 104 ( Fig. 5) bereitgestellten Programms durchgeführt wird.
Hierbei werden die über den Schritt S304 zugeführten, korrigierten Laufzeitwerte aus einer vorangegangenen Kalibrierung der Testeinrichtung 100 berücksichtigt. Wird in dem Schritt S308 bestimmt, dass keine weiteren zu testenden Wafer 101 in die Testeinrichtung 100 einzubringen sind, wird die Verarbeitung bei einem Schritt S305 gestoppt.
Durch das erfindungsgemäße Verfahren zum Testen von zu testenden Wafern in einer Testeinrichtung, wobei die Testeinrichtung kalibrierbar ist, wird es durch eine Einbringung eines Kalibrierwafers, der aus aktiven Kalibrierbauelementen zusammengesetzt ist, ermöglicht, eine genaue und zugleich eine in einem Produktionsprozess einfach zu integrierende Kalibrierung für Testabläufe bereitzustellen, wodurch eine hochpräzise Kalibrierung einer Testeinrichtung vollautomatisch ohne Modifikationen an einer Testzelle bzw. einer Testumgebung erfolgen kann.
Bezüglich dem in Fig. 4 dargestellten Ablaufdiagramm eines herkömmlichen Verfahrens zum Testen von zu testenden Wafern und zum Kalibrieren einer Testeinrichtung wird auf die Beschreibungseinleitung verwiesen.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte. Bezugszeichenliste 100 Testeinrichtung
101 Zu testender Wafer
102 Kalibrierwafer
103 Handhabungseinheit
104 Testablaufsteuerungseinheit
105 Kalibrierablaufsteuerungseinheit
106 Speichereinheit
107 Kalibrierbauelement
108 Trägerplatte
109 Klebeschicht
110 Verbindungseinrichtung
111 Kontaktierungsanschluss
112 Kalibrierbauelementanschluss
113 Nadelkartenkontaktierungseinrichtung
114 Füllkleber
201 Phasendifferenzeinheit
202 Phasendifferenzregister
203 Steuereinheit
204 Ausgangsselektionseinrichtung
205 Eingangsselektionseinrichtung
206 Taktsignal
S301 Wafer-Einbringungsschritt
S302 Kalibrierwertbestimmungsschritt
S303 Speicherungsschritt
S304 Kalibrierungsschritt
S305 Stopp
S306 Testschritt
S307 Erster Abfrageschritt
S308 Zweiter Abfrageschritt

Claims

1. Verfahren zum Testen von zu testenden Wafern (101) in einer Testeinrichtung (100), bei dem die Testeinrichtung (100) kalibrierbar ist, mit den Schritten:

a) Einbringen (S301) eines Kalibrierwafers (102) in die Testeinrichtung (100) mittels einer Handhabungseinheit (103);

b) Bestimmen (S302) von Kalibrierwerten der Testeinrichtung (100) mittels einer Steuerung durch eine Kalibrierablaufsteuerungseinheit (105);

c) Speichern (S303) der bestimmten Kalibrierwerte in einer Speichereinheit (106);

d) Kalibrieren (S304) der Testeinrichtung (100) mittels der gespeicherten Kalibrierwerte;

e) Ausgeben (S305) des Kalibrierwafers (102) aus der kalibrierten Testeinrichtung (100);

f) Einbringen (S301) eines zu testenden Wafers (101) in die kalibrierte Testeinrichtung (100) mittels der Handhabungseinheit (103); und

g) Testen (S306) des zu testenden Wafers (101) in der kalibrierten Testeinrichtung (100) mittels einer Steuerung durch eine Testablaufsteuerungseinheit (104), wobei die gespeicherten Kalibrierwerte angelegt werden.

2. Verfahren zum Testen von zu testenden Wafern (101) in einer Testeinrichtung (100) nach Anspruch 1, dadurch gekennzeichnet, dass die Handhabungseinheit (103) zu testende Wafer (101) und Kalibrierwafer (102) in einem Testablauf automatisch in die Testanordnung (100) einbringt bzw. aus dieser ausgibt.

3. Verfahren zum Testen von zu testenden Wafern (101) in einer Testeinrichtung (100) nach einem oder beiden der Ansprüche 1 und 2, dadurch gekennzeichnet, dass als Kalibrierwerte der Testeinrichtung (100) Laufzeitwerte bestimmt werden.

4. Verfahren zum Testen von zu testenden Wafern (101) in einer Testeinrichtung (100) nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass als Kalibrierwerte der Testeinrichtung (100) Phasendifferenzwerte bestimmt werden.

5. Verfahren zum Testen von zu testenden Wafern (101) in einer Testeinrichtung (100) nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass mindestens ein Kalibrierwafer (102) vorgebbar während mindestens eines Testablaufs, bei dem zu testende Wafer (101) getestet werden, in die Testeinrichtung (100) eingeschleust wird.

6. Verfahren zum Testen von zu testenden Wafern (101) in einer Testeinrichtung (100) nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass eine Temperatur von mindestens einem Kalibrierbauelement (107) über eine Waferauflage modifiziert werden kann, wodurch Temperatureinflüsse auf das Kalibrierergebnis verringert werden.

7. Verfahren zum Testen von zu testenden Wafern (101) in einer Testeinrichtung (100) nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass baugleiche Kalibrierbauelemente (107) für unterschiedliche Anordnungen von Kontaktierungsanschlüssen (111) bereitgestellt werden.

8. Verfahren zum Testen von zu testenden Wafern (101) in einer Testeinrichtung (100) nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass ein Kalibrieren der Testeinrichtung (100) und ein Testen von zu testenden Wafern (101) mit identischen Nadelkartenkontaktierungseinrichtungen (113) durchgeführt werden.

9. Verfahren zum Testen von zu testenden Wafern (101) in einer Testeinrichtung (100) nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass mittels einer Phasendifferenzeinheit (201) bestimmt wird, ob ein Signal auf einem zu kalibrierende Signalpfad einem Referenzsignal vorauseilt oder nachläuft.

10. Verfahren zum Testen von zu testenden Wafern (101) in einer Testeinrichtung (100) nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die Signalpfade entsprechend eines Kalibrierergebnisses mit Hilfe von Verzögerungselementen korrigiert werden.

11. Verfahren zum Testen von zu testenden Wafern (101) in einer Testeinrichtung (100) nach einem oder mehreren der voranstehenden Ansprüche, dadurch gekennzeichnet, dass eine Phasendifferenz mindestens eines Signalpfads quantifiziert wird und als mindestens ein Zahlenwert in der Speichereinheit (106) gespeichert wird.

12. Kalibrierwafer mit:

a) einer Trägerplatte (108);

b) mindestens einem Kalibrierbauelement (107), welches mittels einer Klebeschicht (109) auf der Trägerplatte (108) angebracht ist;

c) mindestens einer Verbindungseinrichtung (110), die auf dem mindestens einen Kalibrierbauelement (107) aufgebracht ist; und

d) Kontaktierungsanschlüssen (111), die auf der mindestens einen Verbindungseinrichtung (110) aufgebracht sind.

13. Kalibrierwafer nach Anspruch 12, dadurch gekennzeichnet, dass das mindestens eine Kalibrierbauelement (107) als zentrale Einheit eine Phasendifferenzeinheit (201) enthält, welche eine Phasendifferenz zwischen einem Signal auf einem zu kalibrierende Signalpfad und einem Referenzsignal bestimmt.

14. Kalibrierwafer nach einem oder beiden der Ansprüche 12 und 13, dadurch gekennzeichnet, dass das Referenzsignal durch ein Taktsignal (206) ausgebildet ist.

15. Kalibrierwafer nach einem oder mehreren der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass eine Eingangsselektionseinrichtung (205) in dem Kalibrierbauelement (107) zur Eingabe von an Kalibrierbauelementanschlüssen (112) anliegenden Signalen bereitgestellt ist.

16. Kalibrierwafer nach einem oder mehreren der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass eine Ausgangsselektionseinrichtung (204) in dem Kalibrierbauelement (107) zur Ausgabe von Signalen über Kalibrierbauelementanschlüsse (112) bereitgestellt ist.

17. Kalibrierwafer nach einem oder mehreren der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass Einstellelemente bereitgestellt werden, die eine Verfälschung von Signallaufzeiten durch die Kalibrierbauelemente (107) verhindern.

18. Kalibrierwafer nach einem oder mehreren der Ansprüche 12 bis 17, dadurch gekennzeichnet, dass die Trägerplatte (108) in ihren Abmessungen derart ausgelegt ist, dass sie mit dem zu testenden Wafer (101) übereinstimmt.

19. Kalibrierwafer nach einem oder mehreren der Ansprüche 12 bis 18, dadurch gekennzeichnet, dass die Verbindungseinrichtung (110) modifizierbar bereitgestellt ist, um frei wählbare Verbindungen zwischen den Kontaktierungsanschlüssen (111) und den Kalibrierbauelementanschlüssen (112) bereitzustellen.

20. Kalibrierwafer nach einem oder mehreren der Ansprüche 12 bis 19, dadurch gekennzeichnet, dass mehrere Phasendifferenzeinheiten (201) auf einem Kalibrierbauelement bereitgestellt sind, um einen Kalibrierablauf zu parallelisieren und damit zu beschleunigen.