DE10135775A1

DE10135775A1 - Verfahren und Vorrichtungen zum Prüfen und Auslesen der Programmierung einer Hohlraumfuse

Info

Publication number: DE10135775A1
Application number: DE2001135775
Authority: DE
Inventors: Udo Ausserlechner
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-07-23
Filing date: 2001-07-23
Publication date: 2003-02-13
Anticipated expiration: 2021-07-24
Also published as: DE10135775B4

Abstract

Die Erfindung betrifft ein Verfahren zum Prüfen der Programmierung einer Hohlraumfuse (10), die eine programmierbare Brücke (12) aus einem ersten leitfähigen Material mit einer Anode (A) und einer Kathode (K) und eine Abdeckung (14) aus einem zweiten leitfähigen Material, die zum Abdecken der Brücke (12) angeordnet ist, aufweist. Erfindungsgemäß wird der Widerstand zwischen Abdeckung (14) einerseits und Anode (A) und/oder Kathode (K) andererseits ermittelt. Hierdurch lässt sich auf einfache Art und Weise ein Defekt der Hohlraumfuse feststellen.

Description

Die Erfindung betrifft ein Verfahren zum Prüfen der Programmierung einer Hohlraumfuse nach dem Oberbegriff von Anspruch 1, eine Testschaltung nach dem Oberbegriff von Anspruch 5, ein Verfahren zum Auslesen der Programmierung einer Hohlraumfuse nach dem Oberbegriff von Anspruch 10, eine Leseschaltung für eine Hohlraumfuse nach dem Oberbegriff von Anspruch 15, eine Fusezelle nach dem Oberbegriff von Anspruch 18 und eine Fusematrix gemäß Anspruch 20.
Zur einmaligen Programmierung einer integrierten Schaltung bzw. eines ICs (Integrated Circuit) werden in Fällen, die hohe Zuverlässigkeit erfordern, wie insbesondere im automotiven Anwendungsbereich, oftmals sogenannte Hohlraumfuses verwendet. Derartige Hohlraumfuses werden auch als Fusible Links bezeichnet.
Allgemein wird unter einer Fuse in der Halbleitertechnologie und -schaltungstechnik eine Schmelzsicherung verstanden, die dauerhaft auf einen binären Wert programmiert werden kann. Bei einer Hohlraumfuse wird beispielsweise eine Polysiliziumbrücke durch einen starken Programmierimpuls zum Schmelzen gebracht. Die hohe Zuverlässigkeit dieser Programmiermethode rührt daher, dass das Abschmelzen der Brücke anlässlich der Programmierung irreversibel ist.
Im Unterschied zu EPROMs (Electrical Programmable Read Only Memories) oder EEPROMs (Electrical Erasable and Programmable Read Only Memories), deren Programmier-Ladung sich u. U. während der Lebensdauer des Bausteins verflüchtigen kann, wird somit eine dauerhafte Programmierung erzielt.
Fig. 1 zeigt eine aus dem Stand der Technik bekannte Hohlraumfuse 10 mit angeschlossener Ausleseschaltung. Die Hohlraumfuse 10 besteht aus einer (Polysilizium-)Brücke 12, die zwischen einer Anode A und einer Kathode K angeordnet ist. Die Kathode K liegt auf einem Bezugspotential. In die Anode A wird über einen Stromspiegel ein Strom eingeprägt. Der Stromspiegel besteht aus der Stromquelle IL1 und zwei p- MOS-Transistoren Q1 und Q2. Die Source des p-MOS-Transistors Q2 ist an ein Versorgungspotential VDD angeschlossen; Drain ist mit der Anode A verbunden. Brücke 12, Anode A und Kathode K sind mit einer Abdeckung 14 überdeckt, die als gestrichelt umrandete etwa rechteckförmige Fläche angedeutet ist. Die Brücke 12 der dargestellten Hohlraumfuse 10 ist durchgeschmolzen, d. h. die Fuse ist programmiert.
Die Oberfläche bzw. Abdeckung 14 des Hohlraums, unter der sich die Brücke 12, Anode A und Kathode K befindet, ist gänzlich oder zum Teil entweder nichtleitend oder leitend; in letzterem Fall aber zumindest elektrisch floatend. D. h. diese leitfähige Struktur ist elektrisch vom Rest der Schaltung isoliert, sodass von ihr weder Ladungen zu noch abfließen können.
Wenn die Fuse einwandfrei programmiert ist und sich kein parasitärer leitfähiger Pfad zwischen Anode A und Kathode K der Hohlraumfuse gebildet hat, so ist das Potential U1 an der Anode A identisch mit dem Versorgungspotential VDD, da der Transistor Q2 in Sättigung geht (er kann den Lesestrom nicht in die extrem hochohmige Fuse einprägen).
Aus dem Stand der Technik sind auch Aluminium-Fuses bekannt. Diese funktionieren ähnlich den Hohlraumfuses. Durch einen starken Programmierpuls wird anstelle einer Polysiliziumbrücke eine dünne Aluminiumleitung zum Schmelzen gebracht. Dafür sind im Vergleich zum Schmelzen einer Polysiliziumbrücke außerordentlich hohe Stromstärken im Bereich von etwa 0.5 A erforderlich. Dies liegt daran, dass die Aluminium-Bahn nur durch ein dünnes Dielektrikum vom Substrat getrennt ist und somit in einem sehr innigen thermischen Kontakt zum gut wärmeleitenden Silizium steht. Um dennoch die nötigen Temperaturen in der Fusestrecke zu erzeugen, muss daher ein hoher Strom fließen.
Neben der Programmierung durch Hohlraumfuses wird häufig auch das sogenannte Zener-Zapping anwendet. Dabei wird während der Programmierung an eine Zenerdiode eine hohe Spannung angelegt, so dass die Diode kurzgeschlossen wird und danach niederohmig bleibt. Dieses weitverbreitete Verfahren hat den Nachteil, dass im Vergleich zu Hohlraumfuses ebenfalls große Ströme im Bereich von etwa 200 mA notwendig sind. In Schaltungen, in denen aus Schutzgründen ein Serienwiderstand in der Versorgungsleitung liegt, ist es daher nicht möglich, eine bereits implementierte, d. h. verbaute integrierte Schaltung zu programmieren (sogenanntes In-Circuit Programming).
Zur Programmierung eines ICs auf Scheibenebene, noch vor der Montage in einem Gehäuse, verwendet man ebenfalls Polysiliziumbrücken, die allerdings durch Beschuss mit einem Laser programmiert werden. Solche Fuses werden daher als Laser-Fuses bezeichnet. Sie können jedoch nach Montage des ICs nicht mehr programmiert werden. Somit können keine durch die Montage des ICs verursachten Ungenauigkeiten herauskalibriert werden. Insbesondere bei Analog-ICs ist es aber oftmals unerlässlich, dass man Offsets und Temperaturgänge, die durch mechanische Verspannungen des ICs bzw. Chips im Gehäuse stark beeinflusst werden, nach der Gehäusemontage trimmt.
Die Hohlraumfuses zeichnen sich im Unterschied zum Zener-Zapping durch einen wesentlich geringeren Programmierstrom aus: sie benötigen einen Strom von nur ca. 50 mA, also ca. 25% des Zener-Programmierstroms. Dieser niedrige Programmierstrom wird dadurch erreicht, dass die Polysilizium-Brücke nicht in einem unmittelbaren thermischen Kontakt mit dem Chip steht: Sie ist nicht, wie alle übrigen Bauelemente in den IC, genauer gesagt dessen Substrat eindiffundiert bzw. auf der Oberfläche des ICs aufgewachsen, sondern sie befindet sich in einem Hohlraum. Dadurch ist jene Stelle, die beim Programmieren aufschmilzt, nur von relativ schlecht wärmeleitender Luft umgeben und der thermische Kontakt zum restlichen IC gering. Erreicht wird das, indem die Polysilizium-Fuse auf eine Opferschicht (dem sogenannten Sacrificial Layer) aufgewachsen wird. Darüber kommt eine weitere Opferschicht, die mit einer Art Deckel bzw. einer Abdeckung abgedeckt wird. Dieser Deckel enthält Löcher, durch die eine Säure die Opferschichten auflösen kann. Sobald die Opferschichten vollständig aufgelöst sind, schwebt die Poly- Fuse wie eine Brücke in der Luft.
Der Deckel bzw. die Abdeckung besteht im wesentlichen aus einer elektrisch isolierenden Oxidschicht und einer elektrisch leitfähigen Polysiliziumschicht. Wird die eigentliche Fusestrecke aus einer ersten Polysiliziumschicht Poly1 hergestellt, so besteht der leitende Teil des Deckels aus einer zweiten Polysiliziumschicht Poly2.
Während des Betriebs wird der logische Zustand einer Hohlraumfuse ("programmiert" oder "nicht programmiert") dadurch bestimmt, dass ein Lesestrom in der Größe einiger Mikro-Ampere in die Fuse eingeprägt wird. Im programmierten Zustand ist in der Regel die Brücke geschmolzen, d. h. die leitende Strecke zwischen Anode A und Kathode K ist unterbrochen.
Ist die Fuse programmiert, so ist ihr Widerstand somit sehr groß. Im theoretischen Idealfall ist er unendlich groß, in der Praxis zumindest größer als einige Mega-Ohm. In diesem Fall ist der Spannungsabfall über die Fuse praktisch gleich der Versorgungsspannung. Die Stromquelle geht dann in Sättigung, weil ihr zur Verfügung stehender Spannungshub nicht ausreicht, um den Lesestrom durch die hochohmige Fuse zu treiben. Dies kann von einer Logik als logisch "HIGH" erkannt werden.
Ist die Fuse nicht programmiert, so beträgt ihr Widerstand nur ca. 100 Ohm. Dann entsteht durch den Lesestrom lediglich eine sehr kleine Spannung von ca. 100 mV an der Fuse, was bei herkömmlicher Logik in CMOS-Technologie als "LOW" erkannt wird.
Für einen zuverlässigen Programmierspeicher muss also der Lesestrom so gewählt werden, dass die Spannung an einer nicht-programmierten Fuse klein genug ist, um als logisch "LOW" erkannt zu werden. Andererseits muss der Lesestrom so gewählt sein, dass die Spannung an der Fuse zufolge des Lesestroms selbst dann noch logisch "HIGH" entspricht, wenn die programmierte Fuse "nur" wenige Mega-Ohm Widerstand hat.
Unter gewissen Voraussetzungen kann es bei Hohlraumfuses allerdings zu folgendem Zuverlässigkeitsproblem kommen: Wird die Hohlraumfuse programmiert, so schmilzt und verdampft die Polysilizium-Brücke aufgrund des starken Energieeintrags in der Regel innerhalb weniger Mikrosekunden. Da der Hohlraum nahezu hermetisch dicht ist, können die Restgase schlecht entweichen und setzen sich daher an den Wänden des Hohlraums nieder.
Im Laufe der Lebensdauer des Bausteins kann es nun insbesondere bei hohen Temperaturen und hohen Spannungen an der Hohlraumfuse dazu kommen, dass sich zwischen den beiden Anschlüssen der Hohlraumfuse ein leitfähiger Pfad ausbildet. Dadurch kann der Widerstand dieses Pfades relativ gering werden (beispielsweise 100 kOhm), so dass sich beim Auslesen der Hohlraumfuse mit dem oben dargelegten Verfahren des Lesestroms unter Umständen eine so kleine Spannung über der Fuse einstellt, dass ein "LOW" anstelle eines "HIGH" erkannt wird. Dieser Fall muss unbedingt vermieden werden, da der Baustein somit seine Programmierung während der Lebensdauer verlieren kann (d. h. ein "HIGH" kann zu "LOW" werden, nicht aber umgekehrt).
Bisher konnte dieses durch weitere Prozessschritte eliminiert werden, was allerdings den Herstellungsprozess verteuert und den Prozessdurchlauf verlängert, da zusätzliche Maskenebenen oder aber zumindest zusätzliche Arbeitsschritte in der Prozessierung erforderlich wurden.
Aufgabe der Erfindung ist es daher, Verfahren und Vorrichtungen zum Prüfen und Auslesen der Programmierung einer Hohlraumfuse anzugeben, die das erwähnte Zuverlässigkeitsproblem während des Betriebs des Bausteins erkennen und gegebenenfalls ein Fehlersignal generieren, wobei insbesondere eine Verteuerung des Herstellungsprozesses aufgrund zusätzlicher Maskenebenen oder aber zumindest zusätzlicher Arbeitsschritte in der Prozessierung vermieden werden soll.
Diese Aufgabe wird durch ein Verfahren zum Prüfen der Programmierung einer Hohlraumfuse mit den Merkmalen nach Anspruch 1, eine Testschaltung für eine Hohlraumfuse mit den Merkmalen nach Anspruch 5, ein Verfahren zum Auslesen der Programmierung einer Hohlraumfuse mit den Merkmalen nach Anspruch 10, eine Leseschaltung für eine Hohlraumfuse mit den Merkmalen nach Anspruch 15, eine Fusezelle mit den Merkmalen nach Anspruch 18 und eine Fusematrix mit den Merkmalen nach Anspruch 20 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beiliegenden Zeichnungen.
Ein der Erfindung zugrunde liegender wesentlicher Gedanke besteht darin, dass zum Prüfen und zum Auslesen der Programmierung einer Hohlraumfuse, die eine programmierbare Brücke aus einem ersten leitfähigen Material mit einer Anode und einer Kathode und eine Abdeckung aus einem zweiten leitfähigen Material, die zur Abdeckung der Brücke angeordnet ist, aufweist, der Widerstand zwischen Abdeckung und Anode und/oder Kathode ermittelt wird. Wie bereits eingangs erwähnt, können sich unerwünschterweise parasitäre leitfähige Pfade in der Hohlraumfuse ausbilden. Durch die Erfindung können nunmehr derartige parasitäre Pfade zwischen Anode und Kathode der Hohlraumfuse zuverlässig festgestellt und deren Auswirkungen gegebenenfalls korrigiert werden.
Um einen parasitären Pfad zu erkennen, ist folgender Umstand hilfreich: Es zeigt sich, dass ein solcher parasitärer Pfad in der Regel immer über die Abdeckung geschlossen wird. Wenn also eine bereits programmierte Hohlraumfuse im Laufe ihrer Lebensdauerbelastung niederohmig wird, so existiert in der Regel auch ein niederohmiger Kontakt zwischen Abdeckung und Anode und/oder Kathode. Von besonderer Bedeutung ist hierbei, dass der Kontaktwiderstand zwischen Abdeckung und Kathode bzw. Anode geringer als der Widerstand zwischen Anode und Kathode der Hohlraumfuse ist. Theoretisch lässt sich das dadurch erklären, dass sich Reste von verdampften Polysilizium jeweils zwischen Anode und Abdeckung sowie zwischen Abdeckung und Kathode zu zwei leitfähigen Pfaden ausbilden. Die Serienschaltung beider Pfade weist demzufolge einen höheren Widerstand auf als jeder der beiden Einzelpfade. Hierbei kann auch ein gegebenenfalls vorhandenes Abdeckungsoxid beschädigt werden, das die Abdeckung gegenüber Anode und Kathode isoliert.
Mit der Erfindung lässt sich verhältnismäßig einfach erkennen, ob eine Hohlraumfuse von "HIGH" auf "LOW" gekippt ist. Nur bei einer einwandfrei funktionsfähigen Hohlraumfuse ist die Abdeckung hochohmig gegenüber Anode und Kathode. Ist die Hohlraumfuse teilweise geschädigt, so gibt es einen Kontakt zwischen Abdeckung und nur einer der beiden Elektroden (Anode oder Kathode): in diesem Fall funktioniert die Hohlraumfuse aber noch, d. h. beim Auslesen erhält man noch ein "HIGH", weil sich noch kein Pfad von Anode über Abdeckung nach Kathode gebildet hat. Ist die Fuse vollständig geschädigt, so gibt es einen Kontakt von Abdeckung zu beiden Elektroden und das Auslesen ergibt ein "LOW" anstelle der ursprünglich programmierten "HIGH".
Die Erfindung betrifft gemäß einem ersten Aspekt ein Verfahren zum Prüfen der Programmierung einer Hohlraumfuse, die eine programmierbare Brücke aus einem ersten leitfähigen Material mit einer Anode und einer Kathode und eine Abdeckung aus einem zweiten leitfähigen Material aufweist, die zum Abdecken der Brücke angeordnet ist. Verfahrensgemäß wird nun der Widerstand zwischen Abdeckung einerseits und Anode und/oder Kathode andererseits ermittelt, um einen Defekt der Hohlraumfuse zu erkennen.
In einer bevorzugten Ausführungsform des Verfahrens wird ein Lesestrom in die Anode eingeprägt, ein erstes und danach ein zweites, vom ersten verschiedenes Potential an die Abdeckung angelegt und die Spannung zwischen Anode und Kathode gemessen. Ändert sich die gemessene Spannung mit der Potentialänderung an der Abdeckung, so liegt ein leitfähiger Pfad zwischen einer der oder beiden Elektroden - Anode und/oder Kathode - und Abdeckung vor. Dies setzt voraus, dass die Hohlraumfuse programmiert, d. h. die Brücke unterbrochen ist. Andernfalls, also wenn sich die gemessene Spannung nicht ändert, ist die Hohlraumfuse in Ordnung, d. h. es existiert kein leitender Pfad zwischen den Elektroden und der Abdeckung. Mit dieser Phase kann somit bei einer programmierten Hohlraumfuse ein Kontakt mindestens einer der Elektroden und der Abdeckung sicher detektiert werden.
In einer weiteren Phase kann an die Kathode ein Bezugspotential vor dem Einprägen des Lesestroms in die Anode gelegt werden. Besteht nun ein leitender (parasitärer) Pfad zwischen Anode und Abdeckung, so ergibt sich bei der gemessenen Spannung eine Änderung. Es besteht in diesem Fall bei einer korrekt programmierten Hohlraumfuse zwischen Anode und Abdeckung ein leitender Pfad, d. h. die Hohlraumfuse ist defekt. Mit dieser Phase kann somit bei einer programmierten Hohlraumfuse ein Kontakt zwischen Anode und Abdeckung sicher detektiert werden.
Um einen Kontakt bzw. parasitären Pfade zwischen Abdeckung und Kathode bei einer programmierten Hohlraumfuse zu detektieren, kann an die Kathode ein Bezugspotential gelegt, ein Lesestrom in die Abdeckung eingeprägt, die Anode potentialfrei geschaltet und die Spannung zwischen Abdeckung und Kathode gemessen werden. Ist das Potential an der Abdeckung der Hohlraumfuse wesentlich kleiner als die Betriebsspannung des Mittels, das den Lesestrom in die Abdeckung einprägt, so liegt ein Kontakt zwischen Abdeckung und Kathode vor.
Ein weiterer Aspekt der Erfindung betrifft eine Testschaltung für eine Hohlraumfuse, die eine programmierbare Brücke aus einem ersten leitfähigen Material mit einer Anode und einer Kathode und eine Abdeckung aus einem zweiten leitfähigen Material, die zum Abdecken der Brücke angeordnet ist, aufweist. Die Testschaltung zeichnet sich dadurch aus, dass sie zur Durchführung des oben erläuterten erfindungsgemäßen Verfahrens ausgebildet ist.
Vorzugsweise weist sie Mittel zum Einprägen eines Lesestroms, Mittel zum Anlegen von Potentialen und Spannungsmessmittel auf.
Die Mittel zum Einprägen eines Lesestroms und die Mittel zum Anlegen von Potentialen können Transistoren, insbesondere vom MOS-Typ sein.
In einer besonders bevorzugten Ausführungsform umfassen die Mittel zum Einprägen eines Lesestroms einen Stromspiegel, wodurch ein genauer und vor allem konstanter, im wesentlichen lastunabhängiger Lesestrom erhalten wird.
Die Testschaltung kann ferner Steuermittel aufweist, die insbesondere zur Durchführung der oben erläuterten erfindungsgemäßen Verfahrens ausgebildet sind. In dieser Ausführungsform übernehmen die Steuermittel die Steuerung der Verfahrensschritte, die zum Prüfen der Programmierung der Hohlraumfuse erforderlich sind. Wird die Testschaltung beispielsweise in einer komplexen elektronischen Schaltung, insbesondere auf einer integrierten Schaltung eingesetzt, können dadurch andere Schaltungsmodule von der Durchführung des Verfahrens entlastet werden. Zudem kann eine Prüfung unabhängig von zusätzlichen externen Schaltungsteilen oder -modulen von der integrierten Schaltung selbst durchgeführt werden.
Die Erfindung umfasst ferner ein Verfahren zum Auslesen der Programmierung einer Hohlraumfuse, die eine programmierbare Brücke aus einem ersten leitfähigen Material mit einer Anode und einer Kathode und eine Abdeckung aus einem zweiten leitfähigen Material, die zum Abdecken der Brücke angeordnet ist, aufweist. Verfahrensgemäß werden ein erster Lesestrom in die Anode und ein zweiter Lesestrom in die Abdeckung eingeprägt und die Potentiale an Anode und Abdeckung zum Bestimmen des in der Hohlraumfuse programmierten Wertes logisch zu einem Ausgangssignal verknüpft.
In einer konkreten Ausführungsform umfasst die logische Verknüpfung die Invertierung des Potentials an der Abdeckung und eine Oder-Verknüpfung mit dem Potential an der Anode. Mit dieser, durch wenige logische Schaltungselemente realisierbaren Logikfunktion kann beim Auslesen gleichzeitig ein Test der Hohlraumfuse durchgeführt und innerhalb gewisser Grenzen eine Verifikation der Programmierung vorgenommen werden.
Gemäß einem weiteren Aspekt betrifft die Erfindung eine Leseschaltung für eine Hohlraumfuse, die eine programmierbare Brücke aus einem ersten leitfähigen Material mit einer Anode und einer Kathode und eine Abdeckung aus einem zweiten leitfähigen Material, die zum Abdecken der Brücke angeordnet ist, aufweist. Um einen programmierten Werte sicher aus der Hohlraumfuse auslesen zu können, sind Mittel zum Einprägen eines ersten Lesestroms in die Anode und eines zweiten Lesestroms in die Abdeckung und Mittel zum Auswerten der Potentiale an Anode und Abdeckung und zum logischen Verknüpfen der ausgewerteten Potentiale vorgesehen sind, um einen in der Hohlraumfuse programmierten Wert als Ausgangssignal zu erhalten.
Vorzugsweise sind Mittel zum Einprägen eines ersten Lesestroms in die Anode und eines zweiten Lesestroms in die Abdeckung Transistoren, insbesondere vom MOS-Typ.
Die Mittel zum Auswerten der Potentiale an Anode und Abdeckung und zum logischen Verknüpfen der ausgewerteten Potentiale sind in einer besonders bevorzugten Ausführungsform Logik-Gatter.
In einer besonders bevorzugten Ausführungsform wird der zweite Lesestrom sozusagen gepulst angelegt: hierbei wird er in vorgegebenen ersten Zeiträumen, in denen die Hohlraumfuse ausgelesen wird, derart klein gewählt, dass das Potential an der Abdeckung im Fehlerfall kleiner als das Potential an der Anode ist.
Schließlich kann der zweite Lesestrom in vorgegebenen zweiten Zeiträumen, in denen die Hohlraumfuse nicht ausgelesen wird, derart groß gewählt werden, dass er eine Elektromigration bewirkt, durch die das Wachstum eines sich ausbildenden parasitären Strompfades zwischen Abdeckung und Kathode gehemmt wird.
Um die Testbarkeit der gesamten, durch Hohlraumfuse und die zum Auslesen vorgesehenen Mittel gebildete elektronische Schaltung zu erhöhen, wird vorzugsweise vor einem Auslesen der Hohlraumfuse mittels eines Transistors, insbesondere MOS- Transistors, ein Potential an die Abdeckung gelegt und das Ausgangssignal ein erstes Mal gemessen; danach wird das Potential mittels des Transistors abgeschaltet und das Ausgangssignal ein zweites Mal gemessen; die beiden gemessenen Ausgangssignalwerte können dann ausgewertet werden.
Hierbei sind beispielsweise bei gemessenen Ausgangssignalwerten von logisch "HIGH" und dann logisch "LOW" sowohl die zum Auslesen vorgesehenen Mittel als auch die Hohlraumfuse in Ordnung. Dagegen sind die zum Auslesen vorgesehenen Mittel funktional nicht in Ordnung, wenn sich zweimal hintereinander als Ausgangssignalwert ein logisches "LOW" ergibt, da beispielsweise der Kontaktwiderstand zur Abdeckung zu groß ist; in diesem Fall ist jedoch die Hohlraumfuse in Ordnung. Wird zweimal hintereinander ein logisches "HIGH" gemessen, ist die Hohlraumfuse fehlerhaft. Das Messergebnis logisch "LOW" und danach logisch "HIGH" ist prinzipiell nicht möglich.
Eine erfindungsgemäße Fusezelle umfasst eine Hohlraumfuse, die eine programmierbare Brücke aus einem ersten leitfähigen Material mit einer Anode und einer Kathode und eine Abdeckung aus einem zweiten leitfähigen Material, die zum Abdecken der Brücke angeordnet ist, aufweist, die oben erläuterte Leseschaltung, und eine Programmierschaltung zum Programmieren der Hohlraumfuse. Hierbei ist die Anode mit einer Versorgungsleitung der Fusezelle und die Kathode mit einem Transistor verbunden. Hierdurch wird eine sehr platzsparende Variante einer Fusezelle geschaffen, die einen Leistungstransistor zum Ein- und Ausschalten des Programmierstromes aufweist (dies ist der mit der Kathode der Hohlraumfuse verbundene Transistor).
Vorzugsweise weisen die Mittel zum Programmieren und die Mittel zum Auslesen im wesentlichen MOS-Transistoren auf.
Die Fusezellen werden vorzugsweise in einer Fusematrix angeordnet bzw. eingesetzt. Eine derartige Fusematrix kann beispielsweise in einem CAD-System als Bibliothekselement vorhanden sein, so dass es beim Entwurf einer integrierten Schaltung in diese eingebaut werden kann.
Die Erfindung wird nachfolgend anhand von Figuren der Zeichnung näher dargestellt. Es zeigen:
Fig. 1 eine Hohlraumfuse mit Leseschaltung nach dem Stand der Technik,
Fig. 2 ein erstes Ausführungsbeispiel der erfindungsgemäßen Leseschaltung für eine Hohlraumfuse in einem ersten Betriebszustand,
Fig. 3 das in Fig. 1 dargestellte Ausführungsbeispiel der erfindungsgemäßen Leseschaltung für eine Hohlraumfuse in einem zweiten Betriebszustand,
Fig. 4 das in Fig. 1 dargestellte Ausführungsbeispiel der erfindungsgemäßen Leseschaltung für eine Hohlraumfuse in einem dritten Betriebszustand,
Fig. 5 ein zweites Ausführungsbeispiel der erfindungsgemäßen Leseschaltung für eine Hohlraumfuse in einem ersten Betriebszustand,
Fig. 6 eine Programmierschaltung für eine Hohlraumfuse nach dem Stand der Technik, und
Fig. 7 ein Ausführungsbeispiel einer erfindungsgemäßen Programmierschaltung.
Im folgenden können gleiche oder zumindest funktional gleiche Elemente mit den selben Bezugsziffern versehen sein.
In Fig. 1 ist die normale Leseschaltung für eine Hohlraumfuse gezeigt, in der der Lesestrom in die Anode A eingeprägt und die Spannung an Anode A (gegenüber Masse = Kathodenpotential) digital bewertet wird. Dabei ist die Abdeckung floatend. Zur genaueren Beschreibung von Fig. 1 wird auf die Beschreibungseinleitung verwiesen.
In Fig. 2 ist eine Erweiterung der konventionellen Leseschaltung durch den pMOS-Transistor Q3 und den nMOS- Transistor Q4 gezeigt, die aber noch inaktiv geschaltet ist. Fig. 3 zeigt, wie man mit Hilfe dieser Erweiterungsschaltung einen Kontakt zwischen Anode A und der gestrichelt dargestellten, etwa rechteckförmigen Abdeckung 14 detektiert: Ein derartiger Kontakt liegt vor, wenn die Anodenspannung von "HIGH" nach "LOW" toggelt, sobald die Abdeckung 14 an Masse gelegt wird.
In Fig. 4 ist gezeigt, wie man mit dieser Erweiterungsschaltung einen Kontakt zwischen Kathode K und Abdeckung 14 detektiert: Hier wird der Lesestrom nicht mehr in die Anode A eingeprägt, sondern in die Abdeckung 14 (die Anode ist dabei floatend). Zugleich wird das Potential der Abdeckung 14 digital bewertet: ist es "LOW", so liegt ein niederohmiger Kontakt zwischen Abdeckung und Kathode vor.
In einem produktiven Baustein bietet es sich an, die Funktionsweisen der Schaltung aus den Fig. 2, 3 und 4 im Multiplexbetrieb in aufeinanderfolgenden Taktzyklen auszuführen (indem beispielsweise die betreffenden Transistoren wechselweise ein- bzw. ausgeschaltet werden), die drei Spannungen bzw. logischen Variablen U1, U2, U3 in Flip-Flops zu speichern und anschließend mit dem gesammelten Wissen folgende Auswertung vorzunehmen:
(U1 = "HIGH") und (U2 = "LOW") bedeutet: Kontakt zwischen Abdeckung und Anode A;
(U3 = "LOW") bedeutet: Kontakt zwischen Abdeckung und Kathode K;
(U1 = "LOW") und (U3 = "LOW") bedeutet: Kontakt zwischen Abdeckung und beiden Elektroden, also Anode A und Kathode K.
Dabei ist insbesondere im letzten Fall angenommen, dass es ausschließlich bei programmierten Hohlraumfuses zu einem Kontakt zwischen Abdeckung und einer der beiden Elektrode kommen kann. Dies muss gegebenenfalls nach Prozessierung und vor Programmierung des Bausteins (also beim Wafer-Test oder ev. auch zu Beginn des Baustein-Tests) verifiziert werden.
Die soeben beschriebene Vorgehensweise verlangt einen gewissen Aufwand für die Multiplexerschaltung und liefert sodann mehr Information, als der Baustein in der Praxis zur einwandfreien Funktion benötigt.
Fig. 5 zeigt eine sehr einfache Modifikation der üblichen Ausleseschaltung, die nicht nur den kritischen Fehler "Fuse ist programmiert, wird aber zufolge Kontakten zur Abdeckung als "LOW" ausgelesen" erkennt, sondern ihn sogar noch berichtigt. Dazu wird zusätzlich zum Lesestrom IL1, der in die Anode A der Hohlraumfuse 10 eingeprägt wird, ein weiterer Lesestrom IL2 in die Abdeckung 14 eingeprägt. Sowohl Anoden- als auch Abdeckungspotential werden digital bewertet. Ist das Anodenpotential "HIGH", so gibt es keinen weiteren Zweifel daran. Ist das Anodenpotential jedoch "LOW", so ist die Fuse nur dann "nicht programmiert", wenn kein Kontakt zur Abdeckung vorliegt, wenn also das Abdeckungspotential "HIGH" ist. Ist jedoch das Abdeckungspotential "LOW", so gibt es zumindest einen Kontakt 16, 18 von Abdeckung 14 nach Kathode K. Dieser Kontakt 16, 18 kann aber nur so zustande gekommen sein, dass die Hohlraumfuse 10 programmiert wurde und sich danach ein parasitärer leitfähiger Pfad gebildet hat. Also sollte die Fuse "HIGH" sein; die Schaltung in Fig. 5 nimmt die Korrektur vor und liefert an ihrem Ausgang "HIGH".
Der schaltungstechnische Zusatzaufwand für diese Maßnahmen hält sich in Grenzen: es werden nur ein ODER-Gatter OR und ein Inverter INV sowie ein pMOS-Transistor Q3 (als Stromquelle) benötigt. Die zusätzliche Verlustleistung ist im statischen Betrieb und solange sich kein parasitärer Pfad von Abdeckung gegen Kathode gebildet hat etwa Null.
Bei einwandfreien Hohlraumfuses ohne Kontakt zur Abdeckung fließt kein Lesestrom IL2 - somit trägt er nicht zum Stromverbrauch des Bausteins bei. Wenn die Hohlraumfuse jedoch einen parasitären Pfad zwischen Abdeckung 14 und Kathode K aufweist, so ist man bestrebt, diesen mit hoher Sicherheit zu detektieren. Deshalb sollte IL2 nicht zu groß sein, so dass das Potential S2 sicher "LOW" wird, noch bevor das Potential S1 "LOW" wird.
Es ist jedoch möglich, das Potential S2 nur zu gewissen Zeitpunkten auszulesen. Zu den anderen Zeiten empfiehlt es sich, den Strom IL2 möglichst groß zu wählen: zufolge Elektromigration kann sich dann der parasitäre Pfad unter Umständen wieder zurückbauen. Ein oberes Limit ergibt sich aufgrund der maximal erlaubten Stromaufnahme des Bausteins.
Ein besonderer Aspekt der Zuverlässigkeit dieser Schaltung ist ihre Testbarkeit: Es könnte beispielsweise sein, dass aufgrund von Prozessierungsfehlern (z. B. Staubkorn auf Chip-Oberfläche bei Belichtung) der Kontakt vom Knoten mit dem Potential S2 zur Abdeckung 14 der Hohlraumfuse 10 in Fig. 5 nicht ordentlich ausgeführt ist. Er kann dann u. U. einen Kontaktwiderstand von vielen Mega-Ohm aufweisen. In diesem Fall kann es passieren, dass bei der Revitalisierung der Fuse 10 zwar ein niederohmiger Kontakt von der Anode A zur Abdeckung 14 und von der Abdeckung 14 zur Kathode K entsteht, jedoch das Potential S2 dennoch "HIGH" bleibt, weil der Spannungsabfall am Kontaktwiderstand derart groß ist. Dann erkennt die Schaltung den Abdeckungskontakt nicht und liefert ein "LOW" am Ausgang OUT.
Dieser äußerst unwahrscheinliche Fall eines Doppelfehlers (1. Fehler: Fuse revitalisiert im Laufe der Lebensdauerbelastung, 2. Fehler: fehlerhafter Kontakt zwischen Knoten bzw. Leitung mit Potential S2 und Abdeckung 14) kann ausgeschaltet werden, wenn man im Wafer- oder Bausteintest den Kontaktwiderstand testet. Hierzu dient der nMOS-Transistor Q5 in Fig. 5. Sein Drain ist direkt an der Abdeckung 14 der Fuse 10 mit einem eigenen Kontakt kontaktiert. Beim Testen des Bausteins wird das Gate von Q5 an "HIGH" gelegt, so dass sein Kanal niederohmig wird. Wenn die Kontaktwiderstände vom Knoten bzw. von der Leitung dem Potential S2 auf die Abdeckung 14 sowie von der Abdeckung 14 auf das Drain von Q5 einwandfrei niederohmig sind, so wird S2 "LOW", S3 "HIGH" und das Ausgangssignal AUS "HIGH". Wird danach Q5 ausgeschaltet, so wird AUS "LOW" (weil ja zu diesem Zeitpunkt die Fuses noch nicht programmiert sind).
Aus dieser Sequenz kann man schließen, dass

1. die Abdeckungskontaktierung samt Inverter und ODER- Gatter voll funktionsfähig ist und
2. die Fuse im Originalzustand niederohmig (also unprogrammiert) ist.

Würde die Abdeckungskontaktierung zu hochohmig prozessiert worden sein, dann erhielte man im Test bei niederohmiger Fuse die Sequenz "LOW", "LOW" sowie bei hochohmiger Fuse die Sequenz "HIGH", "HIGH". Beide Male wird der Prozessierungsfehler entdeckt; der Baustein kann ausgemustert werden.
Bislang wurde noch nicht gezeigt, wie die Hohlraumfuse programmiert wird. Fig. 6 zeigt dazu zunächst den Stand der Technik. Wesentliches Merkmal ist, dass die Schalttransistoren, die den hohen Programmierstrom durch die Fuse leiten, an der Anoden-Seite der Fuse liegen und die Kathode der Fuse an Masse liegt.
Im Unterschied dazu zeigt Fig. 7 eine erfindungsgemäße platzsparende Variante, in der die Kathode K der Hohlraumfuse 10 an das Drain eines Leistungs-nMOS Q6 gelegt wird. Dieser nMOS Q6 wird zum Programmieren der betreffenden Fuse eingeschaltet und zieht den Programmierstrom gegen Masse. Der Lesestrom wird aus der Kathode K und aus der Abdeckung 14 gezogen und die resultierenden Potentiale werden mit einem Inverter und einem Nand-Gatter (ähnlich wie in Fig. 6) zu einem Ausgangssignal AUS verknüpft.
Diese Variante hat den Vorteil, besonders platzsparend zu sein, da sie für jede Fuse nur die minimal notwendige Anzahl an Leistungstransistoren - nämlich einen - verwendet. Zudem ist dies ein nMOS-Transistor, der aufgrund seines niedrigeren Kanalwiderstands im eingeschalteten Zustand nochmals kleiner ist als ein pMOS-Transistor. Der Vorteil des nMOS-Transistors ist ferner seine leistungslose Ansteuerung: Man kann sein Gate im normalen Betrieb mit einem starken Inverter an Masse legen, sodass der Transistor auch im Fall von ESD- und EMV-Ereignissen sicher ausgeschaltet bleibt. Dieser starke Inverter zieht im statischen Betrieb keinen Strom (außer einen vernachlässigbaren Leckstrom) und trägt somit nicht nennenswert zur Verlustleistung des Bausteins bei.
Im folgenden werden die in den Fig. 2-7 dargestellten Schaltungen detailliert insbesondere hinsichtlich ihrer Funktionsweise erläutert.
Fig. 2 zeigt eine erfindungsgemäße Erweiterung der konventionellen Leseschaltung nach Fig. 1 durch die Transistoren Q3, Q4: Wenn die Fuse 10 einwandfrei programmiert ist und sich kein parasitärer leitfähiger Pfad zwischen Anode A und Kathode K der Hohlraumfuse 10 gebildet hat, so ist das Potential U1 identisch mit VDD, da Transistor Q2 in Sättigung geht (er kann den Lesestrom nicht in die extrem hochohmige Fuse einprägen). Die Transistoren Q3 und Q4 stellen die Erweiterung der konventionellen Leseschaltung dar. Sie kontaktieren beide die leitfähige Abdeckung 14 der Hohlraumfuse 10, sind aber in dieser Phase des Lesevorgangs beide ausgeschaltet (d. h. von der Abdeckung 14 können weder Ladungen zu noch abfließen).
Fig. 3 in der 2. Phase des Lesevorgangs wird nach wie vor der Lesestrom in die Anode A der Hohlraumfuse 14 eingeprägt. Jedoch wird das Gate von Q4 an VDD gelegt, so dass das Abdeckungspotential auf Masse gezogen wird. Falls es - wie in Fig. 3 angedeutet - zu einem Kontakt 16 zwischen Abdeckung 14 und Anode A der Hohlraumfuse 10 gekommen ist, so zieht Q4 das Potential U2 über diesen Kontakt 16 nach Masse. Ein derartiger Kontakt 16 wird also detektiert, wenn in Phase 1 U1 = "HIGH" (siehe Fig. 2) und in Phase 2 U2 = "LOW". Diese Schädigung der Hohlraumfuse 10 ist jedoch von untergeordneter Bedeutung, denn sie ändert noch nichts am programmierten logischen Zustand der Fuse 10 (dieser ist nach wie vor "HIGH").
Fig. 4 in der 3. Phase des Lesevorgangs wird der Lesestrom in die Anode A der Hohlraumfuse 10 ausgeschaltet, sodass die Anode A floatet (d. h. es können keine Ladungen von der Anode A abgeleitet oder zugeleitet werden). Q4 wird ausgeschaltet, indem sein Gate auf Masse gelegt wird. Q3 wird eingeschaltet, so dass dieser Transistor versucht, Strom in die Abdeckung 14 der Hohlraumfuse 10 einzuprägen. Im Normalfall - wenn die Abdeckung 14 also keine leitende Verbindung zur Kathode K aufweist wird das Potential U3 = VDD. Falls sich jedoch - wie in Fig. 4 gezeigt - ein leitfähiger Pfad zwischen Abdeckung 14 und Kathode K der Fuse 10 ausgebildet hat (Kontakt 18), wird U3 über diesen Kontakt 18 gegen Masse gezogen.
Fig. 5 zeigt eine Ausleseschaltung, die einen ersten Lesestrom in die Anode A und einen zweiten Lesestrom in die Abdeckung 14 der Hohlraumfuse 10 einprägt. Wenn die Fuse 10 einwandfrei programmiert ist (also kein parasitärer Pfad von A nach K über die Abdeckung 14) wird das Ausgangssignal AUS = "HIGH". Wenn sich ein parasitärer Pfad von A nach K gebildet hat, so dass das Signal S1 = "LOW" ist, dann ist auch S2 = "LOW". Hierbei wird angenommen, dass der Kontaktwiderstand zwischen Abdeckung 14 und K nie größer werden kann als jener zwischen A und K via Abdeckung 14. Ist S2 "LOW", wird S3 "HIGH" und das Ausgangssignal AUS = "HIGH". Als Ausgangssignal AUS erscheint also jener Wert, der einer programmierten Hohlraumfuse 10 entspricht: die Schaltung hat den zu niedrigen A-K Widerstand der Fuse 10 zufolge Abdeckungskontaktfehler erkannt und korrigiert.
Die Schaltung versagt nur in folgenden zwei Fällen:

1. Wenn sich ein Kontakt zwischen Anode A und Kathode K unter Umgehung der Abdeckung 14 bildet, so wird dieser immer als "LOW" ( = nicht programmiert) bewertet. Dieser Fehlermechanismus tritt jedoch in der Praxis nicht auf.
2. Wenn sich ein Kontakt zwischen Abdeckung 14 und Kathode K bildet, obwohl die Fuse nicht programmiert wurde, so wird ein "HIGH" erkannt. Es gibt keine bekannte Ursache, die zu diesem Fehlerbild im Laufe der Lebensdauer führen könnte. Lediglich ein Prozessierungsfehler und/oder Montagefehler könnte unter Umständen zu einem Kontakt zwischen Abdeckung 14 und Kathode K führen. Daher müssen die Bausteine nach Beendigung der Prozessierung und Montage, aber noch vor der Programmierung diesbezüglich getestet werden.

Um sicherzustellen, dass die Abdeckung 14 einwandfrei kontaktiert wurde und das NOR-Gatter funktioniert, wird der nMOS-Transistor Q5 verwendet: dieser Transistor wird im Test (vor der Programmierung) eingeschaltet. Wenn daraufhin als Ausgangssignal AUS ein "HIGH" erscheint, so ist die Abdeckungskontaktierung in Ordnung. Im weiteren Betrieb ist dann Q5 immer ausgeschaltet.
Fig. 6 zeigt eine Programmierschaltung für Fuses nach dem Stand der Technik: Jede Fuse wird durch eine Programmierschaltung zu einer Fusezelle erweitert, die lediglich zum Zünden der Fuse dient. Alle Fusezellen sind zu ihrer Leistungsversorgung an einer gemeinsamen Versorgungsleitung zusammengeschaltet. Die dick gezeichneten Leitungen tragen den Programmierstrom im Falle einer Zündung der gezeigten Fuse F. Um die großen Ströme bei zumeist großen Spannungen zu schalten, werden npn-Bipolartransistoren verwendet. Die Ansteuerung des Transistors T1 kann unterschiedlich erfolgen. Hier ist eine Erweiterung zu einem Darlington-Transistor (Transistor T1 mit Transistor T2) mit einer Ansteuerung über einen pnp-Transistor T3 gezeigt.
Wesentliches Merkmal dieser Schaltung (im Unterschied zu Fig. 7) ist, dass die Fuse einseitig an Masse liegt und der Schalttransistor T1 an der Anode der Fuse. Weiterhin wird die Leitung Lp nur zum Programmieren an eine genügend große Spannung gelegt. Im normalen Betriebsfall (wenn also die Fuses ausgelesen werden) wird die Leitung Lp auf O V gelegt.
Aufgrund der zahlreichen Bipolartransistoren ist der Flächenbedarf dieser Fusezelle erheblich, da jede einzelne Fuse mit dieser Schaltung ausgestattet werden muss. Ein weiterer Nachteil ist, dass Spannungspulse an der Leitung Lp (aufgrund von ESD- und EMV-Ereignissen) dazu führen, dass Tl kurzzeitig (für wenige Nanosekunden bis zu Mikrosekunden) leitend wird, da seine Basis zufolge der großen Basis- Kollektor-Kapazität kurzzeitig "hochgerissen" wird. Tl kann also nicht perfekt ausgeschaltet werden (zumindest bei transienten Störimpulsen).
Fig. 7 zeigt eine platzsparende Variante einer Fusematrix gemäß der Erfindung. Alle Fuses hängen mit ihrer Anode A an einer gemeinsamen "Supply Line" SL. Beim Fusen, d. h. beim Programmieren von Fuses, wird diese "Supply Line" SL auf ein hohes Potential gelegt und die zu programmierende Fuse 10 mittels des Transistor Q6 selektiert. Beim Auslesen wird die "Supply Line" SL auf die Versorgungsspannung der Logikgatter gelegt, die auf einer integrierten Schaltung zusammen mit der Fusematrix integriert sind. Der Lesestrom IL wird über einen Transistor Q2 in die Kathode K, über einen Transistor Q3 in die Abdeckung 14 eingespeist. Die resultierenden Potentiale S4 und S5 werden mit einem Inverter und einem Nand-Gatter logisch verknüpft, und liefern als Ausgangssignal AUS ein "HIGH", wenn die Fusestrecke A-K hochohmig ist oder wenn die Abdeckung 14 einen niederohmigen Kontakt zur Anode A zeigt, beispielsweise über den Kontakt 16. Transistor Q5 hat eine ähnliche Funktion wie der in Fig. 5 gezeigte Transistor Q5.
Ein Vorteil dieser Schaltung ist, dass Transistor Q6 sehr effizient ausgeschaltet werden kann, so dass selbst bei Spannungspulsen an der Anode A kein Strom durch die Fuse 10 fließt und eine unprogrammierte Fuse möglichst wenig mit Strom belastet wird. Weiterhin ist diese Elementarzelle sehr klein im Vergleich zu der in Fig. 6 gezeigten, denn sie benötigt genau einen Leistungstransistor, der den Fusestrom ein/ausschaltet. Bezugszeichenliste 10 Hohlraumfuse
12 Brücke
14 Abdeckung
16 Kontakt zwischen Anode und Abdeckung
18 Kontakt zwischen Kathode und Abdeckung
Q1 pMOS-Transistor
Q2 pMOS-Transistor
Q3 pMOS-Transistor
Q4 nMOS-Transistor
Q5 nMOS-Transistor
IL1 Stromquelle
U1 Messspannung
U2 Messspannung
U3 Messspannung
INV Inverter
OR ODER-Gatter
S1 Schaltungsknoten
S2 Schaltungsknoten
S3 Schaltungsknoten
AUS Auslesesignal

Claims

1. Verfahren zum Prüfen der Programmierung einer Hohlraumfuse (10), die eine programmierbare Brücke (12) aus einem ersten leitfähigen Material mit einer Anode (A) und einer Kathode (K) und eine Abdeckung (14) aus einem zweiten leitfähigen Material, die zum Abdecken der Brücke (12) angeordnet ist, aufweist, dadurch gekennzeichnet, dass der Widerstand zwischen Abdeckung (14) einerseits und Anode (A) und/oder Kathode (K) andererseits ermittelt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Lesestrom in die Anode (A) eingeprägt, ein erstes und danach ein zweites, vom ersten verschiedenes Potential an die Abdeckung (14) angelegt und die Spannung (U2) zwischen Anode (A) und Kathode (K) gemessen wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass an die Kathode (K) ein Bezugspotential vor dem Einprägen des Lesestroms in die Anode (A) gelegt wird.

4. Verfahren nach einem der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, dass an die Kathode (K) ein Bezugspotential gelegt wird, ein Lesestrom in die Abdeckung (14) eingeprägt, die Anode (A) potentialfrei geschaltet und die Spannung (U3) zwischen Abdeckung (14) und Kathode (K) gemessen wird.

5. Testschaltung für eine Hohlraumfuse, die eine programmierbare Brücke (12) aus einem ersten leitfähigen Material mit einer Anode (A) und einer Kathode (K) und eine Abdeckung (14) aus einem zweiten leitfähigen Material, die zum Abdecken der Brücke (12) angeordnet ist, aufweist, dadurch gekennzeichnet, daß die Testschaltung (Q3, Q4) zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche ausgebildet ist.

6. Testschaltung nach Anspruch 5, dadurch gekennzeichnet, dass sie Mittel (IL1, Q1, Q2; Q2, Q3) zum Einprägen eines Lesestroms, Mittel (Q3, Q4) zum Anlegen von Potentialen und Spannungsmessmittel (OR, INV) aufweist.

7. Testschaltung nach Anspruch 6, dadurch gekennzeichnet, dass die Mittel (IL1, Q1, Q2; Q2, Q3) zum Einprägen eines Lesestroms und die Mittel (Q3, Q4) zum Anlegen von Potentialen Transistoren, insbesondere vom MOS-Typ sind.

8. Testschaltung nach Anspruch 7, dadurch gekennzeichnet, dass die Mittel (IL1, Q1, Q2; Q2, Q3) zum Einprägen eines Lesestroms einen Stromspiegel umfassen.

9. Testschaltung nach einem der Ansprüche 5-8, dadurch gekennzeichnet, dass sie Steuermittel aufweist, die insbesondere zur Durchführung eines Verfahrens nach einem der Ansprüche 1-4 ausgebildet sind.

10. Verfahren zum Auslesen der Programmierung einer Hohlraumfuse(10), die eine programmierbare Brücke (12) aus einem ersten leitfähigen Material mit einer Anode (A) und einer Kathode (K) und eine Abdeckung (14) aus einem zweiten leitfähigen Material, die zum Abdecken der Brücke (12) angeordnet ist, aufweist, dadurch gekennzeichnet, dass ein erster Lesestrom in die Anode (A) und ein zweiter Lesestrom in die Abdeckung (14) eingeprägt und die Potentiale (S1, S2) an Anode (A) und Abdeckung (14) zum Bestimmen des in der Hohlraumfuse (10) programmierten Wertes logisch zu einem Ausgangssignal (AUS) verknüpft werden (INV, OR).

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die logische Verknüpfung die Invertierung (INV) des Potentials (S2) an der Abdeckung (14) und eine Oder- Verknüpfung (OR) mit dem Potential (S1) an der Anode (A) umfasst.

12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass der zweite Lesestrom in vorgegebenen ersten Zeiträumen, in denen die Hohlraumfuse (10) ausgelesen wird, derart klein gewählt wird, dass das Potential (52) an der Abdeckung (14) kleiner als das Potential (51) an der Anode (A) ist.

13. Verfahren nach einem der Ansprüche 10-12, dadurch gekennzeichnet, dass der zweite Lesestrom in vorgegebenen zweiten Zeiträumen, in denen die Hohlraumfuse (10) nicht ausgelesen wird, derart groß gewählt wird, dass er eine Elektromigration bewirkt, durch die das Wachstum eines sich ausbildenden parasitären Strompfades zwischen Abdeckung (14) und Kathode (K) gehemmt wird.

14. Verfahren nach einem der Ansprüche 10-13, dadurch gekennzeichnet, dass vor einem Auslesen der Hohlraumfuse (10) mittels eines Transistors, insbesondere MOS-Transistors (Q5), eine Potential an die Abdeckung (14) gelegt und das Ausgangssignal (AUS) ein erstes Mal gemessen wird, danach das Potential mittels des Transistors abgeschaltet und das Ausgangssignal (AUS) ein zweites Mal gemessen wird und die beiden gemessenen Ausgangssignalwerte ausgewertet werden.

15. Leseschaltung für eine Hohlraumfuse, die eine programmierbare Brücke (12) aus einem ersten leitfähigen Material mit einer Anode (A) und einer Kathode (K) und eine Abdeckung (14) aus einem zweiten leitfähigen Material, die zum Abdecken der Brücke (12) angeordnet ist, aufweist, dadurch gekennzeichnet, dass Mittel zum Einprägen eines ersten Lesestroms in die Anode (A) und eines zweiten Lesestroms in die Abdeckung (14) und Mittel zum Auswerten der Potentiale (S1) an Anode (A) und Abdeckung (S2, 14) und zum logischen Verknüpfen der ausgewerteten Potentiale vorgesehen sind, um einen in der Hohlraumfuse (10) programmierten Wert als Ausgangssignal (AUS) zu erhalten.

16. Leseschaltung nach Anspruch 15, dadurch gekennzeichnet, dass Mittel zum Einprägen eines ersten Lesestroms in die Anode (A) und eines zweiten Lesestroms in die Abdeckung (14) Transistoren (Q2, Q3), insbesondere vom MOS-Typ sind.

17. Leseschaltung nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass Mittel zum Auswerten der Potentiale (S1) an Anode (A) und Abdeckung (S2, 14) und zum logischen Verknüpfen der ausgewerteten Potentiale Logik-Gatter (INV, OR) sind.

18. Fusezelle mit
einer Hohlraumfuse (10), die eine programmierbare Brücke (12) aus einem ersten leitfähigen Material mit einer Anode (A) und einer Kathode (K) und eine Abdeckung (14) aus einem zweiten leitfähigen Material, die zum Abdecken der Brücke (12) angeordnet ist, aufweist,
einer Leseschaltung (Q5, Q3, Q2, NAND) nach einem der Ansprüche 15-17, und
einer Programmierschaltung (Q6) zum Programmieren der Hohlraumfuse (10)
dadurch gekennzeichnet, dass
die Anode (A) mit einer Versorgungsleitung (SL) der Fusezelle und die Kathode (K) mit einem Transistor (Q6) verbunden ist.

19. Fusezelle nach Anspruch 18, dadurch gekennzeichnet, dass die Mittel zum Programmieren (Q6) und die Mittel zum Auslesen (Q5, Q3, Q2, NAND) im wesentlichen MOS- Transistoren (Q2, Q3, Q5, Q6) aufweisen.

20. Fusematrix, dadurch gekennzeichnet, dass sie Fusezellen nach Anspruch 18 oder 19 aufweist.