DE10127336A1 - Halbleiterspeicherzelle - Google Patents

Abstract

Bei einer Halbleiterspeicherzelle, insbesondere in einem DRAM-Speicherzellenfeld, mit einem Auswahltransistor (12) und einem Speicherkondensator (14), bei der der Speicherkondensator (14) einen ersten (16) und einen zweiten (18) Kondensatorkontakt aufweist, der erste Kondensatorkontakt (16) über den Auswahltransistor (12) mit einer Ausleseleitung (22) verbunden ist und bei der ein Steueranschluß (32) des Auswahltransistors (12) mit einer Steuerleitung (24) verbunden ist, ist als Besonderheit zwischen dem ersten und zweiten Kondensatorkontakt (16, 18) des Speicherkondensators (14) eine Schicht eines Sperionenleiters (20) angeordnet. Die hohe Leitfähigkeit des Superionenleiters (20) für Ionen, verbunden mit einer vernachlässigbaren Elektronenleitfähigkeit, erlaubt, extrem hohe Kapazitäten auf kleinem Raum zu erzeugen.

Description

Die Erfindung betrifft eine Halbleiterspeicherzelle, insbe­ sondere in einem DRAM-Speicherzellenfeld, mit einem Auswahl­ transistor und einem Speicherkondensator, bei der der Spei­ cherkondensator einen ersten und einen zweiten Kondensator­ kontakt aufweist, der erste Kondensatorkontakt über den Aus­ wahltransistor mit einer Ausleseleitung verbunden ist, und bei der ein Steueranschluß des Auswahltransistors mit einer Steuerleitung verbunden ist.

Derartige Speicherzellen werden beispielsweise in dynamischen Schreib-/Lesespeichern mit wahlfreiem Zugriff (DRAM) einge­ setzt. Ein DRAM-Chip enthält eine Matrix von Speicherzellen, die in Form von Zeilen und Spalten angeordnet sind und von Wortleitungen als Steuerleitungen und Bitleitungen als Ausle­ seleitungen angesteuert werden. Das Auslesen von Daten aus den Speicherzellen, oder das Schreiben von Daten in die Spei­ cherzellen, wird durch die Aktivierung geeigneter Wortleitun­ gen und Bitleitungen bewerkstelligt.

Jede der Speicherzellen enthält zum Zweck der Ladungsspeiche­ rung einen Kondensator, wobei der Ladungszustand in dem Kon­ densator ein Datenbit repräsentiert. Üblicherweise enthält die Speicherzelle weiter einen mit einem Kondensator verbun­ denen Transistor. Der Transistor weist zwei Diffusionsgebiete auf, welche durch einen Kanal voneinander getrennt sind, der von einem Gate als Steueranschluß gesteuert wird. Abhängig von der Richtung des Stromflusses wird ein Diffusionsbereich als Drain und der andere als Source bezeichnet. Das Drain- Gebiet ist mit der Bitleitung, das Source-Gebiet ist mit dem Kondensator und das Gate ist mit der Wortleitung verbunden. Durch Anlegen geeigneter Spannungen an das Gate wird der Transistor so gesteuert, daß ein Stromfluß zwischen dem Drain-Gebiet und dem Source-Gebiet durch den Kanal ein- und ausgeschaltet wird.

Die in dem Kondensator gespeicherte Ladung baut sich mit der Zeit aufgrund von Leckströmen ab. Bevor sich die Ladung auf einen unbestimmten Pegel unterhalb eines Schwellwertes abge­ baut hat, muß der Speicherkondensator aufgefrischt werden. Aus diesem Grund werden diese Speicherzellen als dynamisches RAM (DRAM) bezeichnet. Eine derartige Speicherzelle mit den Merkmalen des Oberbegriffs von Anspruch 1 ist beispielsweise aus der Patentschrift US 5,867,420 bekannt.

Das zentrale Problem bei den bekannten DRAM-Varianten ist die Erzeugung einer ausreichend großen Kapazität des Kondensa­ tors. Diese Problematik verschärft sich in Zukunft durch die fortschreitende Miniaturisierung von Halbleiterbauelementen. Die kontinuierliche Erhöhung der Integrationsdichte bedeutet, daß die pro Speicherzelle zur Verfügung stehende Fläche und damit die Kapazität des Kondensators immer weiter abnimmt. Eine zu geringe Kapazität des Kondensators kann die Funkti­ onstüchtigkeit und Verwendbarkeit der Speichervorrichtung nachteilig beeinflussen, da eine zu geringe Ladungsmenge auf ihm gespeichert wird.

Beispielsweise erfordern die an die Bitleitung angeschlosse­ nen Leseverstärker einen ausreichend hohen Signalpegel für ein zuverlässiges Auslesen der in der Speicherzelle befindli­ chen Information. Das Verhältnis der Speicherkapazität zu der Bitleitungskapazität ist entscheidend bei der Bestimmung des Signalpegels. Falls die Speicherkapazität zu gering ist, kann dieses Verhältnis zu klein zur Erzeugung eines hinreichenden Signals sein.

Ebenfalls erfordert eine geringere Speicherkapazität eine hö­ here Auffrischfrequenz, da die in dem Kondensator gespeicher­ te Ladungsmenge durch seine Kapazität begrenzt ist, und zu­ sätzlich durch Leckströme abnimmt. Wird eine Mindestladungs­ menge in dem Speicherkondensator unterschritten, so ist es nicht mehr möglich, die in ihm gespeicherte Information mit den angeschlossenen Leseverstärkern auszulesen, die Informa­ tion geht verloren und es kommt zu Lesefehlern.

Nach einer Faustformel soll die Speicherkapazität mindestens etwa 35 fF betragen, um ein ausreichend großes Lesesignal und genügende Unempfindlichkeit gegen Alpha-Strahlung zu erhal­ ten. Bei Verwendung eines 10 nm dicken Dielektrikums aus SiO₂ mit einer Dielektrizitätskonstante (DK) von ε_r = 4, erfordert dies eine Kondensatorfläche von etwa 10 µm². Bereits bei ei­ nem 4M DRAM steht jedoch für die gesamte Speicherzelle weni­ ger als diese Fläche zur Verfügung, so daß eine rein planare Anordnung des Kondensators ausscheidet.

Es war daher notwendig, zur Erzielung ausreichender Speicher­ kapazität für das Kondensatorlayout die dritte Dimension zu nutzen, beispielsweise durch die Ausgestaltung des Kondensa­ tors als Grabenkondensator (trench capacitor) oder Stapelkon­ densator (stacked capacitor). Bei weiterer Miniaturisierung läßt sich die kleinere zur Verfügung stehende Fläche dann über eine Erhöhung der Kapazität durch Verwendung tieferer Gräben oder höherer Stapel ausgleichen.

Ein anderer Ansatz besteht in der Verwendung von Materialien mit einer größerem Dielektrizitätskonstante. Beispielsweise wird Si₃N₄ mit einer DK von 7 insbesondere in Form von ONO- (Oxid-Nitrid-Oxid) und NO-(Nitrid-Oxid)Sandwiches verwen­ det. Dabei wird beispielsweise auf das Silizium ein thermi­ sches Oxid einer Dicke von 2-3 nm gewachsen, um eine niedrige Grenzflächenzustandsdichte zu gewährleisten. Dann wird eine 7-8 nm dicke Siliziumnitrid-Schicht abgeschieden, und an­ schießend aufoxidiert um eine 2-3 nm dicke zweite Oxidschicht zu erhalten. Diese zweite Oxidschicht dient dazu, durch eine hohe energetische Barriere das Tunneln von Ladungsträgern zu verhindern.

Auch die Verwendung von Materialien noch höherer DK, wie bei­ spielsweise Tantaloxid (Ta₂O₅) oder Bariumstrontiumtitanat (BST) ist möglich, wenn auch prozeßtechnisch nicht unproble­ matisch. Bei dieser Möglichkeit ist die erreichbare Speicher­ kapazität nach oben durch die Dielektrizitätskonstante und die Dicke des Dielektrikums, bei der dieses noch isolierend ist, begrenzt.

Hier setzt die Erfindung an. Der Erfindung, wie sie in den Ansprüchen gekennzeichnet ist, liegt die Aufgabe zugrunde, eine gattungsgemäße Speicherzelle anzugeben, deren Speicher­ kondensator eine hohe Speicherkapazität pro Fläche aufweist und somit eine kleine Bauform ermöglicht.

Diese Aufgabe wird durch die Speicherzelle mit den Merkmalen des Anspruchs 1 gelöst. Bevorzugte Ausgestaltungen ergeben sich aus den Unteransprüchen.

Erfindungsgemäß ist bei einer Halbleiterspeicherzelle der eingangs genannten Art zwischen dem ersten und zweiten Kon­ densatorkontakt des Speicherkondensators eine Schicht eines Superionenleiters angeordnet.

Die Erfindung beruht also auf dem Gedanken, anstelle eines Dielektrikums eine Schicht eines Superionenleiters zwischen den beiden Kondensatorkontakten vorzusehen. Während der Supe­ rionenleiter einerseits eine hohe Leitfähigkeit für Ionen aufweist, kann seine Elektronenleitfähigkeit so gering sein, daß er den Elektronengleichstrom praktisch sperrt. Auf der anderen Seite ist die Gesamtkapazität des Kondensators wegen der hohen Ionenleitfähigkeit nicht durch die Volumenkapazität des Ionenleiters, sondern nur noch durch die Grenzflächenka­ pazitäten zwischen Ionenleiter und Kondensatorkontakten be­ stimmt. Auf diese Weise lassen sich extrem hohe Kapazitäten auf kleinem Raum erzeugen.

Bevorzugt ist nach dem Gesagten, wenn die Elektronenleitfä­ higkeit der Superionenleiterschicht vernachlässigbar klein ist. Dies bedeutet im vorliegenden Kontext, daß die Elektro­ nenleitfähigkeit so klein ist, daß die Ionenleiterschicht be­ züglich des Elektronengleichstroms bei den üblichen Betriebs­ bedingungen einer Halbleiterspeicherzelle als Isolator wirkt.

In einer bevorzugten Ausgestaltung besteht die Superionenlei­ terschicht im wesentlichen aus einem Tysonit, insbesondere aus (Ca, La, SE)F₃. Dabei bezeichnet SE ein Seltenerdmetall, al­ so ein Element der Gruppe Sc, Y, La, Ce, Fr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb und Lu bezeichnet. Bei diese Klas­ se von Ionenleitern sind Fluorionen den Ladungstransport ver­ antwortlich.

Die Superionenleiterschicht ist dabei bevorzugt aus dotiertem LaF₃ gebildet. Besonders gute Ergebnisse werden bei heterova­ lenter Dotierung mit SrF₂ erzielt, wobei der Anteil von SrF₂ zweckmäßig von 0,1 bis 10 Gewichts-% beträgt. Bevorzugt ist ein Anteil von 1 bis 5 Gew.-%, ganz besonders bevorzugt von etwa 2 Gew.-%. Durch die Dotierung läßt sich die Ionenleitfä­ higkeit von LaF₃ noch einmal um mehrere Größenordnungen stei­ gern.

In einer Ausgestaltung der Erfindung ist der Speicherkonden­ sator der Speicherzelle als Grabenkondensator ausgebildet.

In einer andereren bevorzugten Ausgestaltung der Erfindung ist der Speicherkondensator der Speicherzelle als Stapelkon­ densator ausgebildet.

Weitere vorteilhafte Ausgestaltungen, Merkmale und Details der Erfindung ergeben sich aus den abhängigen Ansprüchen, der Beschreibung der Ausführungsbeispiele und der Zeichnungen.

Die Erfindung soll nachfolgend anhand eines Ausführungsbei­ spiels im Zusammenhang mit den Zeichnungen näher erläutert werden. Es sind jeweils nur die für das Verständnis der Er­ findung wesentlichen Elemente dargestellt. Dabei zeigt

Fig. 1 eine schematische Darstellung einer Speicherzelle ei­ nes Speicherzellenfelds nach einem Ausführungsbei­ spiel der Erfindung;

Fig. 2 ein Ersatzschaltbild für den Speicherkondensator von Fig. 1;

Fig. 3 eine DRAM-Speicherzelle nach einer Ausführungsform der Erfindung.

Fig. 1 zeigt eine Speicherzelle 10 eines größeren Speicher­ zellenfelds. Die Speicherzelle 10 enthält einen Auswahltran­ sistor 12 und einen Speicherkondensator 14. Der erste Konden­ satorkontakt 16 des Speicherkondensators 14 ist über den Aus­ wahltransistor 12 mit der Bitleitung 22 verbunden, das Gate 32 des Auswahltransistors 12 ist mit der Wortleitung 24 ver­ bunden.

Durch Anlegen einer entsprechenden Spannung an das Gate 32 wird der Transistor 12 durchgeschaltet, und die im Kondensa­ tor 14 gespeicherte Ladung fließt auf die Bitleitung 22. Dort verursacht sie eine Spannungspegeländerung, die durch einen der Bitleitung 22 zugeordneten, nicht gezeigten Leseverstär­ ker verstärkt wird, so daß sie zum Auslesen zur Verfügung steht. Nach dem Auslesevorgang wird das Informationbit wieder in den Kondensator 14 zurückgeschrieben.

Zwischen den Kondensatorkontakten 16, 18 ist eine dünne Schicht eines Superionleiters, im Ausführungsbeispiel eine dünne Schicht 20 aus LaF₃, das mit 2 Gew-% SrF₂ dotiert ist, angeordnet. Diese Schicht 20 verbindet eine hohe Ionenleitfä­ higkeit mit einer vernachlässigbaren Elektronenleitfähigkeit.

Hergestellt wird die dünne Schicht im Ausführungsbeispiel durch Koevaporation von LaF₃ und SrF₂ in Vakuum bei einem Druck unterhalb von 5 × 10^-6 mbar und einer Substrattempera­ tur von etwa 500°C.

Bereits bei einer Schichtdicke von 240 nm ließ sich mit die­ ser Zusammensetzung des Ionenleiters eine Kapazität von 4 nF/mm² erreichen, was einer scheinbaren Dielektrizitätskon­ stante von etwa 100 entspricht.

Die Zustandekommen der hohen Kapazität des Kondensators 14 mit Superionenleiterschicht 20 wird nun in Zusammenhang mit dem Ersatzschaltbild von Fig. 2 erläutert.

Dabei gehen als zu berücksichtigende Größen die Volumenkapa­ zität 52 des Ionenleiterschicht 20 und die Grenzflächenkapa­ zitäten 50 und 56 des Ionenleiters zu den metallischen oder halbleitenden Kondensatorplatten 16, 18 ein. Aufgrund der ho­ hen Ionenleitfähigkeit ist die Kapazität 52 dabei über den kleinen Widerstand 54 praktisch überbrückt, so daß die Ge­ samtkapazität im wesentlichen nur durch die Grenzflächenkapa­ zitäten 50 und 56 bestimmt ist.

Ein konkretes Auführungsbeispiel einer Speicherzelle mit Su­ perionenleiterschicht in einem Grabenkondensator ist im Quer­ schnitt in Fig. 3 gezeigt. Dabei sind in dem Siliziumsubstrat 40 Dotiergebiete 30, 34 gebildet, die Drain und Source des Auswahltransistors 12 bilden. Das Gate 32 des Transistors ist mit der Wortleitung 24 verbunden, die sich in Fig. 3 senk­ recht zur Zeichenebene erstreckt.

Die Bitleitung 22 ist über einen Kontakt 26 mit dem Drain- Dotiergebiet 30 des Transistors verbunden. Das Source- Dotiergebiet 34 stellt die Verbindung zum Grabenkondensator 14 her.

Einer der beiden Kondensatorkontakte ist durch eine leitende Grabenfüllung 16, beispielsweise aus dotiertem poly-Si gebil­ det. Der Gegenkontakt wird durch das vergrabene Dotiergebiet 18 gebildet, daß elektrisch über eine nicht dargestellte ver­ grabene Wanne mit benachbarten Speicherzellen und einer Span­ nungsquelle verbunden ist.

Zur Isolation der Dotiergebiete 23 und 18 befindet sich im oberen Teil des Grabens ein Isolationskragen 36.

Anstelle der üblicherweise vorgesehenen Dielektrikums ist zwischen den beiden Kondensatorkontakten 16, 18 im Ausfüh­ rungsbeispiels eine Superionenleiterschicht 20 angeordnet, deren Zusammensetzung der oben beschriebenen entsprechen kann.

Die hohe scheinbare Dielektrizitätskonstante des Materials verbunden mit einer geringen Schichtdicke und der Ausgestal­ tung des Kondensators als Grabenkondensator gestattet es, auf kleinstem Raum eine extrem hohe Kapazität und damit eine in weitem Bereich miniaturisierbare Speicherzelle zu erzeugen.

Claims (7)

1. Halbleiterspeicherzelle, insbesondere in einem DRAM- Speicherzellenfeld, mit
einem Auswahltransistor (12) und einem Speicherkondensator (14),
bei der der Speicherkondensator (14) einen ersten (16) und einen zweiten (18) Kondensatorkontakt aufweist,
der erste Kondensatorkontakt (16) über den Auswahltransi­ stor (12) mit einer Ausleseleitung (22) verbunden ist, und
bei der ein Steueranschluß (32) des Auswahltransistors (12) mit einer Steuerleitung (24) verbunden ist,
dadurch gekennzeichnet, daß
zwischen dem ersten und zweiten Kondensatorkontakt (16, 18) des Speicherkondensators (14) eine Schicht eines Superionen­ leiters (20) angeordnet ist.

2. Halbleiterspeicherzelle nach Anspruch 1, bei der die Supe­ rionenleiterschicht (20) eine vernachlässigbare Elektronen­ leitfähigkeit aufweist.

3. Halbleiterspeicherzelle nach Anspruch 1 oder 2, bei der die Superionenleiterschicht (20) im wesentlichen aus einem Tysonit, insbesondere aus (Ca, La, SE)F₃ besteht, wobei SE eine seltene Erde bezeichnet.

4. Halbleiterspeicherzelle nach einem der vorigen Ansprüche, bei dem die Superionenleiterschicht (20) aus dotiertem LaF₃ gebildet ist.

5. Halbleiterspeicherzelle nach Anspruch 4, bei der die Supe­ rionenleiterschicht (20) mit SrF₂ dotiert ist, bevorzugt mit einem SrF₂-Anteil von 0,1 bis 10 Gewichts-%, besonders be­ vorzugt von 1 bis 5 Gew.-%, ganz besonders bevorzugt von etwa 2 Gew.-%.

6. Halbleiterspeicherzelle nach einem der vorigen Ansprüche, bei der der Speicherkondensator (14) als Grabenkondensator ausgebildet ist.

7. Halbleiterspeicherzelle nach einem der Ansprüche 1 bis 5, bei der der Speicherkondensator (14) als Stapelkondensator ausgebildet ist.