[go: up one dir, main page]

DE10126801B4 - Verfahren und Vorrichtung zum Auswerten eines digitalen Informationssignals - Google Patents

Verfahren und Vorrichtung zum Auswerten eines digitalen Informationssignals Download PDF

Info

Publication number
DE10126801B4
DE10126801B4 DE10126801A DE10126801A DE10126801B4 DE 10126801 B4 DE10126801 B4 DE 10126801B4 DE 10126801 A DE10126801 A DE 10126801A DE 10126801 A DE10126801 A DE 10126801A DE 10126801 B4 DE10126801 B4 DE 10126801B4
Authority
DE
Germany
Prior art keywords
information signal
threshold
gain
signal
regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10126801A
Other languages
English (en)
Other versions
DE10126801A1 (de
Inventor
Stefan Dr. Groiss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10126801A priority Critical patent/DE10126801B4/de
Priority to US10/158,993 priority patent/US6751578B2/en
Publication of DE10126801A1 publication Critical patent/DE10126801A1/de
Application granted granted Critical
Publication of DE10126801B4 publication Critical patent/DE10126801B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
    • H04L25/063Setting decision thresholds using feedback techniques only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Noise Elimination (AREA)

Abstract

Verfahren zum Auswerten eines digitale Daten enthaltenden Informationssignals (7), bei welchem Verfahren das Informationssignal (7) mit einer veränderbaren Verstärkung verstärkt und danach das Informationssignal (7) zur Gewinnung der Daten mit einer Digitalisierschwelle (15) verglichen und als Ist-Größe für eine Integralregelung verwendet wird, deren Soll-Größe eine unterhalb der Digitalisierschwelle (15) liegende Reglerschwelle (16) ist und deren Stellsignal (6) die Verstärkung des Informationssignals (7) derart verändert, dass die Verstärkung stetig erhöht wird, solange das Informationssignal (7) unterhalb der Reglerschwelle (16) liegt, und stetig erniedrigt wird, solange das Informationssignal (7) oberhalb der Reglerschwelle (16) liegt.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs 1 sowie eine Vorrichtung nach dem Oberbegriff des Patentanspruchs 9.
  • Die DE 199 21 758 A1 beschreibt einen digitalen Höchstgeschwindigkeitsteilnehmerleitungsempfänger VDSL sowie einen Verstärker PGA mit programmierbarem Verstärkungsfaktor und einen Schmalbandrauschunterdrücker dafür und insbesondere einen VDSL-Empfänger, der während des Empfangs eines Signals, das ein Schmalbandrauschen enthält, den Verstärkungsfaktor steuert, sowie einen PGA und einen Schmalbandrauschunterdrücker dafür.
  • Die DE 694 24 908 T2 beschreibt ein Signalverarbeitungsgerät zur Durchführung einer Maximalwahrscheinlichkeits-Dekodierung und ein Signalverarbeitungsgerät mit einer Viterbidekodiereinrichtung.
  • Bei der Übertragung eines digitalen Informationssignals muss in der Regel damit gerechnet werden, dass das Informationssignal gestört wird bzw. von einem Störsignal überlagert wird. Zur Gewinnung der digitalen Daten aus dem Informationssignal wird das Informationssignal in der Regel einem Komparator als Digitalisiereinrichtung zugeführt, der aus dem Informationssignal die Daten bzw. die einzelnen Bits gewinnt. Dabei können jedoch die Störungen zu einer fehlerhaften Digitalisierung des Informationssignals führen. Insbesondere können zwei Störungsarten die korrekte Datenübertragung gefährden. Zum einen gibt es Dauerstörungen, die zum Komparator gelangen können und dort fehlerhafte Bits hervorrufen. Wenn dem Komparator ein Bandfilter vorgeschaltet ist, stören besonders die Dauerstörungen, deren Frequenzbereich sich über die Fil termittenfrequenz des Bandfilters erstreckt. Zum anderen gibt es auch aperiodische, kurze intensive Störungen, die genügend Energie beinhalten können, um den Komparator ansprechen zu lassen. Derartige aperiodische, kurze Störungen können auch Bandfilter passieren und ebenfalls zu fehlerhaften Daten führen.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren bzw. eine Vorrichtung der eingangs genannten Art zu schaffen, bei denen ein gestörtes und insbesondere ein mit Dauerstörungen behaftetes Informationssignal korrekt digitalisiert werden kann.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 sowie eine Schaltungsanordnung mit den Merkmalen des Patentanspruchs 9 gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.
  • Mit der erfindungsgemäßen Lösung kann die Verstärkung des Informationssignals mittels des Integralreglers so geregelt werden, dass das Informationssignal im Wesentlichen der Reglerschwelle entspricht, die als Soll-Größe für die Regelung verwendet wird. Da das digitale Informationssignal zur Übertragung der einzelnen Datenbits wechselweise unterschiedliche Signalpegel annimmt, insbesondere nur die beiden Pegel Low und High, und aus diesem Grund im Wesentlichen ein Rechtecksignal ist, kann mit der Regelung erreicht werden, dass das Informationssignal in den Signalpausen gleich oder geringer der Reglerschwelle und während der Signaldauern über der Digitalisierschwelle liegt. Unabhängig vom absoluten Pegel des Informationssignals sowie des Störsignals wird auf diese Weise eine korrekte Digitalisierung sichergestellt, solange das Verhältnis des Informationssignals während der Informationssignaldauer zu dem Pegel des Störsignals ausreichend hoch ist.
  • Wird beispielsweise das Informationssignal von einem Störsignal überlagert, so erhöht sich das Informationssignal insbesondere in den Signalpausen. Sollte das Informationssignal auch in den Signalpausen über der Digitalisierschwelle liegen, ist eine korrekte Digitalisierung des Informationssignals nicht mehr möglich. Da jedoch die Reglerschwelle bzw. der Soll-Wert der Integralregelung unter der Digitalisierschwelle liegt, wird in einem solchen Fall der Integralregler die Verstärkung soweit verringern, bis das Informationssignal im Wesentlichen wieder der Reglerschwelle entspricht. Dies hat zur Folge, dass die High-Pegel während der Datensignaldauer des Informationssignals über der Reglerschwelle und insbesondere über der Digitalisierschwelle liegen und der Low-Pegel des Informationssignals während der Datensignalpausen sicher bei oder unter der Reglerschwelle liegen, so dass das Informationssignal korrekt digitalisiert werden kann.
  • Zweckmäßigerweise erhöht die Integralregelung die Verstärkung nur bis zu einem bestimmten Höchstwert. Dieser kann vorteilhafterweise so ausgelegt sein, dass bei Abwesenheit eines Störsignals das Datensignal in den Signalpausen die Reglerschwelle immer wieder unterschreitet.
  • Vorteilhafterweise verwendet die Integralregelung zwei verschiedene Zeitkonstanten zum Erniedrigen der Verstärkung bzw. zum Erhöhen der Verstärkung, wobei die beim Erhöhen der Verstärkung angewendete Zeitkonstante kürzer ist als die beim Erniedrigen angewendete Zeitkonstante, so dass die Verstärkung schneller erhöht als erniedrigt wird. Auf diese Weise kann sichergestellt werden, dass die Verstärkung auch in kurzen Signalpausen wieder ausreichend angehoben wird und das Informationssignal zu jedem Zeitpunkt so hoch ist, dass es während der Signaldauern bzw. Impulsdauern über der Digitalisierschwelle liegt. In den Signalpausen wird die Verstärkung entweder bis zum Maximalwert oder bei Anwesenheite eines Störsignals soweit angehoben, dass das Störsignal in den Signalpausen bis zur Reglerschwelle angehoben wird. Da diese jedoch unterhalb der Digitalisierschwelle liegt, gefährdet der hohe Pegel des Störsignals in den Signalpausen nicht die korrekte Digitalisierung.
  • Die erste Zeitkonstante, die beim Erniedrigen der Verstärkung wirksam ist, ist vorteilhafterweise so groß, dass die Verstärkung während der Datensignal- bzw. Impulsdauern, d.h. bei einem High-Pegel des Informationssignals, in der Zeitdauer, in der das Informationssignal oberhalb der Reglerschwelle liegt, sich nicht stark verändert. Insbesondere wird die Verstärkung während dieser Zeitdauer nicht soweit abgesenkt, dass das Informationssignal während der Impulsdauer unter die Digitalisierschwelle fällt.
  • Durch die zwei unterschiedlichen Zeitkonstanten kann erreicht werden, dass ein gestörtes Informationssignal mit seinem Minimas, die während der Signalpausen auftreten und zu denen nur die Störung beiträgt, im Bereich der Reglerschwelle liegt, so dass die einzelnen Impulse bzw. Datensignale entsprechend darüber liegen und korrekt digitalisiert werden können. Bei einer ausreichend kurzen zweiten Zeitkonstante wird die Verstärkung in den Signalpausen, wenn das Informationssignal unter die Reglerschwelle fällt, sofort wieder erhöht, bis das Informationssignal die Reglerschwelle erreicht. Durch ein ständiges Erhöhen und Erniedrigen der Verstärkung im Wechsel wird während der Signalpause das Informationssignal auf der Reglerschwelle gehalten. Sobald wieder ein Impuls auftritt und das Informationssignal ansteigt, wirkt nur noch die erste Zeitkonstante, die jedoch so groß ist, dass während der Impulsdauer die Verstärkung nicht nennenswert verringert wird und das Informationssignal einen ausreichend hohen Wert aufweist, um die Digitalisierschwelle zu überschreiten. Sobald das Informationssignal in den Signalpausen wieder abfällt und unter die Reglerschwelle fällt, wird wie zuvor beschrieben die Verstärkung im Wechsel erhöht und erniedrigt, wobei das Störsignal auf der Reglerschwelle gehalten wird. Dabei wird zu Beginn die Verstärkung wieder etwas erhöht, um die Erniedrigung der Verstärkung während der Impulsdauer zu kompensieren.
  • Vorteilhafterweise kann dem Verstärker ein Amplitudenbegrenzer nachgeschaltet sein, der das Ausgangssignal des Verstärkers auf eine bestimmte Amplitude begrenzt. Dadurch wird sichergestellt, dass selbst bei einem sehr großen Eingangssignal die nachfolgenden Schaltungsteile nicht übersteuert werden können und Fehlfunktionen auftreten. Dieser Begrenzungsmechanismus erlaubt eine Variation des Eingangssignals über unter Umständen mehrere Zehnerpotenzen.
  • Weiterhin kann vorgesehen sein, die digitalen Daten mit Hilfe von einem Wechselsignal einer Frequenz zu übertragen und dem Verstärker ein Bandfilter nachzuschalten, dessen Durchlassbereich der vorgenannten bestimmten Frequenz entspricht. In diesem Fall ist ein Demodulator nötig, der die bandpassgefilterten Wechselsignal gleichrichtet und anschließend der Vergleicherschaltung bzw. der Integralregelung zuführt. Wenn das digitale Informationssignal in Form von Bursts, kurze Einzelimpulse konstanter Frequenz, übertragen wird, kann der Demodulator noch einen Integrator aufweisen, der die einzelnen Bursts während der Signaldauer aufintegriert.
  • Die Erfindung wird nachfolgend anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert.
  • 1 zeigt den schematischen Aufbau einer Schaltungsanordnung zum Auswerten eines digitalen Informationssignals gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, und
  • 2 zeigt den zeitlichen Verlauf verschiedener in der Schaltungsanordnung gemäß 1 auftretender Signale.
  • Die in 1 dargestellte Schaltungsanordnung dient zum Auswerten eines digitalen Informationssignals 7, wobei eine korrekte Digitalisierung auch bei Auftreten eines Störsignals 8 gewährleistet sein soll. Das Informationssignal 7 wird in Form von Bursts übertragen, die kurze Wechselsignale sind. Ein einzelnes Bit im Informationssignal 7 entspricht einem gesendeten Burst.
  • Die in 1 dargestellte Schaltungsanordnung weist einen steuerbaren Verstärker 9 auf, dessen Ausgangssignal 1 einem Bandfilter 10 zugeführt wird, das zusätzlich einen Begrenzer aufweist. Der Begrenzer begrenzt das Ausgangssignal 1 des Verstärkers 9 auf eine bestimmte Amplitude. Das Bandfilter weist einen Durchlassbereich mit einer bestimmten Mittenfrequenz f0 auf, die der Frequenz der einzelnen Bursts entspricht. Auf diese Weise kann sichergestellt werden, dass Störungen, deren Frequenzbereich außerhalb des Durchlassbereichs des Bandfilters liegt, unterdrückt werden. An das Bandfilter 10 schließt sich ein Demodulator 11 an, in dem das Ausgangssignal 2 des Bandfilters 10 gleichgerichtet und aufintegriert wird. Im Ausgangssignal 3 des Demodulators 11 ist das Wechselsignal eines einzelnen Bursts aufintegriert zu einem durchgehenden Impuls auf High-Pegel.
  • Das Demodulatorsignal 3 ist zum einen auf einen Ausgangskomparator 12 und einen Reglerkomparator 13 aufgeschaltet. Der Ausgangskomparator 12 vergleicht das Demodulatorsignal 3 mit einer Digitalisierschwelle 15 und kann dazu eine Hysterese aufweisen, um bei Signalübergängen Mehrfachpulse zu vermeiden. Am Ausgang des Ausgangskomparators 12 liegt das digitale Ausgangssignal 4 an.
  • Im Reglerkomparator 13 wird das Demodulatorsignal 3 mit einer Reglerschwelle 16 verglichen, die unter der Digitalisierschwelle 15 des Ausgangskomparators 12 liegt. Der Ausgang 5 des Reglerkomparators 13 ist auf einen Integrator 14 aufgeschaltet, der zusammen mit dem Reglerkomparator 13 einen Integralregler 13, 14 bildet. Der Integralregler 13, 14 weist zwei verschiedene Zeitkonstanten auf und ist derart eingerichtet, dass er die Verstärkung des Verstärkers 9 erhöht, solange das Demodulatorsignal 3 unter der Reglerschwelle 16 liegt, und die Verstärkung des Verstärkers 9 erniedrigt, solange das Demodulatorsignal 3 über der Reglerschwelle 16 liegt. Dabei wird bei der Erniedrigung der Verstärkung eine erste Zeitkonstante angewendet, die größer als eine zweite Zeitkonstante ist, die beim Erhöhen der Verstärkung angewendet wird, so dass die Verstärkung des Verstärkers 9 schneller erhöht als erniedrigt wird.
  • Die Funktion der dargestellten Schaltungsanordnung wird nun anhand der auftretenden Signalverläufe gemäß 2 zunächst ohne und schließlich mit einem Störsignal 8 erläutert. Das Verstärkersignal 1 zeigt im dargestellten Ausschnitt sechs Impulse, von denen die ersten drei noch störungsfrei sind und die zweiten drei vorn Störsignal 8 überlagert werden. Das Störsignal 8 weist dabei die gleiche Frequenz auf wie die Bursts des Informationssignals 7.
  • Im Bandfiltersignal 2 ist zu sehen, wie die Rechteckhüllkurve der Signale des Informationssignals 7 durch die Bandpassfilterung verrundet sind, wobei das Störsignal 8 immer noch auftritt, da es aufgrund der gleichen Frequenz nicht vom Bandfilter 10 beseitigt werden konnte. Im Demodulator 11 wird dieses Bandfiltersignal 2 nun gleichgerichtet und aufintegriert bzw. geglättet, so dass sich der dargestellte Verlauf des Demodulatorsignals 3 ergibt. Bei den ersten drei Signalimpulsen fällt das Demodulatorsignal während der Signalpausen noch nahezu auf Null ab, wobei der Signalverlauf in den Signalpausen stark verrundet ist. Im Gegensatz dazu ist der Signalverlauf des Informationssignals 7 während der Impulse im Wesentlichen rechteckförmig, da hier die Amplitudenbegrenzung wirkt. Bei den zweiten drei Impulsen tritt in den Signalpausen zusätzlich zu einem Rauschen das Störsignal 8 auf, so dass das Demodulatorsignal 3 nur noch wenig abnimmt. Zusätzlich zum Demodulatorsignal 3 ist in diesem Diagramm die Digitalisierschwelle 15, die im Ausgangskomparator 12 angewendet wird, und die Reglerschwelle 16 dargestellt, die im Reglerkomparator 13 angewendet wird.
  • Liegt das Demodulatorsignal 3 über der Reglerschwelle 16, geht der Stellausgang 5 des Reglerkomparators 13 für eine erste Zeitdauer 17 auf Low und veranlasst den Integralregler 13, 14, die Verstärkung des Verstärkers 9 gemäß einer ersten Zeitdauer zu verringern. Wenn das Demodulatorsignal 3 unter die Reglerschwelle 16 fällt, geht der Ausgang 5 des Reglerkomparators 13 für eine zweite Zeitdauer 18 auf High und veranlasst den Integralregler 13, 14, die Verstärkung des Verstärkers 9 gemäß einer zweiten Zeitkonstante zu erhöhen.
  • Im Fall der ersten drei Impulse, wenn noch kein Störsignal 8 auftritt, wird während der zweiten Zeitdauer 18 die Verstärkung des Verstärkers 9 bis auf den Maximalwert erhöht. Der Maximalwert der Verstärkung entspricht der Nulllinie des Integralreglerausgangs 6, wobei die Verstärkung nach oben hin im Diagramm abnimmt, so dass ein oben liegender Verlauf des Integralreglerausgangs 6 eine geringere Verstärkung des Verstärkers 9 zur Folge hat.
  • Da bei den ersten drei Impulsen während der Signalpausen kein Störsignal 8 auftritt, bleibt das Demodulatorsignal 3 trotz der maximalen Verstärkung weit unterhalb der Reglerschwelle 16. Nach oben hin verändert sich das Demodulatorsignal 3 aufgrund der Begrenzung im Bandfilter 10 nicht, so dass unabhängig von der Verstärkung des Verstärkers 9 die Maxima des Demodulatorsignals 3 gleich hoch sind. In den ersten Zeitdauern 17, wenn das Demodulatorsignal 3 über der Reglerschwelle 16 liegt, steigt das Integralreglersignal 6 ein wenig an, wodurch die Verstärkung des Verstärkers 9 geringfügig verringert wird, wobei diese Verringerung der Verstärkung in den zweiten Zeitdauern 18 aufgrund der kürzeren zweiten Zeitkonstante des Integralreglers 13, 14 schnell wieder ausgeglichen wird. Weiterhin ist die erste Zeitkonstante so groß, dass während der ersten Zeitdauer 17 das verstärkte Informationssignal 7 nicht unter den Wert fällt, auf den der Begrenzer 10 das Informationssignal 7 begrenzt.
  • Wenn nun im Falle der zweiten drei Impulse das Störsignal 8 auftritt, erreicht das Demodulatorsignal 3 auch während der Signalpausen aufgrund des Störsignals 8 bei der maximal möglichen Verstärkung des Verstärkers 9 die Reglerschwelle 16. In diesem Fall geht das Reglerkomparatorsignal 5 auch während der Signalpausen auf Low, um die Verstärkung wieder zu verringern. Da dies wegen der kurzen zweiten Zeitkonstante sehr schnell geht, wird das Demodulatorsignal 3 in kurzer Zeit soweit erniedrigt, dass es wieder unter die Reglerschwelle 16 fällt, wodurch das Reglerkomparatorsignal 5 wieder auf Low wechselt, so dass der Integralregler 13, 14 gemäß der ersten Zeitkonstante die Verstärkung wieder langsam anhebt. In diesem Fall wird die Verstärkung des Verstärkers 9 so geregelt, dass das Demodulatorsignal 3 in den Signalpausen ständig um die Reglerschwelle 16 herum schwankt, indem die Verstärkung abwechselnd mit der ersten Zeitkonstante erniedrigt und mit der zweiten Zeitkonstante erhöht wird. Da die beiden Zeitkonstanten unterschiedlich groß sind, weist das Reglerkomparatorsignal 5 während der zweiten drei Impulspausen kurze Sprünge auf, in denen das Demodulatorsignal 3 die Reglerschwelle 16 überschritten hat und der Integralregler 13, 14 die Verstärkung wieder verringert.
  • Auf diese Weise wird bei Auftreten des Störsignals 8 die Verstärkung gerade soweit verringert, dass das Demodulatorsignal 3 in den Signalpausen auf der Höhe der Reglerschwelle gehalten wird. Die Verstärkung wird demnach nur soweit verringert, dass das Demodulatorsignal 3 in den Signalpausen unter die Digitalisierschwelle 15 fällt, so dass das Informationssignal 7 korrekt digitalisiert werden kann. Die vorgenannte Verstärkungsregelung wird nur dann aktiv, wenn die Amplitude des Störsignals 8 hinreichend groß ist. Unterschreitet die Amplitude des Störsignals 8 einen bestimmten Wert, so unterschreitet das Demodulatorsignal 3 immer wieder hinreichend lange die Reglerschwelle 15, so dass der Integralregler 13, 14 gemäß der zweiten Zeitkonstante die Verstärkung des Verstärkers 9 immer wieder auf den maximalen Wert stellt. Die Verstärkung des Verstärkers 9 wird nur dann dauerhaft gesenkt, wenn die Amplitude des Störsignals 8 groß genug ist. In diesem Fall wird das Demodulatorsignal 3 vom Reglerkomparator 13 und dem Integrator 14 auf einem konstanten Wert gehalten, wobei der Reglerkomparator 13 für ein definiertes Abwechseln der beiden Zeitkonstanten im Integralregler 13, 14 eine Hysterese für die Regelschwelle aufweisen kann.
  • Die Pausen zwischen den Impulsen des Informationssignals 7 müssen jedoch eine gewisse Länge haben, damit sich der Inte gralregler 13, 14 auf das Störsignal 8 einstellen kann. Je länger ein Impuls des Informationssignals 7 dauert, umso stärker kann der Integralregler 13, 14 in der ersten Zeitdauer die Verstärkung verringern, so dass der Ausgleichsvorgang in der zweiten Zeitdauer längere Zeit benötigt, um die Verstärkung wieder auf einen stationären Wert einzustellen. Durch entsprechende Abstimmung der verschiedenen Parameter, insbesondere Amplitude des Informationssignals 7, Verstärkung, erste und zweite Zeitkonstante, kann erreicht werden, dass das System unempfindlich auf Dauerstörsignale 8 im Durchlassbereich des Bandfilters 10 reagiert.

Claims (17)

  1. Verfahren zum Auswerten eines digitale Daten enthaltenden Informationssignals (7), bei welchem Verfahren das Informationssignal (7) mit einer veränderbaren Verstärkung verstärkt und danach das Informationssignal (7) zur Gewinnung der Daten mit einer Digitalisierschwelle (15) verglichen und als Ist-Größe für eine Integralregelung verwendet wird, deren Soll-Größe eine unterhalb der Digitalisierschwelle (15) liegende Reglerschwelle (16) ist und deren Stellsignal (6) die Verstärkung des Informationssignals (7) derart verändert, dass die Verstärkung stetig erhöht wird, solange das Informationssignal (7) unterhalb der Reglerschwelle (16) liegt, und stetig erniedrigt wird, solange das Informationssignal (7) oberhalb der Reglerschwelle (16) liegt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Integralregelung beim Erniedrigen der Verstärkung eine erste Zeitkonstante und beim Erhöhen der Verstärkung eine zweite Zeitkonstante anwendet, die kleiner als die erste Zeitkonstante ist.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die erste Zeitkonstante ausreichend groß ist, dass die Verstärkung während der Zeitdauer, in der das Informationssignal (7) oberhalb der Reglerschwelle (16) liegt, nicht soweit verringert wird, dass das Informationssignal (7) unter die Digitalisierschwelle (15) oder die Reglerschwelle (16) fällt.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die zweite Zeitkonstante ausreichend klein ist, dass die Verstärkung während der Zeitdauer, in der das Informations signal (7) unterhalb der Digitalisierschwelle liegt, wieder einen oberen stationären Wert erreicht.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Verstärkung auf einen oberen Maximalwert begrenzt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Informationssignal (7) nach der Verstärkung amplitudenbegrenzt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Informationssignal (7) nach der Verstärkung bandpassgefiltert wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Informationssignal (7) nach der Verstärkung demoduliert wird.
  9. Schaltungsanordnung zum Auswerten eines digitale Daten enthaltenden Informationssignals mit einer Verstärkerschaltung (9) mit einer veränderbaren Verstärkung zum Verstärken des Informationssignals (7) und einer Vergleicherschaltung (12) zum Vergleich des Informationssignals (7) mit einer Digitalisierschwelle (15) zum Gewinnen der Daten, dadurch gekennzeichnet, dass die Schaltungsanordnung einen Integralregler (13, 19) aufweist, dessen Ist-Eingang mit dem Informationssignal (7) beaufschlagt ist und dessen Soll-Wert eine Reglerschwelle (16) ist, deren Wert unterhalb der Digitalisierschwelle (15) liegt, wobei der Integralregler (13, 14) derart eingerichtet ist, dass er die Verstärkung der Verstärkerschaltung (9) stetig erhöht, solange das Informationssignal (7) unterhalb der Reglerschwelle (16) liegt, und stetig erniedrigt, solange das Informationssignal (7) oberhalb der Reglerschwelle (16) liegt.
  10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, dass der Integralregler (13, 14) derart eingerichtet ist, dass er beim Erniedrigen der Verstärkung eine erste Zeitkonstante und beim Erhöhen der Verstärkung eine zweite Zeitkonstante anwendet, die kleiner als die zweite Zeitkonstante ist.
  11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, dass die erste Zeitkonstante ausreichend groß ist, dass die Verstärkung während der Zeitdauer, in der das Informationssignal (7) oberhalb der Reglerschwelle (16) liegt, nicht soweit verringert wird, dass das Informationssignal (7) unter die Digitalisierschwelle (15) oder die Reglerschwelle (16) fällt.
  12. Schaltungsanordnung nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die zweite Zeitkonstante ausreichend klein ist, dass die Verstärkung während der Zeitdauer, in der das Informationssignal (7) unterhalb der Digitalisierschwelle liegt, wieder einen oberen stationären Wert erreicht.
  13. Schaltungsanordnung nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass der Integralregler (13, 14) derart eingerichtet ist, dass er die Verstärkung auf einen oberen Maximalwert begrenzt.
  14. Schaltungsanordnung nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass die Schaltungsanordnung einen Amplitudenbegrenzer (10) aufweist.
  15. Schaltungsanordnung nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, dass die Schaltungsanordnung einen Bandpass (10) aufweist.
  16. Schaltungsanordnung nach einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, dass die Schaltungsanordnung einen Demodulator (11) aufweist.
  17. Schaltungsanordnung nach einem der Ansprüche 9 bis 16, dadurch gekennzeichnet, dass der Integralregler einen Reglerkomparator (13) mit nachgeschaltetem Integrator (14) aufweist.
DE10126801A 2001-06-01 2001-06-01 Verfahren und Vorrichtung zum Auswerten eines digitalen Informationssignals Expired - Fee Related DE10126801B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10126801A DE10126801B4 (de) 2001-06-01 2001-06-01 Verfahren und Vorrichtung zum Auswerten eines digitalen Informationssignals
US10/158,993 US6751578B2 (en) 2001-06-01 2002-05-31 Method and apparatus for evaluating a digital information signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10126801A DE10126801B4 (de) 2001-06-01 2001-06-01 Verfahren und Vorrichtung zum Auswerten eines digitalen Informationssignals

Publications (2)

Publication Number Publication Date
DE10126801A1 DE10126801A1 (de) 2002-12-19
DE10126801B4 true DE10126801B4 (de) 2006-09-21

Family

ID=7686943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10126801A Expired - Fee Related DE10126801B4 (de) 2001-06-01 2001-06-01 Verfahren und Vorrichtung zum Auswerten eines digitalen Informationssignals

Country Status (2)

Country Link
US (1) US6751578B2 (de)
DE (1) DE10126801B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10162571B4 (de) * 2001-12-19 2008-10-23 Infineon Technologies Ag Vorrichtung und Verfahren zur Unterdrückung von Störungen in Eingangssignalen mit einer Folge von digitalen Nutzsignalen
FR2879754A1 (fr) * 2004-12-20 2006-06-23 St Microelectronics Sa Transpondeur electromagnetique depourvu d'alimentation autonome
US20130226500A1 (en) * 2012-02-27 2013-08-29 Yazaki North America, Inc. Determination of validity of bi-level digital signal via digital data acquisition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19921758A1 (de) * 1998-05-11 1999-11-18 Samsung Electronics Co Ltd Digitaler Teilnehmerleitungsempfänger
DE69424908T2 (de) * 1993-09-20 2000-11-09 Canon K.K., Tokio/Tokyo Signalverarbeitungsapparat

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339823A (en) * 1980-08-15 1982-07-13 Motorola, Inc. Phase corrected clock signal recovery circuit
US4672381A (en) * 1984-08-30 1987-06-09 Paul Labbe Doppler tracking processor and time of closest approach detector
US5587896A (en) * 1990-07-16 1996-12-24 The Foxboro Company Self-tuning controller
US5465406A (en) * 1994-09-06 1995-11-07 Ford Motor Company Automatic gain control overshoot limiter for AM receiver
US5633811A (en) * 1994-12-09 1997-05-27 Computational Systems, Inc. Hand held data collector and analyzer system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69424908T2 (de) * 1993-09-20 2000-11-09 Canon K.K., Tokio/Tokyo Signalverarbeitungsapparat
DE19921758A1 (de) * 1998-05-11 1999-11-18 Samsung Electronics Co Ltd Digitaler Teilnehmerleitungsempfänger

Also Published As

Publication number Publication date
US20020198689A1 (en) 2002-12-26
DE10126801A1 (de) 2002-12-19
US6751578B2 (en) 2004-06-15

Similar Documents

Publication Publication Date Title
DE68923514T2 (de) Vorrichtung und Verfahren zur automatischen digitalen Pegelsteuerung.
DE2410957C2 (de) Schaltungsanordnung für Datenübertragungsanlagen, zur Unterdrückung impulsförmiger Signale in einer Eingangssignalfolge
DE3541031A1 (de) Verfahren und vorrichtung zum demodulieren von hochfrequent modulierten signalen mittels digitaler filter und digitaler demodulatoren, sowie anwendung des verfahrens in einem fernsteuerempfaenger
WO2015067458A1 (de) Teilnehmerstation für ein bussystem und verfahren zur verbesserung der empfangsqualität in einem bussystem
DE2161657A1 (de) Regeleinrichtung
DE69222106T2 (de) Schaltkreis zur datenbegrenzung
CH626204A5 (de)
DE10126801B4 (de) Verfahren und Vorrichtung zum Auswerten eines digitalen Informationssignals
DE69520198T2 (de) Schaltung zur Rückgewinnung von asynchron gesendeten Bits
DE4427885A1 (de) Verfahren zur Verbesserung des Störabstandes in einem Übertragungssystem durch die Bildung von Flächenäquivalenten
DE19528072B4 (de) Schaltung zur Erfassung von Kabeleffekten zur automatischen Entzerrung
WO2001091309A2 (de) Vorrichtung und verfahren zur überprüfung, ob ein signal mit einer vorbestimmten frequenz empfangen wird
DE2118350C3 (de) In einer Empfangskette für Nachrichtensignale angeordnete Rauschunterdrückungseinrichtung
DE2214250B2 (de) Schaltungsanordnung zur Erfassung von Rechteckimpulsen mit konstanter Dauer der vorderen bzw. hinteren Flanke
DE2749990A1 (de) Stoersignalnachweisschaltung
DE3102256C2 (de) Schaltungsanordnung zur Unterdrückung von Störsignalen
DE3048978A1 (de) Optisches datenuebertragungssystem
DE3240175A1 (de) Adaptives analog/digital-konvertersystem
DE10162571B4 (de) Vorrichtung und Verfahren zur Unterdrückung von Störungen in Eingangssignalen mit einer Folge von digitalen Nutzsignalen
DE1251803B (de) Verfah ren und Einrichtung zum Regenerieren von phasenmodulierten Impulsfolgen
DE2500654C2 (de) Schaltungsanordnung zur Pegelregelung eines Datensignals
EP0423582A2 (de) Verfahren zur Verstärkung eines Burst-Signals
DE2839654C2 (de) Schaltungsanordnung zur Unterdrückung des Störanteils in verrauschten Meßsignalen
DE10122922A1 (de) Verfahren und Filtereinrichtung zur Fluktuatiuonsunterdrückung bei Meßdaten
DE10148584B4 (de) Empfänger und Verfahren zur Unterdrückung von kurzzeitigen Störpulsen mit Bursts

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee