DE10119261C1 - Lasttransistor mit Strombegrenzungsanordnung - Google Patents

Abstract

Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit einem Lasttransistor (TL), der einen ersten Laststreckenanschluss (D), einen zweiten Laststreckenanschluss (S) und einen Steueranschluss (G) aufweist, und mit einer Strombegrenzungsanordnung, die folgende Merkmale aufweist: DOLLAR A - einen Messtransistor (TS) mit einem ersten Laststreckenanschluss (D), der an den ersten Laststreckenanschluss (D) des Laststransistors (TL) angeschlossen ist, einem zweiten Laststreckenanschluss (S) und einem Steueranschluss (G), DOLLAR A - eine zwischen den zweiten Laststreckenanschluss (S) des Messtransistors (TS) und den zweiten Laststreckenanschluss (S) des Lasttransistors geschaltete Strommessanordnung (10), die ein von dem Strom (IS) durch den Messtransistor (TS) abhängiges Ansteuersignal (SI) bereitstellt, DOLLAR A - einem zwischen den Steueranschluss (G) und den zweiten Laststreckenanschluss (S) des Lasttransistors (TL) geschalteten steuerbaren Widerstand (R; M), der durch das Ansteuersignal (SI) der Strommessanordnung (10) angesteuert ist, DOLLAR A - eine veränderliche Spannungsquelle (30), die zwischen dem Steueranschluss des Messtransistors (TS) und dem Steueranschluss (G) des Lasttransistors (TL) eine von der Spannung (US) zwischen den zweiten Laststreckenanschlüssen (S) des Messtransistors (TS) und des Lasttransistors (TL) abhängige Spannung (US) bereitstellt.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit einem Lasttransistor und einer Strombegrenzungsanordnung.

Derartige Schaltungsanordnungen mit einem Lasttransistor und einer Strombegrenzungsanordnung sind beispielsweise die von der Anmelderin unter der Bezeichnung PROFET vertriebenen in­ telligenten Leistungsschalter.

Der Lasttransistor dient dabei zum Schalten einer in Reihe zu dem Lasttransistor anschließbaren Last, wobei die Reihen­ schaltung aus Lasttransistor und Last an eine Versorgungs­ spannung anschließbar ist. Aufgabe der Strombegrenzungsanord­ nung ist es, den Strom durch den Leistungstransistor, insbe­ sondere bei einem Kurzschluss der Last, zu begrenzen. Eine wirksame Strombegrenzung setzt eine möglichst genaue Erfas­ sung des Stromes durch den Lasttransistor voraus, um ein wei­ teres Ansteigen den Laststromes bei Überschreiten eines Schwellenwertes zu verhindern.

Die bekannten Leistungsschalter erlauben Ströme bis zu 50 A bei Einschaltwiderständen des Lasttransistors zwischen 20 mΩ und 100 mΩ. Eine Strommessung über einen in Reihe zu dem Lasttransistor geschalteten Shunt-Widerstand scheidet wegen der auftretenden Verlustleistungen aus.

Die DE 43 15 738 A1 beschreibt eine Schaltungsanordnung mit einem Lasttransistor und einem Messtransistor, die jeweils als MOSFET ausgebildet sind, deren Drain-Anschlüsse jeweils miteinander verbunden sind und die gemeinsam angesteuert sind. In Reihe zu der Laststrecke des Messtransistors, bzw. zwischen die Source-Anschlüsse des Last- und Messtransistors ist eine Strommessanordnung geschaltet, die einen zwischen den Gate-Anschluss und den Source-Anschluss des Lasttransis­ tors geschalteten Transistor ansteuert. Nachteilig ist, dass aufgrund eines Spannungsabfalles über der Strommessanordnung der Lasttransistor und der Messtransistor nicht mit identi­ schen Gate-Source-Spannungen betrieben werden, so dass der den Laststransistor durchfließende Laststrom nicht exakt über das Flächenverhältnis der beiden Transistoren und den den Messtransistor durchfließenden Messstrom ermittelbar ist.

Ziel der vorliegenden Erfindung ist es, eine Schaltungsanord­ nung mit einem Lasttransistor und einer Strombegrenzungsan­ ordnung zur Verfügung zu stellen, bei der die Strombegrenzung eine Begrenzung des Laststromes ab einem vorgegebenen Last­ strom bewirkt, der exakt ermittelbar ist.

Diese Aufgabe wird durch eine Schaltungsanordnung gemäß den Merkmalen des Anspruchs 1 gelöst.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Die vorliegende Schaltungsanordnung weist einen Lasttransis­ tor der einen ersten und zweiten Laststreckenanschluss und einen Steueranschluss aufweist, und eine Strombegrenzungsan­ ordnung auf. Die Strombegrenzungsanordnung weist einen Mess­ transistor mit einem ersten Laststreckenanschluss, der an den ersten Laststreckenanschluss des Lasttransistors angeschlos­ sen ist, einem zweiten Laststreckenanschluss und einem Steu­ eranschluss auf. Zwischen den zweiten Laststreckenanschluss des Messtransistors und den zweiten Laststreckenanschluss des Lasttransistors ist eine Strommessanordnung geschaltet, die ein von dem Strom durch den Messtransistor abhängiges Ansteu­ ersignal bereitstellt. Dieses Ansteuersignal steuert einen steuerbaren Widerstand an, der zwischen den Steueranschluss und den zweiten Laststreckenanschluss des Lasttransistors ge­ schaltet ist. Ferner weist die Spannungsbegrenzungsanordnung eine veränderliche Spannungsquelle auf, die zwischen dem Steueranschluss des Messtransistors und dem Steueranschluss des Lasttransistors eine von der Spannung zwischen den zwei­ ten Laststreckenanschlüssen des Messtransistors und des Last­ transistors abhängige Spannung, das heißt ein von der Span­ nung über der Strommessanordnung abhängige Spannung, bereit­ stellt.

Der Lasttransistor und der Messtransistor sind vom selben Leitungstyp, wobei der Steueranschluss bei Verwendung von MOS-Transistoren durch den Gate-Anschluss und der erste und zweite Laststreckenanschluss durch den Source- bzw. Drain- Anschluss des jeweiligen MOS-Transistors gebildet ist. Die veränderliche Spannungsquelle, die eine der Spannungsdiffe­ renz zwischen den zweiten Laststreckenanschlüssen der Tran­ sistoren entsprechende Spannung zwischen den Steueranschlüs­ sen der Transistoren bereitstellt, bewirkt, dass der Last­ transistor und der Messtransistor mit identischen Steuerspan­ nungen zwischen den jeweiligen Steuer- und Laststreckenan­ schlüssen, das heißt mit identischen Gate-Source-Spannungen bei MOS-Transistoren, betrieben werden. Der Strom durch den Messtransistor ist dann wenigstens annäherungsweise proporti­ onal zu dem Strom durch den Lasttransistor, wobei der Propor­ tionalitätsfaktor durch das Verhältnis der aktiven Transis­ torflächen bestimmt ist. Der Lasttransistor und der Messtran­ sistor sind vorzugsweise so dimensioniert, dass der maximale Strom durch den Messtransistor wenigstens um den Faktor 100 kleiner als der Strom durch den Lasttransistor ist.

Vorzugsweise sind der Lasttransistor und der Messtransistor in einem gemeinsamen Halbleiterkörper realisiert, wobei man sich zunutze macht, dass Leistungstransistoren üblicherweise aus einer Vielzahl gleichartig aufgebauter Transistorzellen bestehen, die jeweils eine Steuerelektrode und erste und zweite Anschlusszonen aufweisen. Die Steuerelektroden, näm­ lich die Gate-Elektroden bei MOS-Transistoren, und erste An­ schlusszonen, nämlich die Drain-Zonen bei MOS-Transistoren, sind dabei jeweils miteinander verbunden, wobei bei MOS- Transistoren in vertikaler Bauweise eine Rückseite des Halb­ leiterkörpers einen gemeinsamen Drain-Anschluss bildet. Zwei­ te Anschlusszonen der Zelle, nämlich Source-Zonen bei MOS- Transistoren, sind bei dieser Realisierung eines Leistungs­ transistors unabhängig voneinander verschaltbar. Zur Bildung des Lasttransistors werden die meisten der zweiten Anschluss­ zonen der Transistorzellen zusammengeschaltet während die zweiten Anschlusszellen der übrigen Transistorzellen zur Bil­ dung des Messtransistors zusammengeschaltet werden. Das Ver­ hältnis aus der Anzahl der den Lasttransistor bildenden Tran­ sistorzellen und der den Messtransistor bildenden Transistor­ zellen bestimmt den Proportionalitätsfaktor zwischen Last­ strom und Messstrom, wenn der Lasttransistor und der Mess­ transistor bei denselben Steuerspannungen betrieben werden.

Die Spannungsdifferenz zwischen den zweiten Laststreckenan­ schlüssen des Lasttransistors und des Messtransistors ist be­ dingt durch den Spannungsabfall an der dem Messtransistor nachgeschalteten Strommessanordnung, die den steuerbaren Wi­ derstand zwischen dem Steueranschluss und dem zweiten Last­ streckenanschluss des Lasttransistors ansteuert. Das Strom­ leitverhalten eines als MOS-Transistor ausgebildeten Leis­ tungstransistors ist bestimmt durch die zwischen seinem Steu­ eranschluss und seinem zweiten Laststreckenanschluss anlie­ gende Steuerspannung, das heißt durch die Gate-Source- Spannung. Der steuerbare Widerstand beeinflusst diese Steuer­ spannung und reduziert die Steuerspannung, um den Lasttran­ sistor abzuregeln, wenn der über den Messstrom erfasste Last­ strom einen vorgegebenen Wert übersteigt.

Die Strommessanordnung weist vorzugsweise eine Vergleicher­ anordnung auf, die ein von dem Messstrom abhängiges Signal mit einem Referenzsignal vergleicht und die den steuerbaren Widerstand abhängig von diesem Vergleich ansteuert. Der steuerbare Widerstand ist dabei vorzugsweise als MOS- Transistor ausgebildet.

Der Lasttransistor dient vorzugsweise als sogenannter High- Side-Schalter, der zwischen ein positives Versorgungspotenti­ al und eine Last geschaltet ist, wobei ein dem Lasttransistor abgewandter Anschluss der Last an einem negativen Versor­ gungspotential, bzw. Bezugspotential, liegt. Zur Ansteuerung des Lasttransistors ist an dessen Steueranschluss ein Ansteu­ erpotential erforderlich, das größer ist als das positive Versorgungspotential. Dieses Ansteuerpotential wird durch ei­ ne Ladungspumpe bereitgestellt.

Die vorliegende Erfindung wird nachfolgend in Ausführungsbei­ spielen anhand von Figuren näher erläutert. In den Figuren zeigt

Fig. 1 eine grundsätzliche Schaltungsanordnung einer er­ findungsgemäßen Schaltungsanordnung, mit einem Lasttransistor, einem Messtransistor, einer Strom­ messanordnung und einer an einen Steueranschluss des Messtransistors angeschlossenen veränderlichen Spannungsquelle,

Fig. 2 ein erstes Ausführungsbeispiel einer erfindungsge­ mäßen Schaltungsanordnung,

Fig. 3 ein zweites Ausführungsbeispiel einer erfindungsge­ mäßen Schaltungsanordnung,

Fig. 4 ein drittes Ausführungsbeispiel einer erfindungsge­ mäßen Schaltungsanordnung

Fig. 5 ein viertes Ausführungsbeispiel einer erfindungsge­ mäßen Schaltungsanordnung.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.

Die vorliegende Erfindung wird nachfolgend unter Verwendung jeweils eines n-leitenden MOS-Transistors als Lasttransistor und eines n-leitenden MOS-Transistors als Messtransistor er­ läutert. Gate-Anschlüsse dieser MOS-Transistoren bilden Steu­ eranschlüsse der Transistoren, Drain-Anschlüsse der MOS- Transistoren bilden erste Laststreckenanschlüsse dieser Tran­ sistoren und Source-Anschlüsse dieser MOS-Transistoren bilden zweite Laststreckenanschlüsse.

Fig. 1 veranschaulicht das Grundprinzip einer erfindungsge­ mäßen Schaltungsanordnung, die einen Lasttransistor TL und eine Strombegrenzungsanordnung ILIM zur Begrenzung eines durch den Lasttransistor TL fließenden Laststromes IL auf­ weist. Der Lasstransistor TL ist in dem Ausführungsbeispiel als High-Side-Schalter eingesetzt, dessen Drain-Source- Strecke D-S ist dementsprechend zwischen eine Klemme für ein positives Versorgungspotential Vbb und einen Ausgangsan­ schluss OUT geschaltet. Zwischen den Ausgangsanschluss OUT und ein negatives Versorgungspotential, bzw. ein Bezugspoten­ tial GND, ist eine Last RL anschließbar, die in Fig. 1 le­ diglich zur Erläuterung der Funktionsweise der erfindungsge­ mäßen Schaltungsanordnung als ohmscher Widerstand dargestellt und gestrichelt eingezeichnet ist.

Der Lasttransistor TL leitet, wenn an dessen Gate-Anschluss G ein Ansteuerpotential angelegt wird, welches vorzugsweise größer als das obere Versorgungspotential Vbb ist, um auf diese Weise die zwischen dem oberen Versorgungspotential Vbb und Bezugspotential GND anliegende Versorgungsspannung an die Last RL anzulegen. Zur Bereitstellung dieses Ansteuerpotenti­ als ist in Fig. 1 beispielhaft eine Ladungspumpe LP darge­ stellt, die in Reihe zu einem Schalter S1 zwischen das obere Versorgungspotential Vbb und den Gate-Anschluss G des Last­ transistors TL geschaltet ist. Die Ladungspumpe LP weist eine Reihenschaltung einer Spannungsquelle Uq, eines Widerstandes RP und einer Stromquelle Iq1 auf, wobei bei geschlossenem Schalter S1 an dem Gate-Anschluss G des Lasttransistors TL ein Potential zur Verfügung gestellt wird, welches um den Wert der von der Spannungsquelle Uq gelieferten Spannung über dem Wert des positiven Versorgungspotentials Vbb liegt. Um den Lasttransistor TL leitend anzusteuern muss dessen nicht näher eingezeichnete Gate-Kapazität, die sich aus einer Gate- Source-Kapazität und einer Gate-Drain-Kapazität zusammen­ setzt, geladen werden. Die Stromquelle Iq1 bestimmt dabei die Zeitdauer, innerhalb der diese Gate-Kapazität geladen und der Lasttransistor TL damit leitend wird. Zum Sperren des Last­ transistors TL wird dieser über eine Reihenschaltung eines zweiten Schalters S2 und einer zweiten Stromquelle Iq2 gegen Bezugspotential GND entladen.

Es sei darauf hingewiesen, dass die Ansteuerung des Lasttran­ sistors TL mittels einer Ladungspumpe in der in Fig. 1 dar­ gestellten Weise hinlänglich bekannt ist und nur zur Zwecken der Erläuterung der Funktionsweise der Schaltungsanordnung dargestellt ist.

Bei angesteuertem Lasttransistor TL und einer an die Aus­ gangsklemme OUT angeschlossenen Last RL wird der Lasttransis­ tor TL von einem Laststrom IL durchflossen. Zur Begrenzung dieses Laststromes IL, insbesondere bei einem Kurzschluss der Last RL, ist eine Strombegrenzungsanordnung ILIM vorgesehen, die einen zwischen den Gate-Anschluss G und den Source- Anschluss S des Lasttransistors TL geschalteten veränderli­ chen Widerstand R aufweist. Dieser Widerstand R ist durch ei­ ne Strommessanordnung 10 abhängig von einem Messstrom IS an­ gesteuert, wobei dieser Messstrom IS proportional zu dem Laststrom IL ist, wie im folgenden erläutert werden wird. Die Strommessanordnung 10 steuert mittels eines Ansteuersignals SI den veränderlichen Widerstand R derart an, dass der Wider­ standswert des veränderlichen Widerstandes R abnimmt, um die Gate-Source-Spannung des Lasttransistors TL zu reduzieren, bzw. um dessen Gate-Source-Kapazität wenigstens teilweise zu entladen, wenn der Laststrom IL einen vorgegebenen Schwellen­ wert übersteigt, um dadurch den Lasttransistor TL abzuregeln und den Laststrom IL zu begrenzen.

Zur Bereitstellung des Messstromes IS ist ein Messtransistor TS vorgesehen, der vom selben Leitungstyp wie der Lasttran­ sistor TL ist und dessen Drain-Anschluss an den Drain- Anschluss des Lasttransistors TL angeschlossen ist. Bedingt durch die zwischen den Source-Anschluss S des Messtransistors TS und den Ausgangsanschluss OUT, bzw. den Source-Anschluss des Lasttransistors TL, geschaltete Strommessanordnung 10 be­ finden sich die Source-Anschlüsse des Lasttransistors TL und des Messtransistors TS nicht auf demselben Potential. Die Spannungsdifferenz zwischen diesen Source-Potentialen ent­ spricht einer Spannung US, die über der Strommessanordnung 10 anliegt.

Diese über der Strommessanordnung 10 anliegende Spannung US wird mittels einer Spannungsmessanordnung 20 erfasst. Ein Ausgangssignal SU der Spannungsmessanordnung 20 steuert eine Spannungsquelle 30 an, die zwischen den Gate-Anschluss G des Messtransistors TS und den Gate-Anschluss G des Lasttransis­ tors TL geschaltet ist. Die Ansteuerung der veränderlichen Spannungsquelle 30 über die Spannungsmessanordnung 20 erfolgt derart, dass die von der veränderlichen Spannungsquelle 30 bereitgestellte Spannung der über der Strommessanordnung 10 anliegenden Spannung US entspricht. Das Gate-Potential des Messtransistors TS liegt damit um den Wert der Spannung US über dem Gate-Potential des Lasttransistors TL. Da das Sour­ ce-Potential des Messtransistors TS ebenfalls um den Wert der Spannung US über dem Wert des Source-Potentials des Lasttran­ sistors TL liegt, bewirkt die veränderliche Spannungsquelle 30, dass die Gate-Source-Spannung des Messtransistors TS der Gate-Source-Spannung des Lasttransistors TL entspricht. Der Lasttransistor TL und der Messtransistor TS werden dadurch annäherungsweise in denselben Arbeitspunkten betrieben. Die Arbeitspunkte sind deshalb nicht völlig identisch, weil die Drain-Source-Spannung des Messtransistors TS um den Wert der Spannung US geringer als die Drain-Source-Spannung des Last­ transistors TL ist.

Davon ausgehend, dass die Drain-Source-Spannung des Messtran­ sistors TS stets größer als die Spannung US über der Strom­ messanordnung 10 ist, kann jedoch davon ausgegangen werden, dass der den Messtransistor TS durchfließende Messstrom IS annäherungsweise proportional zu dem Laststrom IL ist. Der Proportionalitätsfaktor zwischen dem Laststrom IL und dem Messstrom IS wird durch das Verhältnis der aktiven Transis­ torfläche des Lasttransistors TL zu der aktiven Transistor­ fläche des Messtransistors TS, bzw. durch das Verhältnis der Anzahl der den Lasttransistor TL bildenden Transistorzellen zu der Anzahl der den Messtransistor TS bildenden Transistor­ zellen bestimmt.

Die Strommessanordnung 10 weist eine Vergleicheranordnung auf, welche den von dem Laststrom IL abhängigen Messstrom IS mit einem Referenzwert vergleicht und die abhängig von diesem Vergleich den veränderlichen Widerstand R über das Ansteuer­ signal SI ansteuert, um so den Lasttransistor TL bei Errei­ chen eines Schwellenwertes abzuregeln. Dieser Schwellenwert ist vorzugsweise veränderlich, um unterschiedlichste Anwen­ dungszwecke für die Schaltungsanordnung zu ermöglichen. Übli­ cherweise dient die Strombegrenzungsanordnung zum Schutz des Lasttransistors bei Störungen in der Last. Die Strombegren­ zungsanordnung kann jedoch auch zum Schutz der Last dienen, wenn sichergestellt werden soll, dass der durch den Lasttran­ sistor TL in die Last fließende Strom IL einen vorgegebenen Wert nicht überschreiten darf. Dieser von der Last abhängige Wert kann bei der Einstellung des Schwellenwertes in der Strombegrenzungsanordnung ILIM berücksichtigt werden.

Fig. 2 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung, wobei Ausführungsbeispiele für die Strommessanordnung 10, die veränderliche Spannungsquelle 30 und die Spannungsmessanordnung 20 im Detail dargestellt sind. Auf eine Darstellung der das Gate G des Lasttransistors TL entladenden Anordnung mit der Stromquelle Iq2 und dem Schal­ ter S2 gemäß Fig. 1, bzw. auf die Darstellung des Schalters S1 gemäß Fig. 1, ist in Fig. 2 aus Gründen der Übersicht­ lichkeit verzichtet.

Die in Fig. 2 dargestellte Strommessanordnung 10 weist einen ersten n-leitenden MOS-Transistor M3 und einen zweiten n- leitenden MOS-Transistor M4 auf, deren Gate-Anschlüsse und deren Source-Anschlüsse jeweils miteinander verbunden sind. Die Drain-Source-Strecke des ersten Transistors M3 ist zwi­ schen den Source-Anschluss S des Messtransistors TS und die Ausgangsklemme OUT bzw. den Source-Anschluss S des Lasttran­ sistors TL geschaltet. Der erste Transistor M3 ist als Diode verschaltet, d. h. dessen Drain-Anschluss ist an dessen Gate- Anschluss angeschlossen. Der zweite Transistor M4 ist in Rei­ he zu einer Stromquelle Iref zwischen den Gate-Anschluss G des Lasttransistors TL und die Ausgangsklemme OUT, bzw. den Source-Anschluss S des Lasttransistors TL geschaltet. Der steuerbare Widerstand ist in dem Ausführungsbeispiel als p- Kanal MOS-Transistor M ausgebildet, dessen Drain-Source- Strecke zwischen den Gate-Anschluss G des Lasttransistors TL und dessen Source-Anschluss S, bzw. die Ausgangsklemme OUT geschaltet ist. Der Source-Anschluss S des Transistors M ist dabei an den Gate-Anschluss G des Lasttransistors TL ange­ schlossen. Ein der Stromquelle Iref und dem zweiten Transis­ tor M4 gemeinsamer Knoten ist an den Gate-Anschluss G des Transistors M angeschlossen.

Die Funktionsweise dieser Strommessanordnung 10 zur Ansteue­ rung des Transistors M wird im folgenden kurz erläutert.

Der erste Transistor M3 wird von dem Messstrom IS des Mess­ transistors TS durchflossen. Der zweite Transistor M4, wird aufgrund der beschriebenen Verschaltung mit dem ersten Tran­ sistor M3 mit derselben Gate-Source-Spannung wie der erste Transistor M3 betrieben. Ist der durch die Referenzstromquel­ le Iref gelieferte Strom größer als der Messstrom IS, so fällt annäherungsweise die gesamte Spannung Ugs zwischen dem Gate-Anschluss G und dem Source-Anschluss S des Lasttransis­ tors TL über der Drain-Source-Strecke des zweiten Transistors M4 an, wodurch das Gate des p-leitenden MOS-Transistors M annäherungsweise auf dem Gate-Potential des Lasttransistors TL liegt. Die Gate-Source-Spannung des Transistors M ist damit annäherungsweise Null, der Transistor M sperrt. Ist der durch die Referenzstromquelle Iref gelieferte Strom kleiner als der Messstrom IS, so fällt ein Großteil der Gate-Source- Spannung Ugs über der Stromquelle Iref an, wodurch der Transistor M leitet und die Gate-Source-Kapazität des Lasttransistors TL entlädt, um den Lasttransistor abzuregeln.

Die Anordnung mit den beiden Transistoren M3, M4 und der Re­ ferenzstromquelle Iref bildet eine Vergleicheranordnung, die abhängig davon, ob der Messstrom IS größer oder kleiner als der Referenzstrom Iref ist, den Transistor M leitend oder sperrend ansteuert. Die Referenzstromquelle Iref ist vorzugs­ weise derart ausgebildet, dass der Referenzstrom einstellbar ist, um den Laststrom IL, ab welchem der Lasttransistor TL abregeln soll, einstellbar ist, um die erfindungsgemäße Schaltungsanordnung für unterschiedlichste Einsatzzwecke ver­ wenden zu können.

Die veränderliche Spannungsquelle weist im Ausführungsbei­ spiel eine Reihenschaltung eines p-leitenden MOS-Transistors M6 und eines n-leitenden MOS-Transistors M2 auf, wobei diese Reihenschaltung zwischen einen Knoten N1 für ein Versorgungs­ potential und den Gate-Anschluss G des Lasttransistors TL ge­ schaltet ist. Der Knoten N1 für Versorgungspotential wird in dem Ausführungsbeispiel durch einen dem Widerstand R und der Stromquelle Iq1 der Ladungspumpe LP gemeinsamen Knoten gebil­ det, wobei das an diesem Knoten N1 anliegende Potential annä­ herungsweise um dem Wert der von der Spannungsquelle Uq ge­ lieferten Spannung über dem Wert des positiven Versorgungspo­ tentials Vbb liegt. Der Transistor M2 der Reihenschaltung aus den beiden Transistoren M6, M2 ist als Diode verschaltet, d. h. dessen Drain-Anschluss ist an dessen Gate-Anschluss an­ geschlossen. Des weiteren ist die Drain-Source-Strecke dieses Transistors M2 zwischen den Gate-Anschluss G des Messtransis­ tors TS und den Gate-Anschluss G des Lasttransistors TL ge­ schaltet.

Die Reihenschaltung aus den Transistoren M6 und M2 der Span­ nungsquelle 30 wird von einem Strom durchflossen, welcher dem Messstrom IS durch den ersten Transistor M3 der Strommessan­ ordnung 10 entspricht. Der Transistor M2 der Spannungsquelle 30 ist vorzugsweise identisch dimensioniert wie der erste Transistor M3 der Strommessanordnung 10. Die über der Drain- Source-Strecke des Transistors M2 anliegende Spannung ent­ spricht daher der über der Drain-Source-Strecke des ersten Transistors M3 anliegenden Spannung US. Das Gate-Potentials des Messtransistors TS liegt somit um den Wert dieser Span­ nung US über dem Wert des Gate-Potentials des Lasttransistors TL.

Die Ansteuerung der veränderlichen Spannungsquelle 30 erfolgt über den Gate-Anschluss des Transistors M6. Zu dessen Ansteu­ erung ist eine Reihenschaltung eines Transistors M5 und eines Transistors M1 zwischen den Knoten N1 und die Ausgangsklemme OUT geschaltet. Der Transistor M1 ist vom selben Leitungstyp wie der Transistor M3 und vorzugsweise identisch dimensio­ niert. Der Gate-Anschluss des Transistors M1 ist an den Gate- Anschluss des Transistors M3 angeschlossen und die Source- Anschlüsse dieser beiden Transistoren M1, M3 sind miteinander verbunden. Der Transistor M5 ist vom selben Leitungstyp wie der Transistor M6 und diese beiden Transistoren M5, M6 sind identisch dimensioniert. Der Transistor M5 ist als Diode ver­ schaltet, d. h. dessen Drain-Anschluss ist an dessen Gate- Anschluss angeschlossen. Der Transistor M1, der mit der sel­ ben Gate-Source-Spannung wie der Transistor M3 der Strommess­ anordnung 10 betrieben wird, ruft durch den Transistor M5 ei­ nen Strom hervor, der dem Messstrom IS durch den Transistor M3 entspricht. Der Transistor M5, dessen Gate-Anschluss an den Gate-Anschluss des Transistors M6 angeschlossen ist und dessen Source-Anschluss an den Source-Anschluss des Transis­ tors M6 angeschlossen ist, überträgt diesen Strom IS auf die Reihenschaltung aus dem Transistor M6 und dem Transistor M2, um über dem Transistor M2 die Spannung US hervorzurufen.

Fig. 3 zeigt ein weiteres Ausführungsbeispiel einer erfin­ dungsgemäßen Schaltungsanordnung, die sich von der in Fig. 2 dargestellten dadurch unterscheidet, dass die veränderliche Spannungsquelle 30 anstelle des Transistors M2 einen ohmschen Widerstand R2 aufweist, der in Reihe zu dem Transistor M6 und zwischen die Gate-Anschlüsse des Messtransistors TS und des Lasttransistors TL geschaltet ist.

Anstelle des Transistors M1 gemäß Fig. 2 ist in der Span­ nungsmessanordnung eine Anordnung mit einem Transistor M7, einem ohmschen Widerstand R3 und einem Operationsverstärker OPV vorgesehen, wobei der Transistor M7 als n-leitender MOS- Transistor ausgebildet ist und in Reihe zu dem Widerstand R3 und dem bereits in Fig. 3 beschriebenen Transistor M5 zwi­ schen den Knoten N1 und die Ausgangsklemme OUT geschaltet ist. Der Operationsverstärker OPV weist eine Ausgangsklemme auf, die den Gate-Anschluss des Transistors M7 ansteuert. Ein erster Eingang des Operationsverstärkers OPV ist an einen dem Transistor M7 und dem ohmschen Widerstand R3 gemeinsamen Kno­ ten angeschlossen. Ein zweiter Eingang des Operationsverstär­ kers OPV ist an den Drain-Anschluss bzw. den Gate-Anschluss des Transistors M3 der Strommessanordnung 10 angeschlossen. Der Operationsverstärker OPV steuert den Transistor M7 so an, dass die über dem Widerstand R3 anliegende Spannung der Drain-Source-Spannung US des Transistors M3 der Strommessan­ ordnung 10 entspricht. Die Reihenschaltung aus den Transisto­ ren M5, M7 und dem ohmschen Widerstand R3 wird dabei von ei­ nem Strom I1 durchflossen. Der Transistor M5 überträgt diesen Strom I1 auf die Reihenschaltung aus dem Transistor 6 und dem ohmschen Widerstand R2. Der ohmsche Widerstand R2 besitzt bei einem Übersetzungsverhältnis 1 : 1 der beiden Transistoren M5 und M6 den selben Widerstandswert wie der Widerstand R3, so dass die über dem Widerstand R2 durch den Strom I1 hervorge­ rufene Spannung der Spannung US über der Drain-Source-Strecke des ersten Transistors M3 der Strommessanordnung 10 ent­ spricht. Ist das Übersetzungsverhältnis der Transistoren M5 und M6 nicht 1 : 1, so ist das Verhältnis der Widerstandswerte der Widerstände R2 und R3 entsprechend dem Übersetzungsver­ hältnis zu wählen.

Die Funktionsweise der Ansteuerung des Transistors M mittels der Strommessanordnung 10 entspricht der Funktionsweise bei der in Fig. 2 dargestellten und oben beschriebenen Schal­ tung.

Fig. 4 zeigt ein weiteres Ausführungsbeispiel einer erfin­ dungsgemäßen Schaltungsanordnung, welche sich von den in den Fig. 2 und 3 dargestellten Ausführungsbeispielen durch den Aufbau und die Funktionsweise der veränderlichen Spannungs­ quelle und der Spannungsmessanordnung unterscheidet. Der Auf­ bau und die Funktionsweise der in Fig. 4 dargestellten Strommessanordnung entspricht der in den Fig. 2 und 3 dar­ gestellten und beschriebenen Strommessanordnung.

Bei dem Ausführungsbeispiel gemäß Fig. 4 ist ein Kondensator C vorgesehen, dessen eine Anschlussklemme über einen Schalter S1 an den Drain-Anschluss des ersten Transistors M3 der Strommessanordnung 10 angeschlossen ist und dessen zweite An­ schlussklemme über einen zweiten Schalter S2 an den Source- Anschluss des ersten Transistors M3 der Strommessanordnung 10 angeschlossen ist. Die beiden Schalter S1, S2 werden gleich­ zeitig nach Maßgabe eines Ansteuersignals MS geöffnet oder geschlossen, um den Kondensator C bei geschlossenen Schalter S1, S2 parallel zu der Drain-Source-Strecke des Transistors M3 zu schalten und den Kondensator C auf den Wert der über der Drain-Source-Strecke des Transistors M3 anliegenden Span­ nung US aufzuladen.

Die zweite Anschlussklemme des Kondensators C ist weiterhin über einen dritten Schalter S3 an den Gate-Anschluss G des Lasttransistors TL angeschlossen und die erste Anschlussklem­ me des Kondensators C ist über einen Schalter S4 an den Gate- Anschluss G des Messtransistors TS angeschlossen. Die beiden Schalter S3, S4 werden jeweils gemeinsam geöffnet oder ge­ schlossen, wobei diese Schalter S3, S4 geöffnet werden, wenn die Schalter S1, S2 geschlossen werden und umgekehrt. Die Schalter S3, S4 sind dementsprechend durch ein Ansteuersignal angesteuert, welches durch Invertierung aus dem Ansteuersig­ nal MS hervorgeht.

Die Funktionsweise der dargestellten Schaltungsanordnung wird im folgenden kurz beschrieben. Bei geschlossenen Schaltern S1, S2 wird der Kondensator C auf die an dem ersten Transis­ tor M3 der Strommessanordnung 10 anliegende Spannung US auf­ geladen. Die Schalter S3, S4 sind dabei geöffnet. Bei an­ schließend geöffneten Schaltern S1, S2 und geschlossenen Schaltern S3, S4 wird an das Gate G des Messtransistors TS ein Potential angelegt, welches um den Wert der über dem Kon­ densator C anliegenden Spannung US über dem Wert des Gate- Potentials des Lasttransistors TL liegt. Der Messtransistor TS bleibt auch bei anschließend geöffneten Schaltern S3, S4 leitend, da dessen Gate-Source-Kapazität nicht entladen wer­ den kann.

Bei der Schaltungsanordnung gemäß Fig. 4 findet jeweils zeitlich aufeinanderfolgend eine Erfassung der über dem ers­ ten Transistor M3 anliegenden Spannung US durch Aufladen des Kondensators C und ein Anlegen der erfassten Spannung des Kondensators C zwischen die Gate-Anschlüsse des Messtransis­ tors TS und des Lasttransistors TL statt. Die Frequenz, mit welcher die Schalter S1 bis S4 geöffnet und geschlossen wer­ den bestimmt die Anzahl der pro Zeiteinheit vorgenommenen Messvorgänge.

Fig. 5 zeigt ein weiteres Ausführungsbeispiel einer erfin­ dungsgemäßen Schaltungsanordnung mit einer gegenüber den Aus­ führungsbeispielen gemäß der Fig. 2 bis 4 geänderten Strommessanordnung 10. Die veränderliche Spannungsquelle 30 und die Spannungsmessanordnung 20 in Fig. 5 entspricht der in Fig. 3 dargestellten und erläuterten.

Die Strommessanordnung 10 weist einen ohmschen Widerstand R4 auf, der zwischen den Source-Anschluss S des Messtransistors TS und den Source-Anschluss S des Lasttransistors TL geschal­ tet ist. Der den Messtransistor TS durchfließende Messstrom IS ruft über diesem Widerstand R3 eine Spannung US hervor, die in der anhand von Fig. 2 beschriebenen Weise auch an dem Widerstand R2 hervorgerufen wird, um das Gate-Potential des Transistors TS um den Wert der Spannung US über dem Gate- Potential des Lasttransistors TL zu halten. Als veränderli­ cher Widerstand zwischen dem Gate-Anschluss G und dem Source- Anschluss S des Lasttransistors TL ist ein Bipolartransistor B vorgesehen, der durch einen Operationsverstärker OPV2, der als Transkonduktanzverstärker ausgebildet ist, angesteuert ist. Dieser Operationsverstärker OPV2 vergleicht die über dem Widerstand R3 anliegende Spannung US mit einer von einer Re­ ferenzspannungsquelle Uref gelieferten Spannung. Dazu ist ein dem Source-Anschluss S des Messtransistors TS und dem Wider­ stand R3 gemeinsamer Knoten an einen ersten Anschluss des O­ perationsverstärkers OPV2 angeschlossen und die Referenzspan­ nungsquelle Uref ist an einen zweiten Eingang des Operations­ verstärkers OPV2 angeschlossen, wobei eine dem Operationsver­ stärker OPV2 abgewandte Klemme der Referenzspannungsquelle Uref an den Ausgangsanschluss OUT angeschlossen ist. Der Ope­ rationsverstärker OPV2 steuert den Bipolartransistor leitend an, wenn die Spannung US die von der Referenzspannungsquelle Uref gelieferte Spannung übersteigt, um dadurch den Lasttran­ sistor abzuregeln.

Bezugszeichenliste

C Kondensator
D Drain-Anschluss
G Gate-Anschluss
GND Bezugspotential
IL Laststrom
ILIM Strombegrenzungsanordnung
Iq1 Stromquelle
Iq2 Stromquelle
Iref Referenzstromquelle
IS Messstrom
LP Ladungspumpe
M MOS-Transistor
M3, M4, M5, M6, M7 MOS-Transistoren
OPV, OPV2 Operationsverstärker
OUT Ausgangsklemme
R veränderlicher Widerstand
RL Last
RP Widerstand
R2, R3 Widerstände
S Source-Anschluss
S1 bis S4 Schalter
TL Lasttransistor
TS Messtransistor
Uq Stromquelle
Uref Referenzspannungsquelle
US Spannung
Vbb Versorgungspotential

10

Strommessanordnung

20

Spannungsmessanordnung

30

veränderliche Stromquelle

40

veränderliche Spannungsquelle

Claims (11)

1. Schaltungsanordnung mit einem Lasttransistor (TL), der ei­ nen ersten Laststreckenanschluss (D), einen zweiten Laststre­ ckenanschluss (S) und einen Steueranschluss (G) aufweist, und mit einer Strombegrenzungsanordnung (ILIM), die folgende Merkmale aufweist:

• - einen Messtransistor (TS) mit einem ersten Laststreckenan­ schluss (D), der an den ersten Laststreckenanschluss (D) des Lasttransistors (TL) angeschlossen ist, einem zweiten Last­ streckenanschluss (S) und einem Steueranschluss (G),
• - eine zwischen den zweiten Laststreckenanschluss (S) des Messtransistors (TS) und den zweiten Laststreckenanschluss (S) des Lasttransistors geschaltete Strommessanordnung (10), die ein von dem Strom (IS) durch den Messtransistor (TS) ab­ hängiges Ansteuersignal (SI) bereitstellt,
• - einen zwischen den Steueranschluss (G) und den zweiten Laststreckenanschluss (S) des Lasttransistors (TL) geschalte­ ten steuerbaren Widerstand (R; M), der durch das Ansteuersig­ nal (SI) der Strommessanordnung (10) angesteuert ist,
• - eine veränderliche Spannungsquelle (30), die zwischen dem Steueranschluss des Messtransistors (TS) und dem Steueran­ schluss (G) des Lasttransistors (TL) eine von der Spannung (US) zwischen den zweiten Laststreckenanschlüssen (S) des Messtransistors (TS) und des Lasttransistors (TL) abhängige Spannung (US) bereitstellt.

2. Schaltungsanordnung nach Anspruch 1, bei dem der steuerba­ re Widerstand (R; M; B) als Transistor ausgebildet ist, des­ sen Laststrecke zwischen den Steueranschluss (G) und den zweiten Laststreckenanschluss (S) des Lasttransistors (TL) geschaltet ist und dessen Steueranschluss (G) das Ansteuer­ signal (SI) zugeführt ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, bei dem die Strommessanordnung (10) einen ersten und zweiten Transistor (M3, M4) mit jeweils einem ersten und zweiten Laststreckens­ anschluss (D, S) und einem Steueranschluss (G) aufweist, de­ ren Steueranschlüsse (G) miteinander verbunden sind und deren zweite Laststreckenanschlüsse (S) miteinander verbunden sind, wobei der erste Laststreckenanschluss (D) des ersten Transis­ tors (M3) an den zweiten Laststreckenanschluss (S) des Mess­ transistors (TS) angeschlossen ist und wobei der zweite Last­ streckenanschluss (D) des zweiten Transistors (M4) über eine Stromquelle (Iref) an einen Knoten für ein erstes Versor­ gungspotential angeschlossen ist, und wobei das Ansteuersig­ nal (Si) an einem der Stromquelle (Iref) und dem zweiten Transistor (M4) gemeinsamen Knoten abgreifbar ist.

4. Schaltungsanordnung nach Anspruch 3, bei der der Knoten für das erste Versorgungspotential der Steueranschluss (G) des Lasttransistors (TL) ist.

5. Schaltungsanordnung nach Anspruch 1 oder 2, bei dem die Strommessanordnung (10) einen zwischen die zweiten Laststre­ ckenanschlüsse (S) des Lasttransistors (TL) und des Messtran­ sistors (TS) geschalteten Widerstand (R3) und einen Operati­ onsverstärker (OPV2) aufweist, wobei ein erster Eingang des Operationsverstärkers an einen dem Messtransistor (TS) und dem Widerstand (R3) gemeinsamen Knoten angeschlossen ist und wobei ein zweiter Eingang des Operationsverstärkers (OPV2) an ein Referenzpotential (Uref) angeschlossen ist.

6. Schaltungsanordnung nach einem der vorangehenden Ansprü­ che, bei der die Spannungsquelle (30) eine Reihenschaltung eines Transistors (M6) und eines Widerstandes (M2; R2) zwi­ schen einem Knoten für ein zweites Versorgungspotential und dem Steueranschluss (G) des Lasttransistors (TL) aufweist, wobei der Steueranschluss (G) des Messtransistors (TS) an ei­ nen dem Transistor (M6) und dem Widerstand (M2; R2) gemeinsa­ men Knoten angeschlossen ist.

7. Schaltungsanordnung nach Anspruch 6, bei der der Wider­ stand als Transistor (M2) ausgebildet ist, der als Diode ver­ schaltet ist.

8. Schaltungsanordnung nach Anspruch 6 oder 7, bei der die Dimensionierung des als Widerstand dienenden Transistors (M2) der Spannungsquelle (30) der Dimensionierung des ersten Tran­ sistors (M3) der Strommessanordnung (10) entspricht.

9. Schaltungsanordnung nach einem der Ansprüche 6 bis 8, die eine Stromspiegelanordnung aufweist, die einen von dem Strom (IS) durch die Strommessanordnung (10) abhängigen Strom durch den Widerstand der Spannungsquelle (M2; R2) hervorruft.

10. Schaltungsanordnung nach einem der vorangehenden Ansprü­ che, bei der eine an die Steueranschlüsse (G) des Lasttran­ sistors (TL) und des Messtransistors (TS) gekoppelte Ladungs­ pumpenschaltung (LP) vorgesehen ist.

11. Schaltungsanordnung nach einem der vorangehenden Ansprü­ che, die einen Kondensator (C) aufweist, der über eine Schal­ teranordnung (S1, S2) parallel zu dem ersten Transistor (M3) oder dem Widerstand (R3) der Strommessanordnung (10) schalt­ bar ist und der mittels einer zweiten Schalteranordnung (S3, S4) zwischen die Steueranschlüsse (G) des Lasttransistors und des Messtransistors (TL, TS) schaltbar ist.