DE10147882A1 - Halbbrückenschaltung und Verfahren zu deren Ansteuerung - Google Patents

Abstract

Die vorliegende Erfindung betrifft eine Halbbrückenschaltung mit einem ersten und zweiten Halbleiterschalter (T1, T2), die in Reihe geschaltete Laststrecken (D-F) aufweisen und die abhängig von einem an einer Eingangsklemme (IN) anliegenden Eingangssignal (Sin) angesteuert sind. Es ist wenigstens eine erste Ansteuerschaltung (AS1) vorhanden, die an den Steueranschluss (G) des ersten Halbleiterschalters (T1) angeschlossen ist und die ein erstes Ansteuersignal (S1) zur Verfügung stellt. Dieses erste Ansteuersignal (AS1) ist von dem Eingangssignal (Sin) und von einem Strom (I2) von oder zu dem Steueranschluss (G) des zweiten Halbleiterschalters (T2) abhängig.

Description

• Die vorliegende Erfindung betrifft eine Halbbrückenschaltung gemäß den Merkmalen des Oberbegriffs des Anspruchs 1.
• Derartige Halbbrückenschaltungen mit zwei Halbleiterschaltern, insbesondere Leistungs-MOS-Transistoren sind allgemein bekannt und beispielsweise in der DE 40 32 014 A1 oder der US 5,356,118 beschrieben.
• Derartige Halbbrückenschaltungen werden häufig mit einer induktiven Last betrieben. Um eine Verlustleistung gering zu halten soll die Zeitdauer, während der beide Halbleiterschalter sperren, dabei möglichst kurz gehalten werden. Andererseits ist es unbedingt zu vermeiden, dass beide Halbleiterschalter gleichzeitig eingeschaltet sind. Es ist daher erforderlich, den Zeitpunkt, zu dem einer der Halbleiterschalter sperrt und der andere daher frühestens leiten darf, möglichst genau zu erkennen.
• Um zu verhindern, dass beide Halbleiterschalter gleichzeitig leiten, ist es bekannt nach einem Abschaltsignal für einen der Halbleiterschalter den anderen Halbleiterschalter erst zeitverzögert leitend anzusteuern.
• Eine derartige Schaltung ist einfach zu realisieren, hat jedoch den Nachteil, dass die Verzögerungszeit mit etwas Reserve bezüglich der größten vorkommenden Signalverzögerung ausgelegt werden muss. Je stärker die Signallaufzeiten schwanken können, umso größer ist die Verzögerungszeit und umso länger ist die Zeitdauer, während der beide Halbleiterschalter gleichzeitig abgeschaltet bleiben.
• In den Veröffentlichungen DE 40 32 014 A1 und US 5,365,118 sind Halbbrückenschaltungen mit Leistungs-MOS-Transistor beschrieben, bei denen ein Freigabesignal für einen sperrenden Leistungs-MOS-Transistor erst dann erzeugt wird, wenn die Gate Spannung des anderen MOS-Transistors auf einen Wert unterhalb einer Schwellenspannung, vorzugsweise der Einsatzspannung des MOS-Transistors, abgefallen ist.
• Allerdings weisen Leistungs-MOS-Transistoren einen nicht vernachlässigbaren Gate-Bahnwiderstand auf. Diese Transistoren sind üblicherweise aus einer Vielzahl gleichartiger Zellen aufgebaut, die jeweils eine Gate-Elektrode aufweisen. Dabei können die Gate-Elektroden eines Großteils der Zellen noch aufgeladen sein, und diese Zellen können daher noch leitend sein, während die Gate-Elektroden der in der Nähe des von außen zugänglichen Gate-Anschlusses angeordneten Zellen bereits entladen sind, so dass das von außen abgreifbare Gate- Potential bzw. die Gate-Spannung bereits unter einen Schwellenwert abgesunken ist. Damit besteht die Gefahr, dass der bislang sperrende Transistor bereits dann wieder leitend angesteuert wird, wenn der bislang leitende Transistor noch nicht vollständig sperrt, so dass während einer Zeitdauer, während der die verbleibende Gate-Ladung des zu sperrenden Transistors über den Gate-Bahnwiderstand abfließt, beide Transistoren leiten.
• Ziel der vorliegenden Erfindung ist es daher, eine Halbbrückenschaltung zur Verfügung zu stellen, bei der sichergestellt ist, dass wenigstens einer der Transistoren erst dann leitend angesteuert wird, wenn der andere sicher sperrt.
• Diese Aufgabe wird durch eine Ansteuerschaltung gemäß den Merkmalen des Anspruchs 1 gelöst. Ein Verfahren zur Ansteuerung einer Halbbrückenschaltung zur Lösung dieser Aufgabe ist Gegenstand des Anspruchs 9. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
• Die erfindungsgemäße Halbbrückenschaltung weist einen ersten und zweiten Halbleiterschalter, die jeweils einen Steueranschluss und eine Laststrecke aufweisen und deren Laststrecken in Reihe geschaltet sind, und zwischen den Laststrecken eine Ausgangsklemme zum Anschließen einer Last auf. Weiterhin ist wenigstens eine erste Ansteuerschaltung mit einem Ausgang, der an den Steueranschluss des ersten Halbleiterschalters angeschlossen ist und an dem ein erstes Ansteuersignal zur Verfügung steht, und eine Eingangsklemme, an der ein Eingangssignal anliegt, vorgesehen. Erfindungsgemäß ist der ersten Ansteuerschaltung ein von dem Eingangssignal abhängiges Signal und ein von einem Strom von oder zu dem Steueranschluss des zweiten Halbleiterschalters abhängiges erstes Freigabesignal zugeführt und das erste Ansteuersignal ist von dem Eingangssignal und dem Strom von oder zu dem Steueranschluss des zweiten Halbleiterschalters abhängig.
• Der erste Halbleiterschalter wird dabei vorzugsweise über das Freigabesignal erst dann leitend angesteuert, wenn der Entladestrom des Steueranschlusses des anderen Halbleiterschalters unter einen Referenzwert abgesunken ist. Damit ist gewährleistet, dass der zweite Halbleiterschalter vollständig sperrt bevor der erste Transistor leitend angesteuert wird, um dadurch zu verhindern, dass beide Transistoren gleichzeitig leiten.
• Der erste Halbleiterschalter, der abhängig von dem Steueranschluss-Entladestrom des zweiten Halbleiterschalters angesteuert wird, kann der High-Side-Schalter, also der zwischen ein positives Versorgungspotential und den Ausgangsanschluss geschaltete Halbleiterschalter, oder der Low-Side-Schalter, also der zwischen den Ausgangsanschluss und das Bezugspotential bzw. ein negatives Versorgungspotential geschaltete Schalter sein. Bei einer Ausführungsform der Erfindung ist vorgesehen, dass beide Halbleiterschalter abhängig von dem Steueranschluss-Strom des jeweils anderen Halbleiterschalters angesteuert werden.
• Die Halbleiterschalter sind vorzugsweise als MOS-Transistoren ausgebildet, der Steueranschluss des Halbleiterschalters entspricht dabei dem Gate-Anschluss des Transistors und die Laststrecke des Halbleiterschalters entspricht der Drain- Source-Strecke des Transistors.
• Bei einer Ausführungsform der Erfindung ist vorgesehen, dass das Freigabesignal, das der Ansteuerschaltung des einen Transistors zugeführt ist, zudem abhängig von einem Potential am Steueranschluss des anderen Transistors ist. Sowohl der Entladestrom als auch das Ansteuerpotential enthalten eine Information bezüglich des Schaltzustandes dieses Halbleiterschalters. Dadurch kann sichergestellt werden, dass der eine Halbleiterschalter über das Freigabesignal erst dann leitend angesteuert wird, wenn beide Größen ein Sperren des anderen Halbleiterschalters anzeigen.
• Zur Bereitstellung des ersten Freigabesignals ist eine Freigabeschaltung vorgesehen, die eine an den Steueranschluss des zweiten Halbleiterschalters angeschlossene erste Strommessanordnung, die ein Strommesssignal bereitstellt, aufweist. Entsprechend ist bei Ansteuerung des zweiten Halbleiterschalters abhängig von dem Steueranschlussstrom des ersten Halbleiterschalters eine zweite Freigabeschaltung vorhanden, die ein zweites Freigabesignal abhängig von einem von einer Strommessanordnung gelieferten zweiten Strommesssignal bereitstellt.
• Zum Vergleich des Strommesssignals mit einem Referenzsignal ist ein Komparator vorgesehen, wobei ein Komparatorausgangssignal das Freigabesignal bildet.
• Ist das Freigabesignal auch abhängig von dem Potential am Ausgang eines der Halbleiterschalter so ist vorgesehen, ein von diesem Potential abhängiges Signal mittels eines logischen Verknüpfungsglieds mit dem Komparatorausgangssignal zu verknüpfen, wobei am Ausgang des Verknüpfungsglieds das Freigabesignal anliegt.
• Die erste und/oder zweite Ansteuerschaltung weisen jeweils vorzugsweise eine Logikschaltung und eine der Logikschaltung nachgeschaltete Treiberschaltung auf, wobei der Logikschaltung das von dem Eingangssignal abhängige Signal und das Freigabesignal zugeführt sind und wobei die Treiberschaltung aus einem Ausgangssignal der Logikschaltung das jeweilige Ansteuersignal für den Halbleiterschalter erzeugt.
• Zur Ansteuerung der Halbleiterschalter ist in den Treiberschaltungen vorzugsweise jeweils ein erstes Schaltelement, das zwischen den Steueranschluss des angeschlossenen Halbleiterschalters und eine Klemme für ein erstes Ansteuerpotential geschaltet ist, und ein zweites Schaltelement, das zwischen den Steueranschluss und eine Klemme für ein zweites Ansteuerpotential geschaltet ist, vorgesehen. Bei Verwendung von n- leitenden MOS-Transistoren als Halbleiterschalter ist eine der Klemmen für die Ansteuerpotentiale vorzugsweise der Source-Anschluss des jeweiligen Transistors, um den Transistor zum Sperren über das angeschlossene Schaltelement gegen Bezugspotential zu entladen. Das erste und zweite Schaltelement sind vorzugsweise komplementär angesteuert, um Schaltverluste bei gleichzeitig leitenden Schaltelementen zu vermeiden.
• Gegenstand der Erfindung ist des weiteren ein Verfahren zur Ansteuerung eines Halbleiterschalters einer Halbbrückenschaltung, die zwei Halbleiterschalter mit jeweils einem Steueranschluss und einer Laststrecke aufweist, wobei die Laststrecken in Reihe geschaltet sind, und wobei der Halbbrückenschaltung ein Eingangssignal zugeführt ist. Erfindungsgemäß wird der eine Halbleiterschalter abhängig von dem Eingangssignal und einem Strom von oder zu dem Steueranschluss des anderen Halbleiterschalters angesteuert, um sicherzustellen, dass der Steueranschluss des anderen Halbleiterschalters, insbesondere das Gate bei Verwendung eines MOS-Transistors, vollständig entladen ist und dieser sperrt, bevor der eine Halbleiterschalter leitend angesteuert wird.
• Vorzugsweise wird der eine Halbleiterschalter frühestens dann leitend angesteuert wird, wenn der Strom am Steueranschluss des anderen Halbleiterschalters unter einen vorgegebenen Referenzwert abgesunken ist, ab dessen Erreichen davon ausgegangen werden kann, dass der andere Halbleiterschalter sperrt.
• Zudem ist bei einer Ausführungsform der Erfindung vorgesehen, auch das Potential an dem anderen Halbleiterschalter oder ein Ansteuersignal des anderen Halbleiterschalters für die Ansteuerung des einen Halbleiterschalters auszuwerten.
• Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigt
• Fig. 1 ein Schaltbild einer erfindungsgemäßen Halbbrückenschaltung, bei welcher einer der Halbleiterschalter der Halbbrücke über eine Ansteuerschaltung abhängig von einem Eingangssignal und einem Strom am Steueranschluss des anderen Halbleiterschalters der Halbbrücke angesteuert wird,
• Fig. 2 ein Schaltbild einer erfindungsgemäßen Halbbrückenschaltung, bei welcher beide Halbleiterschalter der Halbbrücke über eine Ansteuerschaltung abhängig von einem Eingangssignal und einem Strom am Steueranschluss des jeweils anderen Halbleiterschalters der Halbbrücke angesteuert werden,
• Fig. 3 Schaltbild einer Halbbrückenschaltung, bei welcher beide Halbleiterschalter der Halbbrücke über eine Ansteuerschaltung abhängig von einem Eingangssignal und einem Strom am Steueranschluss des jeweils anderen Halbleiterschalters der Halbbrücke angesteuert werden, wobei eine mögliche Ausführungsform der Ansteuerschaltungen im Detail dargestellt ist.
• In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
• Fig. 1 zeigt ein Schaltbild einer erfindungsgemäßen Halbbrückenschaltung, das einen ersten und zweiten Halbleiterschalter T1, T2 mit jeweils einem Steueranschluss G und einer Laststrecke D-S aufweist. Die Halbeiterschalter T1, T2 sind in dem Beispiel als n-leitende MOS-Transistoren ausgebildet, deren Gate-Anschluss den Steueranschluss G und deren Drain- Source-Strecke die Laststrecke D-S bildet.
• Die Drain-Source-Strecken D-S der Transistoren T1, T2 sind in Reihe zwischen Klemmen für ein Versorgungspotential V und ein Bezugspotential GND, insbesondere Masse, geschaltet. Die Halbbrückenschaltung dient zur Ansteuerung einer an eine Ausgangsklemme AK anschließbaren, nicht näher dargestellten Last, wobei der an die Ausgangsklemme AK angeschlossene Lastanschluss bei leitendem Transistor T1 an das Versorgungspotential und bei leitendem Transistor T2 an Bezugspotential GND angeschlossen wird.
• Die Halbbrückenschaltung weist eine Eingangsklemme IN auf, an der ein Eingangssignal Sin anliegt, nach dessen Maßgabe der erste und zweite Transistor T1, T2 leiten oder sperren. Zur Ansteuerung des ersten Transistors T1 ist eine Ansteuerschaltung AS1 vorgesehen, die mit einer Ausgangsklemme an den Gate-Anschluss G des Transisors T1 angeschlossen ist. Die Ansteuerschaltung AS1 des ersten Halbleiterschalters T1 stellt ein erstes Ansteuersignal S1 zur Ansteuerung des Transistors T1 zur Verfügung, wobei dieses Ansteuersignal S1 abhängig ist von einem von dem Eingangssignal Sin abhängigen Signal Sin1 das in Fig. 1 dem Eingangssignal Sin entspricht, und einem Freigabesignal FS1, die Eingängen der Ansteuerschaltung AS1 zugeführt sind. Das Freigabesignal FS1 ist wiederum abhängig von einem Strom I2 von oder zu dem Gate-Anschluss G des Transistors T2. Dieser Strom I2 wird durch eine dem Gate- Anschluss G des Transistors T2 vorgeschaltete Strommessanordnung M1 erfasst, die ein Strommesssignal als Freigabesignal bereitstellt.
• Die Ansteuerung des zweiten Transistors T2 erfolgt bei dem in Fig. 1 dargestellten Ausführungsbeispiel durch eine Treiberschaltung DRV, die im wesentlichen als Pegelwandler wirkt und einen an ihrem Eingang anliegenden logischen Signalpegel in einen zur Ansteuerung des Transistors T2 geeigneten Pegel umsetzt. Diese Treiberschaltung DRV ist erforderlich, da übliche Werte für die Ansteuerpegel 3 bis 5 Volt betragen, während Leistungstransistoren an ihren Gate-Anschlüssen Spannungspegel von 10 Volt und mehr erfordern. Ein derartiger Pegelwandler ist in nicht näher dargestellter Weise auch in der Ansteuerschaltung AS1 vorhanden. Die Treiberschaltung DRV ist in dem Ausführungsbeispiel gemäß Fig. 1 dazu ausgebildet, einen hohen Pegel an ihrem Eingang in einen entsprechend hohen Pegel an ihrem Ausgang und einen niedrigen Pegel an ihrem Eingang in einen entsprechend niedrigen Pegel an ihrem Ausgang umzusetzen. In entsprechender Weise setzt die Ansteuerschaltung AS1 einen hohen Pegel des Signals Sin1 in einen entsprechend hohen Pegel des Ansteuersignals S1 und einen niedrigen Pegel des Signals Sin1 in einen niedrigen Pegel des Ansteuersignals S2 um, wobei hierbei zusätzlich das Freigabesignal FS1 beachtet wird, wie im Folgenden erläutert ist.
• Zunächst sei angenommen, dass das Eingangssignal Sin einen Low-Pegel aufweist. Das Signal Sin2 am Eingang der Treiberschaltung DRV, das durch einen Inverter INV aus dem Eingangssignal Sin gebildet wird, nimmt einen High-Pegel an, der durch die Treiberschaltung DRV in einen zur leitenden Ansteuerung des Transistors T2 geeigneten High-Pegel umgesetzt wird, wodurch der Transistor T2 leitet. Das Signal Sin1 am Eingang der Ansteuerschaltung AS1 entspricht dem Eingangssignal Sin und weist einen Low-Pegel auf, wodurch sich auch das Ansteuersignal S1 auf einem Low-Pegel befindet und der Transistor T1 sperrt. Diese komplementäre Ansteuerung der Transistoren T1, T2 der Halbbrückenschaltung ist erforderlich, um Schaltverluste zu verringern, die insbesondere dann auftreten würden, wenn beide Transistoren T1, T2 gleichzeitig leiten und damit die Spannungsversorgung kurzschließen.
• Wechselt nun das Eingangssignal Sin von dem Low-Pegel auf einen High-Pegel, so nimmt das Signal Sin2, nach dessen Maßgabe der zweite Transistor T2 leitet oder sperrt, einen Low-Pegel an, der von der Treiberschaltung DRV in einen geeigneten Ansteuerpegel umgesetzt wird. Um den zweiten Transistor T2 zu sperren, muss die in dessen nicht näher dargestellter Gate- Kapazität gespeicherte Ladung über die Treiberschaltung DRV abfließen, die zum Sperren des Transistors T2 den Gate- Anschluss vorzugsweise mit Bezugspotential GND verbindet. Diese abfließende Ladung ruft einen Entladestrom I2 hervor, der durch die Strommessanordnung M1 erfasst wird. Die Ansteuerschaltung AS1 zur Ansteuerung des Transistors T1 ist dabei so ausgebildet, dass sie das Ansteuersignal S1 erst dann auf einen High-Pegel zieht, wenn der Entladestrom I2 des Transistors T2 unter einen vorgegebenen Referenzwert abgesunken ist, um sicherzustellen, dass die Gate-Kapazität des Transistor T2 ausreichend entladen ist, um diesen Transistor T2 zu sperren, bevor der Transistor T1 leitend angesteuert wird.
• Fig. 2 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Halbbrückenschaltung, bei der der erste Transistor T1 abhängig von dem Entladestrom I2 des zweiten Transistors T2 und bei dem der zweite Transistor T2 abhängig von einem Entladestrom I1 des ersten Transistors T1 angesteuert ist. Neben der bereits im Zusammenhang mit Fig. 1 erläuterten Ansteuerschaltung AS1 und der Strommessanordnung M1 ist bei dieser Ausführungsform eine zweite Ansteuerschaltung AS2 vorgesehen, die mit einer Ausgangsklemme an den Gate-Anschluss G des zweiten Transistors T2 angeschlossen ist. Dieser Ansteuerschaltung AS2 ist das durch Invertierung des Eingangsignals Sin gebildete Signal Sin2 sowie ein zweites Freigabesignal FS2 zugeführt, wobei das zweite Freigabesignal FS2 von dem Entladestrom I1 des ersten Transistors T1 abhängig ist, der durch eine zweite Strommessanordnung M2, die dem Gate- Anschluss G des ersten Transitors T1 vorgeschaltet ist, erfasst wird.
• Fig. 3 zeigt eine erfindungsgemäße Halbbrückenschaltung, bei welcher beide Transistoren T1, T2 abhängig von einem Entladestrom der Gate-Kapazität des jeweils anderen Transistors angesteuert sind, wobei in Fig. 3 Ansteuerschaltungen zur Realisierung einer solchen Funktion im Detail dargestellt sind.
• Jede der Ansteuerschaltungen AS1, AS2 weist eine Logikschaltung LS1, LS2 zur Verknüpfung des jeweiligen von dem Eingangssignal Sin abhängigen Signals Sin1 oder Sin2 mit dem jeweiligen Freigabesignal FS1, FS2 und eine der jeweiligen Logikschaltung LS1, LS2 nachgeschaltete Treiberschaltung DRV1, DRV2 auf. Der Aufbau und die Funktionsweise der Ansteuerschaltungen wird zunächst anhand der Ansteuerschaltung für den Transistor T1 erläutert.
• Die Treiberschaltung DRV1 zur Ansteuerung des Transistors T1 weist eine Reihenschaltung eines p-leitenden MOS-Transistors T12 und eines n-leitenden Transistors T11 auf, wobei die Drain-Source-Strecke des n-leitenden Transistors T11 zwischen den Gate-Anschluss G und den Source-Anschluss S des Transistors T1 geschaltet ist und wobei die Drain-Source-Strecken der Transistoren T11, T12 in Reihe geschaltet an eine Hilfsspannungsquelle Q1 angeschlossen sind. Die Transistoren T11, T12 sind jeweils an ihren Drain-Anschlüssen miteinander verbunden, und über diesen Verbindungspunkt an den Gate- Anschluss G des Transistors T1 angeschlossen. Die Transistoren T11, T12 werden über ein gemeinsames, am Ausgang eines Inverters INV11 anliegendes Steuersignal angesteuert, wobei dieses Steuersignal über jeweilige Treiberschaltungen DRV12, DRV11, die den Transistoren T11, T12 vorgeschaltet sind, verstärkt wird. Da die Transistoren T11, T12 komplementär zueinander sind und diese durch dasselbe Ansteuersignal angesteuert werden ist sichergestellt, dass nur jeweils einer der beiden Transistoren T11, T12 leitet. Leitet der Transistor T11, so wird die Gate-Kapazität des Transistors T1 über diesen Transistor nach Source-Potential entladen und der Transistor T1 sperrt. Sperrt der Transistor T11 und leitet der Transistor T12 so wird der Gate-Anschluss G des Transistors T1 auf ein Potential gelegt, welches um den Wert der von der Hilfsspannungsquelle Q1 gelieferten Spannung über dem Source- Potential S des Transistors T1 liegt, so dass dieser Transistor leitet. Die Hilfsspannungsquelle Q1, die mit einer Klemme an den Source-Anschluss S des Transistors T1 angeschlossen ist, ist vorzugsweise in hinlänglich bekannter Weise als Bootstrap-Schaltung ausgebildet.
• Die Ansteuerung der Transistoren T11, T12 und damit des Transistor T1 erfolgt nach Maßgabe eines Signals S11, das dem Inverter INV11 zugeführt ist. Dieses Signal S11 wird von der Logikschaltung LS1 abhängig von einem Signal Sin1, das von dem Eingangssignal Sin abhängig ist und einem Freigabesignal FS1 erzeugt. Das Signal Sin1 wird in dem Beispiel aus dem Eingangssignal Sin durch zwei hintereinander geschaltete Inverter INV31, INV32 erzeugt, so dass dessen Pegel dem Pegel des Eingangssignals Sin entspricht. Das Eingangssignal Sin1 ist dem Rücksetz-Eingang R eines RS-Flip-Flops FF1 und einem Eingang eines Und-Gliedes UND11 zugeführt. Der Ausgangsanschluss Q des Flip-Flops FF1 ist an den anderen Eingang des Und-Gliedes UND11 angeschlossen, an dessen Ausgang das Signal S11 anliegt. Dem Setz-Eingang S des Flip-Flops FF1 ist das Freigabesignal FS1 zugeführt, das, wie noch näher erläutert wird, von dem Entladestrom des zweiten Transistors T2 und zusätzlich von dem Ansteuerpotential dieses Transistors T2 abhängig ist.
• Die in Fig. 3 dargestellte Schaltung ist derart ausgestaltet, dass der Transistor T1 bei einem Low-Pegel des Eingangssignals Sin sperrt. Das Signal Sin1 weist dann wie auch das Signal S11 einen Low-Pegel auf, wodurch der Transistor T11 über den Inverter INV1 und den Treiber DRV11 leitend angesteuert wird, um Gate G und Source S des Transistors T1 kurzzuschließen und diesen zu sperren. Wechselt das Eingangssignal Sin und damit das Signal Sin1 von dem Low-Pegel auf einen High-Pegel, so wird das Flip-Flop FF1 zurückgesetzt, so dass an dessen Ausgang Q ein Low-Pegel anliegt, wodurch das Signal S11 am Ausgang des Und-Glieds UND11 trotz des High-Pegels des Signals Sin1 einen Low-Pegel annimmt und der Transistor T1 zunächst gesperrt bleibt. Der Transistor T1 bleibt dabei so lange gesperrt, bis das Freigabsignal FS1 einen High-Pegel annimmt, um das Flip-Flop FF1 zu setzen, so dass an dessen Ausgang Q ein High-Pegel anliegt. Das Signal S11 nimmt dann ebenfalls einen High-Pegel an, wodurch der Transistor T11 über den Inverter INV11 und den Treiber DRV11 gesperrt und der Transistor T12 über den Inverter INV11 und den Treiber DRV12 leitend angesteuert wird.
• Die Ansteuerschaltung zur Ansteuerung des zweiten Transistors T2 weist in entsprechender Weise eine Treiberschaltung DRV2 mit einer Reihenschaltung eines p-leitenden Transistors T22 und eines n-leitenden Transistors T21 auf, die über einen Inverter INV21 und jeweilige Treiberschaltungen DRV22, DRV21 abhängig von einem Signal S21 angesteuert werden. Wird dabei der zwischen den Gate-Anschluss G und den Source-Anschluss S des Transistors T2 geschaltete Transistor T21 leitend angesteuert, so wird die Gate-Kapazität über den Transistor T21 nach Bezugspotential GND entladen. Hieraus resultiert ein Entladestrom I2, der von einer Strommessanordnung M1, die in Reihe zu dem Transistor T21 geschaltet ist, erfasst und zur Bildung des Freigabesignals FS1 herangezogen wird.
• Ein von der Strommessanordnung M1 bereitgestelltes Strommesssignal MS1 wird dazu dem Minus-Eingang eines Komparators K1 zugeführt, an dessen Plus-Eingang ein Referenzsignal V1 anliegt. Das Ausgangssignal K1 des Komparators bleibt dabei solange auf einem Low-Pegel, solange das Strommesssignal MS1 oberhalb des Referenzsignals V1 bleibt, bzw. solange der Entladestrom I2 größer als ein vorgegebener, von dem Referenzsignal V1 abhängiger, Wert ist. Ein am Ausgang des Komparators K1 anliegendes Vergleichssignal VS1 wird einem Und-Glied UND12 zugeführt, an dessen Ausgang das Freigabesignal FS1 anliegt. Neben dem Entladestrom I2 des Transistors T2 ist das Freigabesignal FS1 in dem dargestellten Ausführungsbeispiel auch von dem Ansteuerpotential bzw. einem Ansteuersignal des zweiten Transistors T2 abhängig. Dieses Potential bzw. dieses Ansteuersignal ist wiederum von dem Schaltzustand des Transistors T21 abhängig, der zwischen den Gate-Anschluss G und den Source-Anschluss S des Transistors T2 geschaltet ist, wobei der zweite Transistor T2 leitet, wenn der Transistor T21 sperrt, und der zweite Transistor T2 sperrt, wenn der Transistor T21 leitet. Der Schaltzustand dieses Transistors T21 ist abhängig von dem Potential an dessen Gate-Anschluss. Zur Erfassung des Ansteuerpotentials des zweiten Transistors T2 ist somit ein zweiter Eingang des Und-Glieds UND12 an den Gate-Anschluss des Transistors T21 angeschlossen. Ein an diesem Gate-Anschluss des Transistors T21 abgreifbares Signal P1 nimmt dabei einen High-Pegel an, wenn der Transistor T21 leitet, um den Transistor T2 zu sperren, und das Potential P1 nimmt einen Low-Pegel an, um den zweiten Transistor T2 leitend anzusteuern. Das Ansteuerpotential an dem zweiten Transistor T2 ist damit unmittelbar abhängig von dem Potential P1 an dem Transistor T21, das somit zur Auswertung des Ansteuerpotentials des zweiten Transistors T2 herangezogen werden kann.
• Zusammenfassend nimmt das Freigabesignal FS1 damit nur dann einen High-Pegel an, wenn der Transistor T21 leitet, um den Transistor T2 zu sperren, und wenn der Entladestrom I2 des Transistors T2 unter einen vorgegebenen Wert abgesunken ist, wenn also angenommen werden kann, dass der zweite Transistor T2 sicher sperrt. Somit ist bei der erfindungsgemäßen Halbbrückenschaltung sichergestellt, dass eine Freigabe des ersten Transistors T1 zur leitenden Ansteuerung erst dann erfolgt, wenn der zweite Transistor T2 sicher sperrt.
• In entsprechender Weise wird bei der in Fig. 3 dargestellten Halbbrückenschaltung der Transistor T2 erst dann leitend angesteuert, wenn der Transistor T1 sicher sperrt. Die Ansteuerschaltung zu Ansteuerung des zweiten Transistors T2 weist eine der ersten Logikschaltung LS1 entsprechende Logikschaltung LS2 mit einem Flip-Flop FF2 und einem Und-Glied UND21 auf. Zur Erzeugung eines zweiten Freigabesignals FS2 ist in Reihe zu dem Transistor T11 der Treiberschaltung DRV1 eine Strommessanordnung M2 vorgesehen, der ein Komparator K2 und ein Und-Glied UND22 nachgeschaltet sind, wobei ein Eingang des Und-Glieds an den Gate-Anschluss des Transistors T11 angeschlossen ist. Ein von der Strommessanordnung M2 geliefertes Strommesssignal MS2 wird durch den Komparator K2 mit einem Referenzsignal V2 verglichen.
• Die Logikschaltungen LS1, LS2, die Treiberschaltungen DRV1, DRV2 und die Vergleicherschaltungen La den Und-Gliedern UND12, UND22 und den Komparatoren K1, K2 sind jeweils Teil einer der Ansteuerschaltungen AS1, AS2 gemäß Fig. 2.
• Abhängig vom jeweiligen Anwendungsfall kann, wie in den Fig. 2 und 3 dargestellt, vorgesehen werden, beide Halbleiterschalter jeweils abhängig vom Entladestrom des anderen Halbleiterschalters anzusteuern, oder es kann vorgesehen werden, nur jeweils einen der beiden Halbleiterschalter abhängig vom Entladestrom des jeweils anderen Halbleiterschalters anzusteuern. Wenngleich in Fig. 1 erläutert wurde, den High- Side-Schalter T1 abhängig vom Endladestrom des Low-Side- Schalters T2 anzusteuern, so ist es selbstverständlich, dass anstelle des High-Side-Schalters T1 auch der Low-Side- Schalter T2 abhängig vom Entladestrom des High-Side-Schalters angesteuert werden kann.
• Das Und-Glied UND12, der Komparator K1, die Referenzspannungsquelle V1 und die Strommessanordnung M1 in Fig. 3 bilden eine Freigabeschaltung FGS1 zur Erzeugung des ersten Freigabesignals FS1. Entsprechend bilden das Und-Glied UND22, der Komparator K2, die Referenzspannungsquelle V1 und die Strommessanordnung M1 eine Freigabeschaltung FGS2 zur Erzeugung des zweiten Freigabesignals FS2. Diese Freigabeschaltungen FGS1, FGS2, die Freigabesignale FS1, FS2 abhängig von einem Gate-Strom der Transistoren T1, T2 und - bei der in Fig. 3 dargestellten Ausführungsform - von dem Ansteuerpotential der Transistoren T1, T2 bereitstellen, können auf beliebige andere Weise realisiert werden. Bezugszeichenliste AK Ausgangsklemme
  AS1, AS2 Ansteuerschaltungen
  D Drain-Anschluss
  DRV Treiberschaltung
  DRV1, DRV2 Treiberschaltungen
  DRV12, DRV11 Treiber
  DRV22, DRV21 Treiber
  FF1, FF2 RS-Flip-Flops
  FS1, FS2 Freigabesignale
  G Gate-Anschluss
  GND Bezugspotenzial
  I1, I2 Entladeströme
  INV Inverter
  INV11, INV21 Inverter
  INV31, INV32 Inverter
  K1, K2 Komparatoren
  LS1, LS2 Logikschaltungen
  M1, M2 Strommessanordnungen
  Q1, Q2 Hilfsspannungsquellen
  S Source-Anschluss
  Sin Eingangssignal
  Sin1, Sin2 von dem Eingangssignal abhängige Signale
  T1, T2 Transistoren
  T11, T21 n-leitende Transistoren
  T12, T22 p-leitende Transistoren
  UND11, UND12 Und-Glieder
  UND21, UND21 Und-Glieder
  V Versorgungsspannung
  V1, V2 Referenzsignale
  VS1, VS2 Vergleichssignale
  

Claims (12)

1. Halbbrückenschaltung, die folgende Merkmale aufweist:

- einen ersten und zweiten Halbleiterschalter (T1, T2) die jeweils einen Steueranschluss (G) und eine Laststrecke (D-S) aufweisen und deren Laststrecken (D-S) in Reihe geschaltet sind,

- eine Ausgangsklemme (OUT) zwischen den Laststrecken (D-S) der Halbleiterschalter (T1, T2),

- wenigstens eine erste Ansteuerschaltung (AS1) mit einem Ausgang, der an den Steueranschluss (G) des ersten Halbleiterschalters (T1) angeschlossen ist und an dem ein erstes Ansteuersignal (S1) zur Verfügung steht,

- eine Eingangsklemme (IN), an der ein Eingangssignal (Sin) anliegt,

dadurch gekennzeichnet, dass
der ersten Ansteuerschaltung (AS1) ein von dem Eingangssignal (Sin) abhängiges Signal (Sin1) und ein von einem Strom (I2) von oder zu dem Steueranschluss (G) des zweiten Halbleiterschalters (T2) abhängiges erstes Freigabesignal (FS1) zugeführt ist und dass das erste Ansteuersignal (S1) von dem Eingangssignal (Sin) und dem Strom von oder zu dem Steueranschluss des zweiten Halbleiterschalters abhängig ist.

2. Halbbrückenschaltung nach Anspruch 1, bei der das erste Freigabesignal (FS1) zudem abhängig von einem Potential am Steueranschluss (G) des zweiten Transistors (T2) oder einem Ansteuersignal des zweiten Transistors (T2) ist.

3. Halbbrückenschaltung nach Anspruch 1 oder 2, die eine erste Freigabeschaltung (FGS), die das erste Freigabesignal (FS1) bereitstellt, aufweist, wobei die Freigabeschaltung (FGS1) eine erste Strommessanordnung (M1) aufweist, die in einen Strompfad zu dem Steueranschluss (G) des ersten Halbleiterschalters (T1) geschaltet ist und die ein Strommesssignal (MS1) bereitstellt, von dem das Freigabesignal (FS1) abhängig ist.

4. Halbbrückenschaltung nach Anspruch 3, bei der das Strommesssignal (MS1) und ein Referenzsignal (V1) einem Komparator (K1) zugeführt sind, wobei Komparatorausgangssignal und ein von dem Potential an dem Steueranschluss (G) des zweiten Halbleiterschalters (T2) abhängiges Signal (P1) einem logischen Verknüpfungsglied (UND12) zugeführt sind, an dessen Ausgang das Freigabesignal (FS1) anliegt.

5. Halbbrückenschaltung nach einem der vorangehenden Ansprüche, bei der die erste Ansteuerschaltung (AS1) eine Logikschaltung (LS1) und eine der Logikschaltung (LS1) nachgeschaltete Treiberschaltung (DRV1) aufweist, wobei der Logikschaltung (LS1) das Eingangssignal (Sin) und das Freigabesignal (FS1) zugeführt sind und wobei die Treiberschaltung (DRV1) aus einem Ausgangssignal der Logikschaltung (LS1) das erste Ansteuersignal (S1) erzeugt.

6. Halbbrückenschaltung nach Anspruch 5, bei der die Treiberschaltung (DRV1) ein erstes Schaltelement (T11), das zwischen den Steueranschluss (G) des angeschlossenen Halbleiterschalters (T1) und eine Klemme für ein erstes Ansteuerpotential geschaltet ist, und ein zweites Schaltelement (T12), das zwischen den Steueranschluss (G) und eine Klemme für ein zweites Ansteuerpotential geschaltet ist, aufweist.

7. Halbbrückenschaltung nach Anspruch 6, bei der das erste und zweite Schaltelement (T11, T12) komplementär abhängig von dem Ausgangssignal der Verknüpfungsschaltung (LS1) angesteuert sind.

8. Halbbrückenschaltung nach einem der vorangehenden Ansprüche, die eine zweite Ansteuerschaltung (AS2) mit einem Ausgang, der an den Steueranschluss (G) des zweiten Halbleiterschalters (T2) angeschlossen ist und an dem ein zweites Ansteuersignal (S2) zur Verfügung steht, aufweist, wobei der zweiten Ansteuerschaltung (AS2) ein von dem Eingangssignal (Sin) abhängiges Signal (Sin2) und ein von einem Strom (I1) von oder zu dem Steueranschluss (G) des ersten Halbleiterschalters (T2) abhängiges zweites Freigabesignal (S21) zugeführt ist und dass das zweite Ansteuersignal (S2) von dem Eingangssignal (Sin) und dem Strom (I1) von oder zu dem Steueranschluss (G) des ersten Halbleiterschalters (T1) abhängig ist.

9. Verfahren zur Ansteuerung eines Halbleiterschalters (T1) einer Halbbrückenschaltung, die zwei Halbleiterschalter (T1, T2), mit jeweils einem Steueranschluss (G) und einer Laststrecke (D-S) aufweist, wobei die Laststrecken (D-S) in Reihe geschaltet sind, und wobei der Halbbrückenschaltung ein Eingangssignal (Sin) zugeführt ist, dadurch gekennzeichnet, dass der eine Halbleiterschalter (T1) abhängig von dem Eingangssignal (S3) und einem Strom (I2) von oder zu dem Steueranschluss (G) des anderen Halbleiterschalters (T2) angesteuert wird.

10. Verfahren nach Anspruch 9, bei dem der eine Halbleiterschalter (T1) frühestens dann leitend angesteuert wird, wenn der Strom am Steueranschluss (G) des anderen Halbleiterschalters (T2) unter einen Referenzwert abgesunken ist.

11. Verfahren nach Anspruch 8, bei dem der eine Halbleiterschalter (T1) frühestens dann leitend angesteuert wird, wenn der Strom am Steueranschluss (G) des anderen Halbleiterschalters (T2) unter einen Stromreferenzwert abgesunken ist und wenn ein Potential an dem Steueranschluss (G) des anderen Halbleiterschalters (T2) unter einen Potentialreferenzwert abgesunken ist.

12. Verfahren nach einem der Ansprüche 8 bis 11, bei dem beide Halbleiterschalter (T1, T2) abhängig von dem Ansteuersignal (S3) und einem Strom von oder zu dem Steueranschluss (G) des jeweils anderen Halbleiterschalters angesteuert werden.