DE10117384A1

DE10117384A1 - Battery-operated sensor device has consumed power controlled by clock unit, based on storage of electrical signal in memory

Info

Publication number: DE10117384A1
Application number: DE2001117384
Authority: DE
Inventors: Mario Motz; Hans Altrichter
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-04-06
Filing date: 2001-04-06
Publication date: 2002-10-17
Anticipated expiration: 2021-04-07
Also published as: DE10117384B4

Abstract

The device has at least one sensor unit (7,8) for converting a measured value into an electric signal. A memory (3) buffers the electric signal. An evaluation device evaluates the stored electrical signal. Power consumption by the sensor unit for conversion of the measured values is started under the control of a clock unit (4) or external request, and the consumption of power by the sensor unit is ended under the control of the clock unit, after the electric signal is stored in the memory.

Description

Die vorliegende Erfindung betrifft eine Sensorvorrichtung. Die vorliegende Erfindung betrifft insbesondere eine batteriebetriebene Sensorvorrichtung.The present invention relates to a Sensor device. The present invention relates to in particular a battery-operated sensor device.

Sensorvorrichtungen, insbesondere Sensorvorrichtungen für batteriebetriebene Geräte im Dauerbetrieb, sollten eine möglichst geringe Leistungsaufnahme aufweisen. Daher werden Sensorvorrichtungen üblicherweise "gepulst" betrieben, d. h. die gesamte Sensorvorrichtung wird nur kurz für die Zeit, in der man Information von ihr beziehen möchte, in Betrieb genommen und für den Rest der Zeit abgeschaltet. Eine derartige Betriebsweise einer Sensorvorrichtung ist beispielsweise in dem US Patent 5,619,137 gezeigt.Sensor devices, in particular sensor devices for battery-operated devices in continuous operation, one should have the lowest possible power consumption. Therefore Sensor devices usually operated "pulsed", i. H. the entire sensor device is only used briefly for the time who wants to get information from her in operation taken and switched off for the rest of the time. A is such an operating mode of a sensor device for example, shown in U.S. Patent 5,619,137.

Bei der Auswertung von Sensorsignalen wird häufig eine Demodulation des Signals mit Hilfe von Kapazitäten durchgeführt. Insbesondere bei sogenannten "gechoppten Hallsensoren", wie sie beispielsweise in dem US Patent 5,621,319 gezeigt sind, ist in deren Signalkette nach der resistiven Vorverstärkung eine Demodulation mit Hilfe von Kapazitäten üblich.A is often used when evaluating sensor signals Demodulation of the signal using capacities carried out. Especially with so-called "chopped" Hall sensors ", as for example in the US patent 5,621,319 is shown, is in their signal chain after the resistive preamplification using demodulation Capacities common.

Fig. 4 zeigt diesen Aspekt der in dem US Patent 5,621,319 offenbarten Ausführungsform. Die Signale von einem Hall-Element H werden von einem Operationsverstärker V verstärkt und über Schalter auf Kondensatoren geführt. Anschließend werden die Signale über die Treiberstufen V1, V2, V3 und V4 zu einem Addierer geführt, der die Widerstände R1 und den Verstärker K umfaßt. Zum Ausgleich einer sich in dem Hall-Element H bildenden Offset-Spannung wird die Richtung des Hall-Stroms I_H durch das Hall-Element H periodisch verändert, was durch die Phasen ϕ1 und nϕ1 angedeutet ist. Figure 4 shows this aspect of the embodiment disclosed in US Patent 5,621,319. The signals from a Hall element H are amplified by an operational amplifier V and routed to capacitors via switches. The signals are then fed via driver stages V1, V2, V3 and V4 to an adder which includes resistors R1 and amplifier K. To compensate for an offset voltage forming in the Hall element H, the direction of the Hall current I _H is periodically changed by the Hall element H, which is indicated by the phases ϕ1 and nϕ1.

Bei der Auswertung von Sensorsignalen ist es wünschenswert, daß eine möglichst geringe Leistungsaufnahme der gesamten Sensorvorrichtung gewährleistet werden kann. Die bisher eingesetzten Maßnahmen des "gepulsten" Betriebs führen leider bei vielen Anwendungen noch nicht zu einer ausreichenden Begrenzung der Leistungsaufnahme der Sensorvorrichtung.It is when evaluating sensor signals desirable that the lowest possible power consumption the entire sensor device can be guaranteed. The previously used measures of "pulsed" operation unfortunately not one for many applications sufficient limitation of the power consumption of the Sensor device.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Sensorvorrichtung bereitzustellen, welche die genannten Nachteile des Standes der Technik vermindert bzw. ganz vermeidet. Der vorliegenden Erfindung liegt insbesondere die Aufgabe zugrunde, eine Sensorvorrichtung bereitzustellen, welche eine geringe Leistungsaufnahme aufweist.The present invention is therefore based on the object to provide a sensor device which the mentioned disadvantages of the prior art reduced or completely avoids. The present invention lies in particular the task of providing a sensor device, which has a low power consumption.

Diese Aufgabe wird von der Sensorvorrichtung gemäß des unabhängigen Patentanspruchs 1 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beiliegenden Zeichnungen.This task is performed by the sensor device according to the independent claim 1 solved. More beneficial Embodiments, configurations and aspects of present invention result from the dependent Claims, the description and the accompanying Drawings.

Erfindungsgemäß wird eine Sensorvorrichtung bereitgestellt, die zumindest eine Sensoreinheit zur Umwandlung zumindest einer Meßgröße in zumindest ein elektrisches Signal, zumindest eine Speichereinheit zur temporären Speicherung des elektrischen Signals, zumindest eine Auswerteeinheit zur Auswertung des in der Speichereinheit gespeicherten elektrischen Signals und zumindest eine Takteinheit aufweist, wobei die Leistungsaufnahme der Sensoreinheit zur Umwandlung der Meßgröße in das elektrische Signal gesteuert durch die Takteinheit zu vorgegebenen Zeiten oder auf externe Anforderung gestartet wird und die Leistungsaufnahme der Sensoreinheit gesteuert durch die Takteinheit beendet wird nachdem das elektrische Signal in der Speichereinheit gespeichert ist.According to the invention, a sensor device provided that at least one sensor unit for Conversion of at least one measured variable into at least one electrical signal, at least one storage unit for temporary storage of the electrical signal, at least an evaluation unit for evaluating the in the Storage unit stored electrical signal and has at least one clock unit, the Power consumption of the sensor unit for converting the Measured variable in the electrical signal controlled by the Clock unit at specified times or on external ones Request is started and the power consumption of the Sensor unit controlled by the clock unit is terminated after the electrical signal in the storage unit is saved.

Die erfindungsgemäße Sensorvorrichtung besitzt den Vorteil, daß gesamte Leistungsaufnahme der Sensorvorrichtung deutlich reduziert werden kann. Dies ist von besonderem Vorteil für resistive Sensoren, deren primäre Verarbeitungsstufen (Sensoreinheit) die Leistungsaufnahme der gesamten Sensorvorrichtung wesentlich bestimmen. Die Sensoreinheit ist bei der erfindungsgemäßen Sensorvorrichtung nur solange in Betrieb, wie es für die primäre Signalgewinnung notwendig ist. Die Sensoreinheit wird abgeschaltet noch bevor die Auswerteeinheit die Auswertung des Signale beendet hat. Somit ist die Sensoreinheit während der übrigen Signalverarbeitungsphase im wesentlichen abgeschaltet. Wird zum Erreichen einer hohen Genauigkeit eine zeitlich lange Auswertephase eingesetzt, ergibt sich eine entsprechend hohe Leistungsersparnis gegenüber herkömmlichen Sensorvorrichtungen.The sensor device according to the invention has the Advantage that total power consumption of the sensor device can be significantly reduced. This is special Advantage for resistive sensors, their primary Processing stages (sensor unit) the power consumption of the determine the entire sensor device significantly. The Sensor unit is in the sensor device according to the invention only operate as long as it is for the primary Signal acquisition is necessary. The sensor unit will switched off even before the evaluation unit started the evaluation signal has ended. Thus the sensor unit is during the rest of the signal processing phase essentially off. To achieve high accuracy, a a long evaluation phase results in a correspondingly high performance savings compared to conventional ones Sensor devices.

Gemäß einer bevorzugten Ausführungsform wird die Leistungsaufnahme der Auswerteeinheit zur Auswertung des in der Speichereinheit gespeicherten elektrischen Signals gesteuert durch die Takteinheit gestartet nachdem das elektrische Signal in der Speichereinheit gespeichert ist und die Leistungsaufnahme der Auswerteeinheit wird gesteuert durch die Takteinheit zu vorgegebenen Zeiten oder auf externe Anforderung beendet. Durch diese Maßnahme kann zusätzlich Leistung gespart werden, da die Auswerteeinheit erst nach der Gewinnung des primären Signals in Betrieb genommen wird.According to a preferred embodiment, the Power consumption of the evaluation unit for evaluating the in electrical signal stored in the storage unit controlled by the clock unit started after that electrical signal is stored in the storage unit and the power consumption of the evaluation unit is controlled by the clock unit at predetermined times or on external Request ended. This measure can also Performance can be saved because the evaluation unit only after the Obtaining the primary signal is put into operation.

Die erfindungsgemäße Sensorvorrichtung bietet somit ein deutlich reduzierte Leistungsaufnahme während des in der Regel kurzzeitigen Betriebs der gesamten Sensorvorrichtung, da durch ein geeignetes, durch die Takteinheit gesteuertes Ablaufschema das Signal in sequentieller Abfolge so verarbeitet wird, daß die verschiedenen Einheiten der Sensorvorrichtung jeweils nur für einen kurzen, klar definierten Zeitraum im Einsatz sind. Dieser klar definierten Einsatzzeitraum einer Einheit ist in der Regel deutlich kürzer als der Betriebszeitraum der gesamten Sensorvorrichtung. Am Ende der Betriebsphase einer Einheit wird das generierte Signal in einem temporären Zwischenspeicher gespeichert und danach die jeweilige Einheit abgeschaltet und die nächstfolgende Einheit erfüllt ihre Funktion mit der zwischengespeicherten Information.The sensor device according to the invention thus offers one significantly reduced power consumption during the Generally short-term operation of the entire sensor device, because by a suitable, controlled by the clock unit Flow diagram the signal in sequential order like this is processed that the different units of the Sensor device only for a short, clear defined period of time. This clearly defined The period of use of a unit is usually clear shorter than the total operating period Sensor device. At the end of the operating phase of a unit the generated signal is in a temporary Buffer saved and then the respective unit switched off and the next unit fulfills its Function with the cached information.

Gemäß einer weiteren bevorzugten Ausführungsform ist die Sensoreinheit über zumindest einen ersten, von der Takteinheit gesteuerten Schalter mit der Speichereinheit verbunden. Weiterhin ist es bevorzugt, wenn die Speichereinheit über zumindest einen zweiten, von der Takteinheit gesteuerten Schalter mit der Auswerteeinheit verbunden ist. Auf diese Weise können die einzelnen Einheiten der erfindungsgemäßen Sensorvorrichtung sicher voneinander getrennt werden, so daß die Abschaltung einer Einheit sich nicht auf die anderen Einheiten auswirken kann.According to a further preferred embodiment, the Sensor unit via at least a first one Clock unit controlled switch with the storage unit connected. It is further preferred if the Storage unit via at least a second, of which Clock-controlled switch with the evaluation unit connected is. In this way, the individual units the sensor device according to the invention safely from each other be separated so that the shutdown of a unit itself cannot affect the other units.

Gemäß einer weiteren bevorzugten Ausführungsform ist als Speichereinheit zumindest eine Demodulationseinheit mit zumindest einem Kondensator vorgesehen. Für die Realisierung des Zwischenspeichers sind somit in der Regel keine zusätzlichen Einheiten erforderlich, weil zur Gewinnung eines genauen offset-bereinigten Signals ohnehin häufig eine so genannte "gechoppte" Signalverarbeitung vorgenommen wird, die eine nachfolgende Demodulation erfordert, welche bevorzugt mit Hilfe von Kapazitäten realisiert wird. Während der Signalgewinnung wird Spannung auf den Kapazitäten abgespeichert, die Demodulation erfolgt darauf bevorzugt durch Parallelschaltung dieser Kapazitäten, wobei sie zuvor von den vorhergehenden Schaltungsteilen abgetrennt werden. Die Signalspannung steht nach der Demodulation auf den Kapazitäten gespeichert zur Verfügung. Es kann nun die Sensoreinheit mit hohem Stromverbrauch zur Signalgewinnung abgeschaltet werden und mit einer in der Regel weniger leitungsintensiven Auswerteeinheit die weitere Verarbeitung durchgeführt werden.According to a further preferred embodiment, as Storage unit with at least one demodulation unit provided at least one capacitor. For the realization the buffer are therefore usually not additional units required because of obtaining a exact offset-adjusted signal is often so called "chopped" signal processing is carried out subsequent demodulation requires, which is preferred is realized with the help of capacities. During the Signal acquisition becomes tension on the capacities stored, the demodulation is preferably carried out on it by connecting these capacitors in parallel, having previously be separated from the previous circuit parts. The signal voltage is after the demodulation on the Capacities saved are available. It can now Sensor unit with high power consumption for signal acquisition be switched off and with one usually less line-intensive evaluation unit for further processing be performed.

Gemäß einer weiteren bevorzugten Ausführungsform weist die Auswerteeinheit zumindest einen Komparator auf. Dabei ist es bevorzugt, wenn zumindest eine Referenzwerteinheit vorgesehen ist, die zumindest einen Referenzwert für den Komparator bereitstellt. Dabei ist es weiterhin bevorzugt, wenn die Referenzwerteinheit zumindest eine Stromquelle aufweist. Weiterhin ist es insbesondere bevorzugt, wenn die Referenzwerteinheit mit einem Referenzwerteingang des Komparators verbunden ist. Die Schaltschwelle des Komparator wird somit nicht durch Stromeinspeisung im Eingangszweig des Komparators vor dem Komparator erzeugt, sondern aus Sicht der Speicher- bzw. Demodulationseinheit im Komparator selbst. Die Schwelleneinstellung ist in diesem Sinn in den Komparator integriert.According to a further preferred embodiment the evaluation unit has at least one comparator. It is it is preferred if at least one reference value unit is provided which has at least one reference value for the Provides comparator. It is further preferred if the reference value unit has at least one current source having. Furthermore, it is particularly preferred if the Reference value unit with a reference value input of the Comparator is connected. The switching threshold of the comparator is therefore not caused by current feed in the input branch of the Comparator generated before the comparator, but from the perspective of Storage or demodulation unit in the comparator itself In this sense, the threshold setting is in the comparator integrated.

Weiterhin ist es bevorzugt, wenn die Auswerteeinheit eine Logikeinheit aufweist, welche die Ergebnisse des Komparators verarbeitet. Die logischen Kombination der Ergebnisse ermöglicht dabei insbesondere die Durchführung von Algorithmen zur Fehlerunterdrückung. Damit ist eine bessere Störunterdrückung als in herkömmlichen Systemen möglich, weil spezielle Filtereigenschaften in digitaler Schaltungstechnik platzsparend aufgebaut und realisiert werden können. Um eine vergleichbare Störunterdrückung mit einem analogen Filter zu realisieren wäre eine unvergleichlich größere Chipfläche nötig.It is further preferred if the evaluation unit has a logic unit, which the results of Comparator processed. The logical combination of In particular, results enable the implementation of Error suppression algorithms. So that's a better one Interference suppression than possible in conventional systems because special filter properties in digital circuit technology can be built and implemented in a space-saving manner. To one comparable interference suppression with an analog filter would be an incomparably larger chip area necessary.

Gemäß einer weiteren bevorzugten Ausführungsform weist die Takteinheit zumindest einen Oszillator mit einer einstellbaren Oszillatorfrequenz auf. Indem die Oszillatorfrequenz im zwischen den kurzen Betriebsphasen der Sensorvorrichtung in einen sogenannten "Standbymode" geschaltet (d. h. verringert) wird, ist eine zusätzliche Leistungseinsparung möglich. Durch eine Verringerung der Oszillatorfrequenz nimmt der Oszillator, der als einziger Schaltungsteil in der Standbyphase aktiv bleibt, weniger Strom auf.According to a further preferred embodiment the clock unit has at least one oscillator with one adjustable oscillator frequency. By the Oscillator frequency in between the short operating phases of the Sensor device in a so-called "standby mode" switched (i.e. reduced) is an additional one Performance savings possible. By reducing the The oscillator frequency is taken by the oscillator, which is the only one Circuit part remains active in the standby phase, less Current on.

Die Erfindung wird nachfolgend anhand von Figuren der Zeichnung näher dargestellt. Es zeigen:The invention is explained below with reference to figures of the Drawing shown in more detail. Show it:

Fig. 1 eine schematische Darstellung einer Ausführungsform einer erfindungsgemäßen Sensorvorrichtung, Fig. 1 is a schematic representation of an embodiment of a sensor device according to the invention,

Fig. 2 eine schematische Darstellung der zeitlichen Abfolge der Taktsignale CLK1, CLK2, CLK3, CP, und CS sowie den zeitlichen Verlauf der Spannungen an den Kondensatoren C1 und C2, Fig. 2 is a schematic illustration of the timing of the clock signals CLK1, CLK2, CLK3, CP, CS, and as well as the timing of the voltages across the capacitors C1 and C2,

Fig. 3 den Komparator und die Referenzwerteinheit aus Fig. 1, Fig. 3 shows the comparator and the reference value unit of FIG. 1,

Fig. 4 eine schematische Darstellung einer Sensorvorrichtung nach dem Stand der Technik, Fig. 4 is a schematic representation of a sensor device according to the prior art,

Fig. 1 zeigt eine schematische Darstellung einer Ausführungsform einer erfindungsgemäßen Sensorvorrichtung. Die erfindungsgemäßen Sensorvorrichtung umfaßt eine Sensoreinheit mit einem Hall-Element 7 sowie einer Verstärkerstufe 8, eine Speichereinheit 3, eine Auswerteeinheit 1 sowie eine Takteinheit 4. Im vorliegenden Beispiel ist die Speichereinheit 3 als eine Demodulationseinheit 3 ausgebildet, welche vier Kondensatoren C1, C2, C3 und C4 aufweist, die jeweils direkt über die "ersten" Schalter 33 mit der Sensoreinheit verbunden sind. Fig. 1 is a schematic illustration showing an embodiment of a sensor device according to the invention. The sensor device according to the invention comprises a sensor unit with a Hall element 7 and an amplifier stage 8 , a memory unit 3 , an evaluation unit 1 and a clock unit 4 . In the present example, the memory unit 3 is designed as a demodulation unit 3 which has four capacitors C1, C2, C3 and C4, which are each connected directly to the sensor unit via the "first" switches 33 .

Weiterhin weist die Demodulationseinheit 3 die "zweiten" Schalter 32 auf, welche die Kondensatoren C1, C2, C3 und C4 mit der Auswerteeinheit 1 verbinden.Furthermore, the demodulation unit 3 has the “second” switches 32 , which connect the capacitors C1, C2, C3 and C4 to the evaluation unit 1 .

Das Hall-Element 7 mißt ein magnetisches Feld, indem ein sogenannter "Hall-Strom I_H" durch das Hall-Element 7 geführt wird, was in Abhängigkeit von der Stärke des magnetischen Feldes eine sogenannte "Hallspannung" zur Folge hat. Diese Hallspannung wird als Eingangssignal über die Verstärkerstufe 8 zu der Demodulationseinheit 3 geführt. Dabei wird die Hallspannung wird durch das sogenannte "Choppen" (getakteten Betrieb) des Hall-Elements 7 und der Verstärkerstufe 8 und der nachfolgenden Demodulation mit Hilfe der Kapazitäten C1, C2, C3 und C4 offsetbereinigt. Die Steuerung des Ablaufs der Signalverarbeitung übernimmt dabei die Takteinheit 4. Fig. 2 zeigt eine schematische Darstellung der zeitlichen Abfolge der von der Takteinheit 4 erzeugten Taktsignale CLK1, CLK2, CLK3, CP und CS.The Hall element 7 measures a magnetic field by passing a so-called "Hall current I _H " through the Hall element 7, which results in a "Hall voltage" depending on the strength of the magnetic field. This Hall voltage is fed as an input signal to the demodulation unit 3 via the amplifier stage 8 . The Hall voltage is offset-adjusted by the so-called "chopping" (clocked operation) of the Hall element 7 and the amplifier stage 8 and the subsequent demodulation with the aid of the capacitances C1, C2, C3 and C4. The clock unit 4 controls the sequence of the signal processing. FIG. 2 shows a schematic representation of the chronological sequence of the clock signals CLK1, CLK2, CLK3, CP and CS generated by the clock unit 4 .

Wie aus Fig. 2 ersichtlich ist während der primären Signalverarbeitung das Taktsignal CP und damit die Sensoreinheit mit dem Hall-Element 7 und der Verstärkerstufe 8 aktiv. Während der primären Signalverarbeitung ist das Taktsignal CS und damit die Auswerteeinheit 1 inaktiv. Die primäre Signalverarbeitung erfolgt, indem die während des Taktsignals CLK1 gewonnene Hallspannung differentiell auf den Kondensatoren 1 und 3 und die während des Taktsignals CLK2 gewonnene Hallspannung, deren Vorzeichen durch Auskreuzung vor dem Vorverstärker invertiert wird, auf den Kondensatoren 2 und 4 abgespeichert wird. Dabei setzen die Taktsignale CLK1 und CLK2 zu einer Zeit t2 bzw. t3 nach Inbetriebnahme von Hall-Element 7 und Verstärkerstufe 8 zur Zeit t1 ein. Durch die Taktsignale CLK1 und CLK2 werden insbesondere die entsprechenden die entsprechenden "ersten" Schalter 33 geschlossen. As can be seen from FIG. 2, the clock signal CP and thus the sensor unit with the Hall element 7 and the amplifier stage 8 are active during the primary signal processing. The clock signal CS and thus the evaluation unit 1 is inactive during the primary signal processing. The primary signal processing takes place in that the Hall voltage obtained during the clock signal CLK1 is stored differentially on the capacitors 1 and 3 and the Hall voltage obtained during the clock signal CLK2, the sign of which is inverted by crossing out in front of the preamplifier, on the capacitors 2 and 4 . The clock signals CLK1 and CLK2 start at a time t2 and t3 after the start-up of Hall element 7 and amplifier stage 8 at time t1. The corresponding "first" switches 33 are closed in particular by the clock signals CLK1 and CLK2.

Danach wird durch das Eintreten des Taktsignals CLK3 zur Zeit t5 die Demodulation des Eingangssignals durch Zusammenschaltung der Kapazitäten 1 und 2 sowie 3 und 4 abgeschlossen. Die Sensoreinheit mit dem Hall-Element 7 und die Verstärkerstufe 8 wird durch das Öffnen der "ersten" Schalter 33 zu den Zeitpunkten t3 bzw. t4 von den Kondensatoren C1, C2, C3 und C4 getrennt und kann nun zum Zeitpunkt t6 abgeschaltet werden. Das Nutzsignal steht auf den parallel-geschalteten Kapazitäten C1-C2 sowie C3-C4 gespeichert zur Verfügung und kann von der Auswerteeinheit 1, die erst zu Zeitpunkt t7 mit dem Einsetzen des Taktsignals CS in Betrieb genommen wird, weiter verarbeitet werden.Thereafter, the demodulation of the input signal is completed by interconnection of capacitances 1 and 2 and 3 and 4 by the occurrence of clock signal CLK3 at time t5. The sensor unit with the Hall element 7 and the amplifier stage 8 is separated from the capacitors C1, C2, C3 and C4 by opening the "first" switches 33 at times t3 and t4 and can now be switched off at time t6. The useful signal is stored on the capacitors C1-C2 and C3-C4 connected in parallel and can be further processed by the evaluation unit 1 , which is only put into operation at time t7 with the onset of the clock signal CS.

Der Signalverlauf auf den Kapazitäten C1 und C2 ist ebenfalls in Fig. 2 gezeigt. An der Kapazität C1 wird mit Eintreten des Taktsignals CLK1 die Ausgangsspannung der Verstärkerstufe 8 angelegt und verbleibt dort nach Beendigung des Taktsignals CLK1. Ebenso wird die Kapazität C2 während des Taktsignals CLK2 mit der Verstärkerstufe 8 verbunden und die Spannung bleibt nach Beendigung des Taktsignals C2 erhalten. Mit dem Taktsignal CLK3 stellt sich durch Parallelschaltung von der Kapazitäten C1 und C2 der Mittelwert der beiden Spannungen d. h. das demodulierte Signal, auf beiden Kapazitäten ein.The signal curve on the capacitors C1 and C2 is also shown in FIG. 2. When the clock signal CLK1 occurs, the output voltage of the amplifier stage 8 is applied to the capacitance C1 and remains there after the clock signal CLK1 has ended. Likewise, the capacitor C2 is connected to the amplifier stage 8 during the clock signal CLK2 and the voltage is retained after the clock signal C2 has ended. With the clock signal CLK3, the mean value of the two voltages, ie the demodulated signal, is established on both capacitances by connecting capacitances C1 and C2 in parallel.

Die sekundäre Signalverarbeitung erfolgt nun in der Auswerteeinheit 1. Im vorliegenden Beispiel umfaßt die Auswerteeinheit 1 einen Komparator 2, eine Referenzwerteinheit 5 und eine Logikeinheit 6. Dabei dient Komparator 2 zur Umwandlung des analogen, auf den Kapazitäten C1, C2, C3 und C4 gespeicherten Eingangssignals in ein binäres Ausgangssignal.The secondary signal processing now takes place in the evaluation unit 1 . In the present example, the evaluation unit 1 comprises a comparator 2 , a reference value unit 5 and a logic unit 6 . Comparator 2 is used to convert the analog input signal stored on capacitors C1, C2, C3 and C4 into a binary output signal.

Zur Einstellung der Komparatorschwelle ist die Referenzwerteinheit 5 vorgesehen, die im vorliegenden Beispiel zwei Referenzwerte für den Komparator 2 bereitstellt. Wie aus Fig. 3 ersichtlich weist der Komparator 2 eine Eingangsstufe 21 und eine Verstärkerstufe 22 auf. Dabei ist die Eingangsstufe 21 als ein Differenzverstärker mit den Transistoren 23 und 24 aufgebaut. Die Transistoren 23 und 24 sind über die Widerstände 25 und 26 mit einem Bezugspotential, beispielsweise Masse, verbunden. Zwischen dem Transistor 23 und dem Widerstand 25 bzw. zwischen dem Transistor 24 und dem Widerstand 26 sind Anschlüsse angeordnet, welche die Eingangsstufe 21 mit der Referenzwerteinheit 5 verbinden.To set the comparator threshold, the reference value unit 5 is provided, which in the present example provides two reference values for the comparator 2 . As can be seen from FIG. 3, the comparator 2 has an input stage 21 and an amplifier stage 22 . The input stage 21 is constructed as a differential amplifier with the transistors 23 and 24 . The transistors 23 and 24 are connected to a reference potential, for example ground, via the resistors 25 and 26 . Connections are arranged between the transistor 23 and the resistor 25 or between the transistor 24 and the resistor 26 , which connect the input stage 21 to the reference value unit 5 .

Die Referenzwerteinheit 5 umfaßt zwei Stromquellen 51 und 52 sowie die Schaltern SW1 und SW2. Dabei werden die Schalter SW1 und SW2 von den Taktsignalen SW und SWq gesteuert. Die Taktsignale SW und SWq werden ebenfalls von der Takteinheit 4 erzeugt. Ist das Taktsignal SW aktiv und damit der Schalter SW1 geschlossen, wird durch die Stromquelle 51 ein Strom in den Widerstand 25 eingeprägt, so daß ein Spannungsabfall über den Widerstand 25 erzeugt. Dieser Spannungsfall führt zur Einstellung eines ersten Referenzwerts für den Komparator 2. Ist das Taktsignal SWq aktiv und damit der Schalter SW2 geschlossen, wird durch die Stromquelle 52 ein Strom in den Widerstand 26 eingeprägt, so daß ein Spannungsabfall über den Widerstand 26 erzeugt. Dieser Spannungsfall führt zur Einstellung eines zweiten Referenzwerts für den Komparator 2. Die Schaltschwelle des Komparator wird somit nicht durch Stromeinspeisung im Eingangszweig des Komparators vor dem Komparator erzeugt, sondern aus Sicht der Demodulationseinheit im Komparator selbst. Die Schwelleneinstellung ist in diesem Sinn in den Komparator integriert.The reference value unit 5 comprises two current sources 51 and 52 and the switches SW1 and SW2. The switches SW1 and SW2 are controlled by the clock signals SW and SWq. The clock signals SW and SWq are also generated by the clock unit 4 . If the clock signal SW is active and the switch SW1 is closed, a current is impressed into the resistor 25 by the current source 51 , so that a voltage drop across the resistor 25 is generated. This voltage drop leads to the setting of a first reference value for the comparator 2 . If the clock signal SWq is active and the switch SW2 is closed, a current is impressed into the resistor 26 by the current source 52 , so that a voltage drop across the resistor 26 is generated. This voltage drop leads to the setting of a second reference value for the comparator 2 . The switching threshold of the comparator is thus not generated by current feed in the input branch of the comparator in front of the comparator, but from the point of view of the demodulation unit in the comparator itself. The threshold setting is integrated in the comparator in this sense.

Durch die Bereitstellung von zwei Referenzwerten für den Komparator 2 kann, eine entsprechende Auswertelogik (nicht gezeigt) vorausgesetzt, eine deutlich verbesserte Unterdrückung von Störungen in der Signalverarbeitung erzielt werden. Eine entsprechende Schaltungsanordnung für die Auswertelogik ist in der gleichzeitig eingereichten Patentanmeldung INF-P10561-DE gezeigt, deren Inhalt hiermit durch Rückbezug aufgenommen wird.Providing two reference values for the comparator 2 , provided that appropriate evaluation logic (not shown), can achieve a significantly improved suppression of interference in the signal processing. A corresponding circuit arrangement for the evaluation logic is shown in the simultaneously filed patent application INF-P10561-DE, the content of which is hereby incorporated by reference.

Claims

1. A sensor device with at least one sensor unit ( 7 , 8 ) for converting at least one measured variable into at least one electrical signal, at least one memory unit ( 3 ) for temporarily storing the electrical signal, and at least one evaluation unit ( 1 ) for evaluating the data stored in the memory unit ( 3 ) stored electrical signal and at least one clock unit ( 4 ), the power consumption of the sensor unit ( 7 , 8 ) for converting the measured variable into the electrical signal controlled by the clock unit ( 4 ) being started at predetermined times or on external request and the power consumption of the Sensor unit ( 7 , 8 ) controlled by the clock unit ( 4 ) is ended after the electrical signal is stored in the memory unit ( 3 ).

2. Sensor device according to claim 1, characterized in that the power consumption of the evaluation unit ( 1 ) for evaluating the electrical signal stored in the memory unit ( 3 ) is started controlled by the clock unit ( 4 ) after the electrical signal is stored in the memory unit ( 3 ) and the power consumption of the evaluation unit ( 1 ) controlled by the clock unit is terminated at predetermined times or on external request.

3. Sensor device according to claim 1 or 2, characterized in that the sensor unit ( 7 , 8 ) via at least a first, from the clock unit ( 4 ) controlled switch ( 33 ) is connected to the memory unit ( 3 ).

4. Sensor device according to one of claims 1 to 3, characterized in that the memory unit ( 3 ) via at least a second, by the clock unit ( 4 ) controlled switch ( 32 ) with the evaluation unit ( 1 ) is connected.

5. Sensor device according to one of claims 1 to 4, characterized in that at least one demodulation unit ( 3 ) with at least one capacitor (C1, C2, C3, C4) is provided as the storage unit ( 3 ).

6. Sensor device according to one of claims 1 to 5, characterized in that the evaluation unit ( 1 ) has at least one comparator ( 2 ).

7. Sensor device according to claim 6, characterized in that at least one reference value unit ( 5 ) is provided which provides at least one reference value for the comparator ( 2 ).

8. Sensor device according to claim 7, characterized in that the reference value unit ( 5 ) has at least one current source ( 51 , 52 ).

9. Sensor device according to claim 6 or 7, characterized in that the reference value unit ( 5 ) is connected to a reference value input of the comparator ( 2 ).

10. Sensor device according to one of claims 6 to 9, characterized in that the evaluation unit has a logic unit ( 6 ) which processes the results of the comparator ( 2 ).

11. Sensor device according to one of claims 1 to 12, characterized in that the clock unit ( 4 ) has at least one oscillator with an adjustable oscillator frequency.

12. Sensor device according to one of claims 1 to 13, characterized in that the sensor unit ( 7 , 8 ) has at least one amplifier stage ( 8 ).