DE10116557A1

DE10116557A1 - Integrierte, abstimmbare Kapazität

Info

Publication number: DE10116557A1
Application number: DE10116557A
Authority: DE
Inventors: Judith Maget; Marc Tiebout
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-04-03
Filing date: 2001-04-03
Publication date: 2002-10-17
Also published as: WO2002082548A2; EP1382070A2; US20040065939A1; US7019384B2; WO2002082548A3

Abstract

Es ist eine integrierte, abstimmbare Kapazität angegeben mit einem Halbleitergebiet (2), welches bevorzugt N-dotiert ist, gebildet in einem Halbleiterkörper (1), mit einem isolierenden Dickoxid-Gebiet (4), welches an die Hauptseite (3) des Halbleiterkörpers flächig angrenzt und mit dem Dünnoxid- Gebiet (5), welches ebenfalls an die Hauptseite (3) angrenzt und über dem Halbleitergebiet (2) angeordnet ist sowie eine geringere Schichtdicke als das Dickoxid-Gebiet (4) hat. Auf dem Dünnoxid-Gebiet (5) ist eine Gate-Elektrode (6) vorgesehen und im Halbleitergebiet (2) Anschlußgebiete (7). Gegenüber Transistor-Varaktoren weist die beschriebene Kapazität einen größeren Abstimmbereich auf. Die integrierte, abstimmbare Kapazität ist beispielsweise in LC-Oszillatoren von integrierten VCOs einsetzbar.

Description

Die vorliegende Erfindung betrifft eine integrierte, abstimm bare Kapazität.

Integrierte, abstimmbare Kapazitäten werden in großen Stück zahlen zum Aufbau von Schwingkreisen eingesetzt. Derartige Schwingkreise sind beispielsweise als LC-Oszillator aufge baut, bei denen üblicherweise die Kapazität als frequenz verstimmbares Element ausgebildet ist. Die Schwingkreis- Frequenz-bestimmenden Induktivitäten, welche üblicherweise in Form von Spulen realisiert werden, weisen dabei i. A. einen konstanten Induktivitätswert auf.

Spannungsgesteuerte Oszillatoren (VCO, Voltage Controlled Oscillator) haben als Ausgangssignal ein frequenzverstellba res Hochfrequenzsignal, welches in Abhängigkeit von einer eingangsseitig anliegenden Spannung verstimmbar ist. Um einen großen Abstimmbereich, englisch tuning range, zu erzielen, ist aufgrund der bereits erwähnten, üblicherweise konstanten Induktivität anzustreben, ein großes Variationsverhältnis der Kapazität, das heißt einen großen Quotienten aus maximal und minimal einstellbarer Kapazität zu erhalten.

Weiterhin ist es, beispielsweise bei Anwendung der integrier ten, abstimmbaren Kapazität in einem VCO wünschenswert, eine hohe Güte zu erhalten, da die Güte des LC-Schwingkreises qua dratisch in das Phasenrauschen der Schaltung eingeht. Die Gü te der abstimmbaren Kapazität ist dabei aus der Serienschal tung der variablen Kapazität C sowie eventuell vorhandenen Serienwiderständen R mit der Formel Q = 1/ωRC bestimmbar; mit ω gleich Betriebsfrequenz, R gleich Serienwiderstand und C gleich variable Kapazität. Es ist deshalb zur Erzielung ho her Güten anzustreben, den Serienwiderstand zur Kapazität möglichst klein zu machen.

Integrierte, abstimmbare Kapazitäten können in unterschiedli chen Technologien und mit unterschiedlichem Aufbau herge stellt sein. Bekannt sind beispielsweise:
Als abstimmbare Kapazitäten ausgebildete Kapazitätsdioden, welche entweder als single-ended- oder als differenziell aus gebildete Bauteile integriert sein können, vergleiche bei spielsweise A.-S. Porret, T. Melly, C. C. Enz, E. A. Vittoz "Design of High-Q varactors for Low-Power Wireless Applica tions Using a Standard CMOS Process", IEEE Journal of Solid- State Circuits, Vol. 35, No. 3, March 2000, pp. 337-345.

Weiterhin können die abstimmbaren Kapazitäten auch als NMOS- oder PMOS-Feldeffekttransistoren mit kurzgeschlossenen Sour ce-/Drain-Gebieten, beispielsweise in N-Wannen ausgebildet sein, siehe beispielsweise P. Andreani, S. Mattisson, "On the Use of MOS Varactors in RF VCO's", IEEE Journal of Solid- State Circuits, Vol. 35, No. 6, June 2000, pp. 905-910.

Aus der Druckschrift von M. Tiebout, "A Fully Integrated 1.3 GHz VCO for GSM in 0.25 µm Standard CMOS with a Phasenoise of -142 dBc/Hz at 3 MHz Offset", European Microwave Week 2000, ist weiterhin ein VCO mit NMOS-Varaktoren bekannt.

Ein differentiell arbeitender PMOS-FET, ein NMOS-FET in einer n-Wanne sowie ein NMOS-FET in einer n-Wanne ohne verbundene Diffusionsgebiete sind aus der oben genannten Literaturstelle Porret et al bekannt.

Ein NMOS-Feldeffekttransistor gebildet in einer n-Wanne mit p+-Extraktionsgebieten ist in der Druckschrift F. Svelto et al. "A Three Terminal Varactor for RFIC's in Standard CMOS Technology", IEEE Transactions on Electron Devices, Band 47, Nr. 4, April 2000, Seiten 893-895 angegeben.

Schließlich ist in dem Aufsatz von Wallace Ming Yip Wong et al. "A Wide Tuning Range Gated Varactor", IEEE Journal of So lid-State Circuits, Vol. 35, No. 5, May 2000, pp. 773-779 ein sogenannter Gated Varactor angegeben.

Von den genannten bisherigen Lösungen zur Bereitstellung ei ner abstimmbaren Kapazität sind bisher die als Gated Varaktor und als NMOS-Feldeffekttransistor gebildet in einer n-Wanne mit p+-Extraktionsgebieten, diejenigen mit dem bisher größt möglichen Abstimmbereich. Dabei wird das Hochfrequenzsignal üblicherweise an den Gate-Anschluß angelegt, ein zweiter An schluß zum Zuführen der Abstimmspannung benutzt und ein drit ter Anschluß durch Anlegen einer weiteren Spannung zur Ver größerung des Abstimmbereiches verwendet.

Die gesamte, effektive Kapazität eines derartigen Bauelements hängt von seinem jeweiligen Betriebszustand, wie Inversion, Verarmung oder Akkumulation beziehungsweise Anreicherung, ab, und ist durch die Spannungen an den genannten Knoten be stimmt. Die im allgemeinen konstanten, parasitären Kapazitä ten eines derartigen Bauteils gehen dabei im allgemeinen stets additiv ein.

In Inversion, wie auch in Akkumulation, ergibt sich die maxi mal erzielbare Kapazität als Summe von Gate-Oxid-Kapazität, bestimmt durch Gate-Fläche und Dicke der Gate-Oxid-Schicht, und aus den konstanten, parasitären Kapazitäten zwischen Gate und den Source-/Drain-Gebieten. Die minimal erzielbare Kapa zität hingegen ergibt sich in Verarmung als Serienschaltung der Gate-Oxid-Kapazität und der Verarmungs- oder Depletion- Kapazität und parallel dazu den konstanten, parasitären Kapa zitäten zwischen Gate und den Source-/Drain-Gebieten. Bei ge gebener Gate-Fläche und gegebener Technologie, welche die Ga te-Oxid-Schichtdicke bestimmt, kann eine Vergrößerung des Ab stimmbereichs folglich nur durch Verringerung der minimalen Kapazität und/oder der konstanten Kapazitäten erfolgen.

Um bei einer beispielsweisen Verwendung der abstimmbaren Ka pazität in einem LC-VCO annehmbares Phasenrauschen des VCOs zu erhalten, ist es wünschenswert auch in dem LC-Kreis Seri enwiderstände, wie oben erläutert, gering zu halten.

Hierfür werden, wie bei Hochfrequenztransistoren üblich, so genannte Fingerstrukturen sowie Transistoren mit geringer Ga te-Länge verwendet. Die parasitären Kapazitäten sind hingegen weitgehend unabhängig von der Gate-Länge. Lediglich der va riable Teil der Kapazitäten sinkt mit der Gate-Länge. Je kleiner also die Gate-Länge, desto größer sind die parasitä ren Kapazitäten im Vergleich zu den variablen Kapazitäten. Zum Erzielen höherer Güten muß man daher bisher in Kauf neh men, einen geringeren Abstimmbereich zu erhalten. Auch der Umkehrschluß gilt: Je größer die Gate-Länge ist, desto weni ger fallen die parasitären Kapazitäten ins Gewicht und dem nach ist ein größerer Abstimmbereich erzielbar. Eine größere Gate-Länge führt jedoch zu steigenden Serienwiderständen und damit zu einer schlechteren Güte.

Aufgabe der vorliegenden Erfindung ist es, eine integrierte, abstimmbare Kapazität anzugeben, welche bei hoher Güte einen großen Abstimmbereich aufweist.

Erfindungsgemäß wird die Aufgabe gelöst mit einer integrier ten, abstimmbaren Kapazität, aufweisend

- einen Halbleiterkörper mit einem Halbleitergebiet mit einem Anschluß zum Anlegen einer Abstimmspannung,
- zumindest ein erstes isolierendes Gebiet, das in den Halb leiterkörper eingebracht ist und das eine erste Schichtdicke hat,
- ein in den Halbleiterkörper angrenzend an das erste isolie rende Gebiet eingebrachtes, zweites isolierendes Gebiet, das eine gemeinsame Grenzfläche mit dem Halbleitergebiet hat, mit einer zweiten Schichtdicke kleiner als die erste Schichtdic ke, und
- eine Gate-Elektrode, die auf dem zweiten isolierenden Ge biet angeordnet ist.

Unter dem Halbleitergebiet ist ein üblicherweise als aktives Gebiet eines Halbleiters bezeichnetes Gebiet verstanden.

Die Bezeichnung Schichtdicke ist in einer Orthogonalrichtung zur Hauptseite des Halbleiterkörpers gemeint.

Unter der Hauptseite des Halbleiterkörpers ist seine aktive Vorderseite verstanden.

Die Schichtdicke der ersten isolierenden Schicht oder des er sten isolierenden Gebiets ist wesentlich größer als die der zweiten isolierenden Schicht oder des zweiten isolierenden Gebiets.

Die erste isolierende Schicht kann bevorzugt unmittelbar an grenzend an das Halbleitergebiet vom ersten Leitfähigkeits- Typ angeordnet sein.

Das Gate-Gebiet kann so ausgebildet sein, daß bei Einsatz der integrierten, abstimmbaren Kapazität in einem LC-Oszillator ein Hochfrequenz-Signal zuführbar ist. Der Anschluß zum Anle gen einer Abstimmspannung am Halbleitergebiet kann beispiels weise als Substratanschluß oder als Wannenanschluß ausgeführt sein.

Der beschriebene Aufbau der integrierten, abstimmbaren Kapa zität ermöglicht das Erzielen geringer parasitärer Kapazitä ten und damit eines großes Abstimmbereiches. Insbesondere kann mit dem beschriebenen, zumindest einen Gebiet erster Schichtdicke ein großer Abstand zwischen Gate-Anschluß und Wannen- oder Substratanschlüssen erzielbar sein.

Die Anordnung kann bevorzugt symmetrisch ausgebildet sein, so daß zwischen dem Anschluß zum Anlegen einer Abstimmspannung und dem Gate-Gebiet jeweils eine erste isolierende Schicht mit verhältnismäßig großer Schichtdicke vorgesehen ist.

Unterhalb der zweiten isolierenden Schicht bildet sich im Be trieb der Anordnung, in Abhängigkeit von der angelegten Ab stimmspannung, im Halbleitergebiet entweder eine Akkumulati onsschicht oder eine Raumladungszone in Verarmung.

Als variable Kapazität ist die gesamte, effektive Kapazität des Gate-Gebiets bezogen auf alle übrigen Schaltungsknoten betrachtet.

Die gesamte effektive Kapazität ist dabei als Serienschaltung aus der konstanten Gate-Kapazität und der abstimmspannungsab hängigen Raumladungszonenkapazität gebildet. Diese Serien schaltung der gesamten effektiven Kapazität ist parallel zu den parasitären Kapazitäten zwischen Gate-Gebiet und dem An schluß zum Anlegen der Abstimmspannung angeordnet.

Die integrierte, abstimmbare Kapazität kann in einer von Hochfrequenz-Transistorstrukturen bekannten Fingerstruktur ausgebildet sein.

Das Gate-Gebiet kann bevorzugt als Bahngebiet ausgebildet sein.

Da die beschriebene integrierte, abstimmbare Kapazität einen großen Abstimmbereich aufgrund der erzielbaren geringen para sitären Kapazitäten aufweist, ist diese bevorzugt in LC- Schwingkreisen mit einstellbarer Frequenz, beispielsweise in spannungsgesteuerten Oszillatoren, einsetzbar. Derartige Os zillatoren sind bevorzugt in Hochfrequenzanwendungen, bei spielsweise in Sende- und Empfangsteilen für den Mobilfunk, einsetzbar.

In einer bevorzugten Ausführungsform der vorliegenden Erfin dung überdeckt das Gate-Gebiet isolierende Bereiche mit geringer, zweiter Schichtdicke vollständig, und Bereiche mit größerer, zumindest erster Schichtdicke teilweise.

Die teilweise Bedeckung der isolierenden Bereiche erster Schichtdicke ist herstellungsbedingt, da sichergestellt sein muß, dass sich die ursprüngliche Dotierung des Halbleiterge biets unter der isolierenden Schicht zweiter Schichtdicke während des Herstellungsprozesses nicht verändert. Für die Funktion des erfindungsgemäßen Bauelementes ist die Überlap pung nicht notwendig.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung grenzen an isolierende Schichten grenzende Randgebiete der Gate-Elektrode an solche isolierenden Schich ten, deren Schichtdicke zumindest die Größe der ersten Schichtdicke hat.

Bei einem derartigen, symmetrischen Aufbau der integrierten abstimmbaren Kapazität ist das Halbleitergebiet unter der isolierenden Schicht der zweiten Schichtdicke seitlich fast vollständig oder vollständig von einem oder mehreren isolie renden Gebieten mit der ersten Schichtdicke umschlossen.

Durch das isolierende Gebiet erster Schichtdicke und dadurch, dass dieses entlang der Hauptseite des Halbleiterkörpers vom Gate-Gebiet teilweise überlappt wird, gibt es keine Überlapp kapazitäten zwischen Gate-Gebiet über isolierenden Gebieten zweiter Schichtdicke und Substrat- oder Wannenanschlüssen zum Anlegen einer Abstimmspannung. Zusätzlich sind die Kapazitä ten zwischen dem Gate-Gebiet des Überlappungsbereich und den Halbleitergebieten angrenzend an das isolierende Gebiet er ster Schichtdicke sehr klein, da die erste Schichtdicke ver hältnismäßig groß und beispielsweise wesentlich größer als die einer Gate-Oxid-Schicht ist.

Da aufgrund der isolierenden Gebiete der ersten Schichtdicke die Wannen- oder Substratkontakte eine größere räumliche Entfernung vom Gate-Gebiet haben als von den Source-/Drain- Gebieten bei Transistor-Varaktoren, verringert sich die span nungsunabhängige, konstante Gate-Randkapazität. Im Vergleich zu herkömmlichen PMOS- oder NMOS-FET-Varaktoren, ist mit der beschriebenen Anordnung eine deutlich verringerte Summe der parasitären Kapazitäten erreicht, so daß der maximal erziel bare Abstimmbereich weiter vergrößert ist.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist das Halbleitergebiet als Wanne ausgebildet mit zumindest einem Wannenanschlußgebiet vom ersten Leitfä higkeits-Typ, welches eine höhere Dotierstoffkonzentration als das übrige Halbleitergebiet aufweist.

Der Halbleiterkörper kann aus einem Substrat vom zweiten Leitfähigkeits-Typ, welches verhältnismäßig gering dotiert ist, gebildet sein.

Das zumindest eine Wannenanschlußgebiet ist zum Anlegen einer Abstimmspannung ausgebildet.

Aufgrund des durch die erste isolierende Schicht mit der er sten Schichtdicke erzielten, großen Abstandes zwischen Gate- Gebiet und Wannenanschlußgebiet sind bei vorliegender Ausfüh rung mit einer Wanne geringere, parasitäre Kapazitäten als bei bekannten, als Varaktor-Transistoren ausgebildeten Kapa zitäten zu erwarten.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist ein Gebiet zum Anschluß an Bezugspotential an der Hauptseite des Halbleiterkörpers vorgesehen, welches mit dem Halbleitergebiet vom ersten Leitfähigkeits-Typ ver bunden und von einem zweiten Leitfähigkeits-Typ sowie hoch dotiert ist.

Bezogen auf die Gate-Weite nimmt das Gebiet zum Anschluß an Bezugspotential lediglich eine geringe Fläche im Verhältnis zu dem Flächenbedarf der ersten isolierenden Schichten ein.

Hierdurch kann sich abhängig von Geometrie- und Dotierungs verhältnissen in Verarmung eine verbesserte Güte ergeben. Aufgrund der geringen, relativen Fläche bleiben die Vorteile bezüglich großem Abstimmbereich weitestgehend erhalten.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist ein Gebiet zum Anschluß an die Wannenkon takte an der Hauptseite des Halbleiterkörpers vorgesehen, welches mit dem Halbleitergebiet vom ersten Leitfähigkeits- Typ verbunden und ebenfalls vom ersten Leitfähigkeits-Typ, aber höher dotiert, als das Halbleitergebiet vom ersten Leit fähigkeits-Typ ist und welches mit dem zumindest einen Wan nenanschlußgebiet verbunden ist.

Bezogen auf die Gate-Weite der integrierten Kapazität ist auch das Gebiet zum Anschluß an die Wannenkontakte, ebenso wie das Gebiet zum Anschluß an das Bezugspotential, lediglich an wenigen Stellen im Verhältnis zur ersten isolierenden Schicht beziehungsweise mit geringem Flächenanteil vorgese hen. Das beschriebene Gebiet zum Anschluß an die Wannenkon takte ist bei Anreicherung oder Akkumulation wirksam und führt ebenfalls zu einer deutlich verbesserten Güte bei prak tisch unverändertem Abstimmbereich.

Weiterhin ermöglicht das beschriebene Gebiet zum Anschluß an die Wannenkontakte große Gate-Längen der integrierten Kapazi tät bei hoher Güte und damit insgesamt eine Flächenersparnis.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist das Gate-Gebiet in einer polykristallinen Schicht gebildet.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist die erste isolierende Schicht ein Oxidge biet. Oxidschichten mit verhältnismäßig großer Schichtdicke gemessen orthogonal zur Hauptseite oder aktiven Vorderseite werden auch als Dickoxid-Schicht bezeichnet.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist die erste isolierende Schicht ein sogenann tes Shallow Trench Insulation(STI)-Gebiet.

In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist die zweite isolierende Schicht ein Oxidge biet.

Oxidschichten mit verhältnismäßig geringer Schichtdicke, wel che flächig unmittelbar an ein Gate-Gebiet grenzen, werden auch als Gate-Oxid bezeichnet.

Weitere Einzelheiten der Erfindung sind Gegenstand der Un teransprüche.

Die Erfindung wird nachfolgend an mehreren Ausführungsbei spielen anhand der (nicht maßstabsgetreuen) Zeichnungen näher erläutert.

Es zeigen:

Fig. 1 einen Querschnitt durch ein erstes Ausführungsbei spiel einer integrierten, abstimmbaren Kapazität in einer vereinfachten Darstellung,

Fig. 2 die Draufsicht auf eine integrierte, abstimmbare Kapazität mit einem Querschnitt gemäß Fig. 1,

Fig. 3 einen Querschnitt durch ein zweites Ausführungsbei spiel einer integrierten, abstimmbaren Kapazität,

Fig. 4 eine Draufsicht auf eine integrierte, abstimmbare Kapazität mit einem Querschnitt gemäß Fig. 3,

Fig. 5 einen Querschnitt durch ein drittes Ausführungsbei spiel einer integrierten, abstimmbaren Kapazität,

Fig. 6 eine Draufsicht auf eine integrierte, abstimmbare Kapazität mit einem Querschnitt gemäß Fig. 5,

Fig. 7 ein Ersatzschaltbild der verstellbaren Kapazität sowie der parasitären Elemente einer integrierten, abstimmbaren Kapazität,

Fig. 8 einen Vergleich des Abstimmbereichs verschiedener Ausführungsbeispiele der erfindungsgemäßen, inte grierten, abstimmbaren Kapazität gegenüber vorbe kannten Ausführungsformen in normierter Darstel lung.

Fig. 1 zeigt eine integrierte, abstimmbare Kapazität mit ei nem P-dotierten Halbleiterkörper 1, der als Substrat ausge bildet ist, mit einem N-dotierten Halbleitergebiet 2, welches im Halbleiterkörper 1 gebildet ist und mit einer Hauptsei te 3, welche die aktive Vorderseite des Halbleiterkörpers 1 ist.

Zur Bildung der gewünschten integrierten Kapazität sind wei terhin zwei symmetrisch zueinander angeordnete erste isolie rende Schichten 4 vorgesehen, welche flächig an die Hauptsei te 3 grenzen sowie voneinander durch das aktive Halbleiterge biet 2 beabstandet sind. Oberhalb des Halbleitergebiets 2 und dort, wo das Halbleitergebiet 2 flächig an die Hauptseite 3 grenzt, ist eine zweite isolierende Schicht 5 gebildet, wel che als Gate-Oxidschicht ausgeführt ist. Oberhalb dieser Ga te-Oxidschicht 5 ist ein Gate-Gebiet 6 aus polykristallinem Material angeordnet, welche die zweite isolierende Schicht 5 vollständig und die angrenzenden ersten isolierenden Schichten 4 teilweise überdeckt. Auf vom Halbleitergebiet 2 abge wandten Seiten der ersten isolierenden Schichten 4 ist je weils angrenzend an die Hauptseite 3 ein N+-dotierter Wannen anschlußkontakt vorgesehen, der das Bezugszeichen 7 trägt und unmittelbar an die Dickoxid-Gebiete 4 angrenzt.

Fig. 2 zeigt eine Draufsicht auf das in Fig. 1 anhand eines Querschnitts gezeigte erste Ausführungsbeispiel einer ab stimmbaren Kapazität gemäß der Erfindung. Deutlich ist das in P-Substrat 1 eingebettete N-dotierte Wannengebiet 2 erkenn bar. Weiterhin sind Poly-Gate-Gebiete 6 über Dickoxid- Gebieten 4 (nicht eingezeichnet) sichtbar sowie Gate- Gebiete 6 über Dünnoxid-Gebieten 5 (ebenfalls nicht einge zeichnet). Dickoxid-Gebiete 4 sind zudem überall dort vorge sehen, wo keine N+- oder P+-Gebiete gebildet sind.

Die erfindungsgemäße Kapazität befindet sich demnach in einer N-Wanne 2. Eine Poly-Gate-Bahn 6 verläuft in einer beidseitig kontaktierten Fingerstruktur über Gate-Oxid 5, Dickoxid- Gebiete 4 überlappend. Zu beiden Seiten sich an das Dickoxid- Gebiet 4 anschließend befinden sich N+-Gebiete 7, welche als Wannenkontakte ausgeführt sind. Abhängig vom Betriebszustand, das heißt der Spannung am Gate 6 und den Wannenkontakten 7, bildet sich unterhalb des Gate-Oxids 5 im Halbleitergebiet 2 eine Akkumulationsschicht oder eine Raumladungszone. Das hochfrequente Signal liegt bei der Verwendung in einem LC- Oszillator am Gate-Anschluß 6 an, ein Anschluß an den Wannen kontakten 7 kann zum Zuführen der Abstimmspannung genutzt werden.

Die Kapazität gemäß Fig. 1 und 2 weist gegenüber MOS- basierten Transistor-Varaktoren einen größeren Abstimmbereich auf. Der Abstimmbereich ist insbesondere deshalb erhöht, weil die konstanten, parasitären Kapazitäten verringert sind. Denn zum einen sind keinerlei Überlappkapazitäten zwischen dem Po ly-Gate-Gebiet 6 über dem Gate-Oxid 5 und den Wannenkontakten 7 gebildet. Zusätzlich sind die Überlapp-Kapazitäten zwischen dem Poly-Gate-Gebiet 6 über dem Dickoxid-Gebiet 4 und den Halbleitergebieten angrenzend an das Dickoxid-Gebiet 4 sehr klein, da die Schichtdicke des Dickoxids 4 bedeutend größer als die des Oxids 5 ist. Weiterhin haben die Wannenkontakte 7 vom Poly-Gate 6 eine größere räumliche Entfernung als die Source-/Drain-Gebiete bei Transistor-Varaktoren. Dadurch sind die seitlichen, spannungsunabhängigen konstanten Gate- Randkapazitäten weiter verringert.

Bezüglich der Dimensionierung der geometrischen Abmessungen des beschriebenen Ausführungsbeispiels können mit den im Fol genden dargestellten Überlegungen weitere Vorteile erzielt werden:
Zur weiteren Verringerung der parasitären Kapazitäten und da mit einer Vergrößerung des Abstimmbereichs soll die Summe der parasitären Kapazitäten möglichst klein sein, welche sich aus den Überlapp-Kapazitäten Cü zwischen Gategebiet 6 über Dickoxid 4 und den Halbleitergebieten angrenzend an Dickoxid 4 sowie aus den Randstreu-Kapazitäten zwischen Gate-Gebiet 6 und Wannenanschlüssen 7 ergeben.

Mit Hilfe der Formeln eines Plattenkondensators läßt sich die Überlapp-Kapazität Cü näherungsweise in einer einfachen For mel angeben:

mit ε₀ gleich Dielektrizitätskonstante, ε_r gleich relative Dielektrizitätskonstante des isolierenden Materials der Oxid schichten, A gleich Überlappung zwischen Gate-Gebiet 6 und Dickoxid-Gebiet 4, B gleich Schichtdicke der zweiten isolie renden Schicht 5 und C gleich Schichtdicke der ersten isolie renden Schicht 4.

Bei einem üblichen Transistor-Varactor hingegen, bei dem kei ne Dickoxid-Gebiete 4 vorgesehen sind, ergibt sich die Über lapp-Kapazität Cü näherungsweise zu:

Dabei ist mit A* jedoch die Überlappung der Gate-Elektrode 6 mit Implantationsgebieten von Source und Drain, voneinander beabstandet durch die Gate-Oxidschicht 5, bezeichnet.

Die Randstreu-Kapazitäten Cr sind nicht in einfacher Weise in analytische Formeln faßbar; jedoch hängt Cr unmittelbar von der Entfernung der Gate-Elektrode von den N+-Gebieten ab. Je größer diese Entfernung ist, desto kleiner wird die Streuka pazität Cr. Bei herkömmlichen Transistor-Varaktoren ist der Abstand der Gate-Elektrode von den Drain-/Source-Gebieten le diglich ein Bruchteil dessen, was durch die Dickoxid-Gebiete bei vorliegender Erfindung erzielbar ist.

Fig. 3 zeigt eine Weiterbildung der abstimmbaren Kapazität gemäß Fig. 1 und 2 anhand eines Querschnitts.

Dieser Querschnitt weist neben den bereits für Fig. 1 erläu terten Gebieten Substrat 1, Halbleitergebiet 2, Hauptseite 3, Dickoxid-Schicht 4, Dünnoxid-Schicht 5 und Gate-Gebiet 6 so wie dem Wannenkontakt 7 zusätzlich ein P+-dotiertes Gebiet 8 auf, welches an das unter dem Gate-Oxid 5 liegende Halblei tergebiet 2 angrenzt und nur wenig Überlappung mit dem Gate- Gebiet 6 und dem Gate-Oxid 5 aufweist. Zudem ist das P+- Gebiet 8, welches zum Anschluß des aktiven Gebiets an Bezugs potential an der Hauptseite 3 des Halbleiterkörpers 1 gebil det ist, an lediglich wenigen Stellen bezogen auf die Gate- Weite im Verhältnis zu Dickoxid-Gebieten 4, an deren Stelle es dort tritt, vorgesehen.

Fig. 4 zeigt in der Draufsicht des zweiten Ausführungsbei spiels gemäß Fig. 3, wie beispielsweise der erwünschte ver hältnismäßig geringe Flächenanteil der P+-Gebiete 8 erzielt werden könnte. Abgesehen von den P+-Gebieten 8, welche die Dickoxid-Gebiete 4 und Wannenanschlußkontakte 7 jeweils auf einer Seite der Gate-Bahnen 6 und nur an wenigen Stellen der Kapazität ersetzen, entspricht die Fig. 4 dem Ausführungs beispiel von Fig. 2. Die Anbindung des aktiven Gebiets 2 un terhalb des Gate-Oxids 5 an ein P+-Gebiet 8 und damit an Ground kann in Abhängigkeit von Geometrie und Dotierung in Verarmung eine Verbesserung der Güte ermöglichen. Da diese Anbindung bezogen auf die Gate-Weite jedoch nur an wenigen Stellen erfolgt, wird der Abstimmbereich praktisch nicht ver schlechtert. Vielmehr ermöglicht die beschriebene Anbindung über das P+-Gebiet 8 an Bezugspotential zum einen, das Bau element in tiefe Verarmung zu bringen, also die minimale, spannungsabhängige Kapazität zu verringern und damit den Ab stimmbereich zu erhöhen. Zum anderen kann sich aber in Abhän gigkeit von Geometrie und Dotierung der effektiv wirksame Se rienwiderstand reduzieren, da nicht der gesamte Strom über den Serienwiderstand der Kapazität fließt, sondern zum Teil über parasitäre Kapazitäten nach Bezugspotential beziehungs weise zwischen Gate und Wannenkontakten.

Der letztgenannte Effekt macht sich jedoch nur in Verarmung bemerkbar.

Fig. 5 zeigt ein weiteres Ausführungsbeispiel einer abstimm baren Kapazität in einer Weiterbildung des Gegenstands von Fig. 3, bei der neben den bereits anhand der Fig. 3 und 4 beschriebenen P+-Anschlußgebieten 8 an wenigen Stellen des Bauelements zusätzliche N+-dotierte Gebiete 9 vorgesehen sind, welche dort jeweils die Wannenanschlußgebiete 7 sowie die Dickoxid-Gebiete 4 ersetzen. Durch das direkte Kontaktie ren des aktiven Gebiets 2 unterhalb des Gate-Oxids 5 mit dem erweiterten Wannenanschluß 9, welcher N+-dotiert ist, ergibt sich in Akkumulation des Halbleitergebiets 2 ein verringerter Serienwiderstand, ohne den Abstimmbereich merkbar zu ver schlechtern. Dies ermöglicht den Einsatz großer Gate-Längen sowie die damit verbundene Flächenersparnis. Wie die An schlußgebiete 8 nehmen auch die Anschlußgebiete 9 eine ver hältnismäßig geringe Chipfläche ein.

Fig. 6 zeigt eine Draufsicht auf den in Fig. 5 in einem Querschnitts beschriebenen Gegenstand entsprechend, anhand dessen sichtbar ist, daß die beschriebenen, verlängerten Wan nenanschlußgebiete 9, welche sich nur wenig mit dem Gate-Oxid 5 und dem Gate-Gebiet 6 überlappen, lediglich an wenigen Stellen des Bauteils vorgesehen sind. Abgesehen von den Wan nenanschlußgebieten 9 entspricht die Darstellung von Fig. 6 derjenigen von Fig. 4, daher kann an dieser Stelle auf eine Wiederholung der Beschreibung verzichtet werden. Selbstver ständlich können auch die weiteren Wannenanschlüsse 9 ohne gleichzeitige Verwendung der P+-Gebiete 8 genutzt werden.

Fig. 7 zeigt ein Ersatzschaltbild zur Erläuterung der bisher besprochenen erwünschten und verstellbaren sowie parasitären Kapazitäten und Serienwiderstände. Im einzelnen werden die Kapazitäten und Widerstände zwischen Gate-Anschluß 6, Wannen anschluß 7 und Bezugspotentialanschluß GND beschrieben. Die Kapazität des Gate-Oxids 5 ist üblicherweise konstant und mit C1 bezeichnet. In Serie zu dieser konstanten Kapazität ist eine verstellbare Kapazität C2 eingezeichnet, welche sich in Verarmung im Halbleitergebiet 2 einstellt. Weiterhin ist in Serie der Serienwiderstand der Kapazität R eingezeichnet. Parallel zu dieser Serienschaltung aus konstanter Kapazi tät C1, verstellbarer Kapazität C2 und Widerstand R ist die parasitäre Kapazität C3 gebildet, welche in diesem Modell die parasitären Kapazitäten zwischen Gate-Gebiet 6 und Wannenan schlußkontakten 7 umfaßt. Vom Gate-Gebiet 6 zu Bezugspotenti al GND ist schließlich eine weitere, parasitäre Kapazität C4 eingezeichnet, welche durch Überlappung von Gate-Gebiet 6 mit Bezugspotential-Anschlußgebiet 8 entsteht und bei vorliegen der Anordnung nahezu verschwindet. Bei vorliegendem Prinzip der abstimmbaren Kapazität sind die parasitären Kapazitäten C3, C4 verhältnismäßig gering, während die verstellbare Kapa zität C2 ein großes Variationsverhältnis aufweist. Dadurch ergibt sich für die resultierende Gesamtkapazität ein großer Variationsbereich.

Fig. 8 schließlich zeigt einen Vergleich des normiert aufge tragenen Abstimmbereichs von Varaktoren, der gemäß der Aufga be möglichst groß sein soll, bezüglich der Ausführungsbei spiele der Erfindung V5 im Vergleich zu anderen, in der Be schreibungseinleitung genannten herkömmlichen Varaktor- Bauformen V1 bis V4. Der Abstimmbereich von herkömmlichen, in P- oder N-Wannen gebildeten Dioden ist mit V1 bezeichnet. Einen noch geringeren Abstimmbereich weisen in N- oder P- Substrat gebildete Dioden auf. In einer N-Wanne gebildete NMOS-FETS V3 sowie PMOS-FETS V4 haben ein größeres Variati onsverhältnis als die Dioden-Varaktoren. Man erkennt weiter hin, daß der Abstimmbereich V5 bei vorliegender Anordnung, gezeigt in mehreren verschiedenen Ausführungsbeispielen, deutlich verbessert ist gegenüber den bisher bekannten Lösun gen V1 bis V4.

Je nach dem verwendeten Fertigungsprozeß kann die beschriebe ne Wannenform, welche vorliegend als N-Wanne ausgeführt ist, auch als P-Wanne in einer komplementären Implementierung aus geführt sein. Die Bezugspotentialanbindung erfolgt dann mit N+-Gebieten und P+-Wannenkontakten. Die in dem Ausführungs beispiel genannten Polaritäten N und P der Dotierungsgebiete sind nur als Beispiel zu verstehen. Die beschriebene Ausfüh rung in Silizium-Halbleitermaterial läßt sich selbstverständ lich sinngemäß auf nicht rein Silizium-basierte Fertigungs prozesse, mit direkten Halbleitern, beispielsweise Gallium- Arsenid, Silizium-Germanium oder ähnliche übertragen. Abgese hen von den beschriebenen, als STI, Shallow Trench Insulati on, ausgeführten Dickoxid-Gebieten 4 können auch alle anderen dicken isolierenden Schichten als Gebiete mit erhöhter Schichtdicke vorgesehen sein.

Bezugszeichenliste

1

Halbleiterkörper

2

Halbleitergebiet

3

Hauptseite

4

Dickoxid

5

Gate-Oxid

6

Gate-Gebiet

7

Wannenanschluß

8

Bezugspotentialanschlußgebiet

9

Wannenkontaktanschlußgebiet
A Überlappung
B Schichtdicke
C Schichtdicke
C1 Kapazität
C2 verstellbare Kapazität
C3 parasitäre Kapazität
C4 parasitäre Kapazität
R Widerstand

Claims

1. Integrierte, abstimmbare Kapazität, aufweisend
einen Halbleiterkörper (1) mit einem Halbleitergebiet (2) mit einem Anschluß zum Anlegen einer Abstimmspannung,
zumindest ein erstes isolierendes Gebiet (4), das in den Halbleiterkörper (1) eingebracht ist und das eine erste Schichtdicke (C) hat,
ein in den Halbleiterkörper (1) angrenzend an das erste isolierende Gebiet eingebrachtes, zweites isolierendes Ge biet (5), das eine gemeinsame Grenzfläche mit dem Halbleiter gebiet (2) hat, mit einer zweiten Schichtdicke (B) kleiner als die erste Schichtdicke (C), und
eine Gate-Elektrode (6), die auf dem zweiten isolierenden Gebiet (5) angeordnet ist.

2. Kapazität nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Elektrode (6) das zweite isolierende Gebiet (5) vollständig und das erste isolierende Gebiet (4) teilweise überdeckt.

3. Kapazität nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Gate-Elektrode (6) entlang ihres Umfangs an das zumindest eine erste isolierende Gebiet (4) grenzt.

4. Kapazität nach einen der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Halbleitergebiet (2) von einem ersten Leitfähigkeits- Typ (N) und als Wanne ausgebildet ist mit zumindest einem Wannenanschlußgebiet (7) vom ersten Leitfähigkeits-Typ (N), welches eine höhere Dotierstoffkonzentration (N+) als das Halbleitergebiet (2) aufweist.

5. Kapazität nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Gebiet (8) zum Anschluß an Bezugspotential (GND) vorgese hen ist, welches mit dem Halbleitergebiet (2) von einem er sten Leitfähigkeits-Typ (N) verbunden und von einem zweiten Leitfähigkeits-Typ (P) sowie hoch dotiert (P+) ist.

6. Kapazität nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß ein Gebiet (9) zum Anschluß an die Wannenkontakte (7) vorge sehen ist, welches mit dem Halbleitergebiet (2) vom ersten Leitfähigkeits-Typ (N) verbunden und ebenfalls vom ersten Leitfähigkeits-Typ (N), aber höher dotiert (N+) ist und wel ches mit dem zumindest einen Wannenanschlußgebiet (7) verbun den ist.

7. Kapazität nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Gate-Elektrode (6) mittels einer polykristallinen Schicht gebildet ist.

8. Kapazität nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das erste isolierende Gebiet (4) ein Oxid-Gebiet ist.

9. Kapazität nach Anspruch 8, dadurch gekennzeichnet, daß das erste isolierende Gebiet (4) ein Shallow-Trench- Insulation-Gebiet ist.

10. Kapazität nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß das zweite isolierende Gebiet (5) ein Oxid-Gebiet ist.