[go: up one dir, main page]

DE10111200A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE10111200A1
DE10111200A1 DE10111200A DE10111200A DE10111200A1 DE 10111200 A1 DE10111200 A1 DE 10111200A1 DE 10111200 A DE10111200 A DE 10111200A DE 10111200 A DE10111200 A DE 10111200A DE 10111200 A1 DE10111200 A1 DE 10111200A1
Authority
DE
Germany
Prior art keywords
diffusion layer
circuit
layer
semiconductor device
zener diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10111200A
Other languages
English (en)
Other versions
DE10111200B4 (de
Inventor
Yukio Yasuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10111200A1 publication Critical patent/DE10111200A1/de
Application granted granted Critical
Publication of DE10111200B4 publication Critical patent/DE10111200B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85Complementary IGFETs, e.g. CMOS
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/64Electrodes comprising a Schottky barrier to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617Combinations of vertical BJTs and only diodes

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Latch-up jedes parasitären Thyristors (T1 - T4), das auftritt, wenn ein Schaltungselement (B1) auf einem Halbleitersubstrat gebildet wird, in dem ein IGBT (Z1) ausgebildet ist, wird durch eine Schaltung zum Verhindern des Latch-up-Effekts vermieden, die auf dem Halbleitersubstrat gebildete Schottky-Dioden (D2, D3) verwendet. Jede Schottky-Diode (D2, D3), die aus einem Übergang zwischen einer zur Bildung des Schaltungselements verwendeten Diffusionsschicht und einer metallischen Verdrahtungsschicht besteht, dient in der Schaltung dazu, die Latch-up-Wirkung jedes parasitären Thyristors (T1 - T4) zu verhindern. Dadurch kann die Fläche des Halbleiterbauelements verkleinert werden, während das Halbleiterbauelement gleichzeitig eine höhere Schutzwirkung haben kann.

Description

Die Erfindung betrifft ein Halbleiterbauelement, bei dem ein Isolierschicht-Bipolartransistor und eine Steuerschaltung auf demselben Halbleitersubstrat gebildet sind. Insbesondere be­ trifft sie die Konstruktion einer Schutzeinrichtung oder Schutzschaltung, die einen Latch-up-Effekt infolge einer para­ sitären Komponente verhindert, die im Fall der Bildung der Steuerschaltung auf dem Isolierschicht-Bipolartransistor auf­ tritt, wobei die Verbindungs- und Trenntechnik angewandt wird.
Wenn auf einem Halbleitersubstrat, auf dem ein Isolierschicht-Bi­ polartransistor (kurz: IGBT) gebildet ist, ein Schaltungsbe­ reich oder ein Schaltungselement usw. gebildet ist, kann im allgemeinen eine parasitäre Komponente auftreten, die die Eigenschaften der Schaltung verschlechtert. Daher wurde ver­ sucht, verschiedene Methoden anzugeben, um den Schaltungsbe­ reich oder das Schaltungselement usw. so auszubilden, daß die Wirkung der parasitären Komponente unterdrückt wird.
Beispielsweise ist auf dem Gebiet der Ausbildung eines Schal­ tungsbereichs mittels der Verbindungs- und Trenntechnik ohne Anwendung einer speziellen Technik zur Herstellung des Sub­ strats ein Verfahren zum Bilden des vorgenannten Schaltungsbe­ reichs oder Schaltungselements usw. in dem Aufsatz "A Selfisolated Intelligent IGBT for Driving Ignition Coils (International Symposium on Power Semiconductor Drives & ICS, 1998)", veröffentlicht 1998, angegeben. In dem Aufsatz ist eine solche Einrichtung zum Verhindern eines Durchbruchs des Bauele­ ments unter Verwendung einer Schaltung angegeben, in der ein Widerstand und eine Diode, die auf einer polykristallinen Sili­ ciumschicht gebildet sind, kombiniert sind, um den Durchbruch der Schaltung infolge der Einwirkung eines parasitären Thyristors zu vermeiden, der ein schwerwiegendes Problem bei dem Verbindungs- und Trennverfahren verursachen kann.
Die JP-Offenlegungsschriften 7-169963, 8-306924 und 64-51664 zeigen jeweils ebenfalls eine Technik zur Begrenzung der Wir­ kung einer parasitären Komponente in einem Halbleiterbauele­ ment, das mit einem IGBT oder einem MOSFET ausgebildet ist.
Fig. 9 zeigt einen Teil einer herkömmlichen Schaltung zur Ver­ hinderung der Einwirkung eines parasitären Thyristors, die in dem oben angegebenen technischen Dokument gezeigt ist. In Fig. 9 bezeichnet P1 einen Eingang zur Steuerung eines Halbleiter­ bauelements B2, wobei eine Steuerschaltung B1 auf einem Halb­ leitersubstrat ausgebildet ist, in dem ein IGBT Z1 gebildet ist. P2 bezeichnet einen Emitteranschluß des IGBT Z1, der auch als Masseanschluß der Steuerschaltung B1 dient. P3 ist ein Kol­ lektoranschluß des IGBT Z1.
Der Eingang P1 ist mit der Kathode einer Zenerdiode D1 durch einen Widerstand R1 verbunden. Andererseits ist die Anode der Zenerdiode D1 mit dem Emitteranschluß P2 verbunden. Ferner ist die Kathode der Zenerdiode D1 außerdem mit dem einem Endbereich eines Widerstands R2 verbunden. Der andere Endbereich des Widerstands R2 ist mit dem einen Endbereich eines Widerstands R3 und mit der Kathode einer Zenerdiode D8 verbunden. Der an­ dere Endbereich des Widerstands R2 ist mit der Steuerschaltung B1 verbunden. Ferner ist die Anode der Zenerdiode D8 mit dem Emitteranschluß P2 verbunden.
Jeder von den Widerständen R2, R3 und den Dioden D1, D8 ist auf einer polykristallinen Siliciumschicht (nachstehend kurz "Poly­ siliciumschicht") gebildet, die über dem Substrat, indem der IGBT Z1 ausgebildet ist, gebildet ist, wobei zwischen beiden eine Isolierschicht vorgesehen ist. Bei dem in dem vorgenannten technischen Dokument beschriebenen Bauelement besteht die Steuerschaltung B1 zur Steuerung des IGBT Z1 aus einem n-Kanal-MOSFET (vom Anreicherungs- oder vom Verarmungstyp).
Fig. 10 zeigt die Konstruktion jedes parasitären Thyristors eines Schaltungselements in dem oben beschriebenen herkömmli­ chen Halbleiterbauelement. Wie Fig. 10 zeigt, sind parasitäre Transistoren T1, T2 zwischen jeder Diffusionsschicht eines n-Kanal-MOSFET M und eines Halbleitersubstrats U, die die Diffu­ sionsschichten bilden, ausgebildet. Ein p--leitender Diffusi­ onsbereich, der dem hinteren Gate des n-Kanal-MOSFET M ent­ spricht, und eine n--leitende Diffusionsschicht, die so gebil­ det ist, daß sie in diesem p--leitenden Diffusionsbereich ent­ halten ist (sie entspricht der Source S oder dem Drain A des n-Kanal-MOSFET M), und eine n--leitende Schicht des Halbleiter­ substrats U dienen jeweils als Basis, Emitter und Kollektor des parasitären npn-Transistors T2. Eine p-leitende Schicht des Halbleitersubstrats U, n+- und n--leitende Schichten, die auf dieser p-leitenden Schicht gebildet sind, und eine p--leitende Diffusionsschicht, die dem hinteren Gate G des n-Kanal-MOSFET M entspricht, wirken jeweils als Emitter, Basis und Kollektor des parasitären pnp-Transistors T1.
Die parasitären Transistoren T1, T2 nehmen einen solchen Zu­ stand an, daß der Kollektor des parasitären Transistors T1 mit der Basis des parasitären Transistors T2 verbunden ist, während die Basis des parasitären Transistors T1 mit dem Kollektor des parasitären Transistors T2 verbunden ist, so daß ein Thyristor entsteht. Wenn daher der Thyristor einmal den Einschaltzustand angenommen hat, ist es nicht möglich, den Thyristor in den Aus­ schaltzustand zu bringen, außer wenn ein Zustand hergestellt wird, in dem das Kollektorpotential des IGBT M niedriger als das Emitterpotential des IGBT M wird.
Als Beispiel dafür, daß der Thyristor den Einschaltzustand an­ nimmt, können die beiden nachstehenden Muster angenommen wer­ den. Bei dem einen wird das Source-Potential des n-Kanal-MOSFET M niedriger als das hintere Gatepotential, so daß in dem para­ sitären npn-Transistor T1 ein Emitterstrom erzeugt wird. In dem anderen Fall nimmt der parasitäre pnp-Transistor T1 den Ein­ schaltzustand in Übereinstimmung mit dem Einschaltzustand des auf demselben Substrat gebildeten IGBT M an. In diesem Fall fließt der Kollektorstrom des parasitären pnp-Transistors T1 in das hintere Gate G des n-Kanal-MOSFET M, so daß das Potential des hinteren Gates G geringer wird. Wenn es daher höher als das Potential der Source S oder des Drains A des n-Kanal-MOSFET M wird, tritt ebenso wie im oben beschriebenen Fall ein Latch-up-Effekt auf.
Speziell dann, wenn eine Schnittstelle für die äußere Einrich­ tung des Halbleiterbauelements als der Eingang P1 vorgesehen ist, ist die Wahrscheinlichkeit größer, daß das Potential des Eingangs P1 niedriger als das Potential des Emitteranschlusses P2 wird. Seine Periodendauer ist zwar kürzer als die Perioden­ dauer, die einen Spannungsstoß verursacht, es wird jedoch ange­ nommen, daß infolge eines momentanen Stroms wohl eine höhere Belastung darauf aufgebracht wird. Auch in diesem Fall ist also die Wahrscheinlichkeit gegeben, daß ein Latch-up-Effekt hervor­ gerufen wird.
Wenn also die Schutzschaltung zum Schutz des Eingangs P1, die in Fig. 9 gezeigt ist, verwendet wird, wird verhindert, daß zwischen der Schutzschaltung und dem Halbleitersubstrat parasi­ täre Elemente auftreten, indem die gesamte Schutzschaltung als eine auf dem Polysilicium gebildete Einrichtung hergestellt wird. Somit wird der Emitterstrom, der durch den parasitären npn-Transistor T2 fließt, durch die Wirkung der Schaltung begrenzt, wodurch verhindert wird, daß der parasitäre Thyristor einen Latch-up-Effekt hervorruft.
Bei der Bildung des Bauelements wird mit Sicherheit ein Wider­ stand R3 in Reihe für den parasitären npn-Transistor T2 ange­ ordnet, wobei die Source S oder der Drain A des n-Kanal-MOSFET M, der in der Steuerschaltung B1 gebildet ist, als der Emitter des Transistors T2 dient. Dadurch wird vermieden, daß die Span­ nung zwischen dem Widerstand R3 und dem Emitter des parasitären npn-Transistors T2 sinkt, weil die Spannung der Zenerdiode D8 in der Durchlaßrichtung verringert wird. Gleichermaßen ist die Konstruktion derart, daß der Strom der Schaltung, die aus der Zenerdiode D8, dem Widerstand R3 und der Steuerschaltung B1 be­ steht, durch den damit in Reihe liegenden Widerstand R2 geht. Somit wird der Spannungsabfall, der in der oben angegebenen Schaltung durch den Widerstand R2 verursacht wird, vermieden, weil die Spannung der Zenerdiode D1 in der Durchlaßrichtung verringert wird.
Bei dem oben beschriebenen herkömmlichen Verfahren wird der in dem parasitären Element fließende Strom durch den Spannungsab­ fall der Diode in Durchlaßrichtung und den Spannungsabfall an dem Reihenwiderstand in der Schaltung, die mit der Diode parallelgeschaltet ist, begrenzt. Daher ist der Spannungsabfall der Zenerdiode D8 in Durchlaßrichtung geringer als die Spannung zwischen Basis und Emitter des parasitären npn-Transistors T2 in der Steuerschaltung B1. Wenn daher der Spannungsabfall der Zenerdiode D1 in Durchlaßrichtung nicht kleiner als derjenige der Zenerdiode D8 ist, kann der Effekt zur Vermeidung der Ein­ wirkung des parasitären Thyristors geringer sein. Um den Span­ nungsabfall der Diode in Durchlaßrichtung unter Verwendung der gleichen Einrichtung zu verringern, ist es also notwendig, den Bereich des pn-Übergangs zu vergrößern. Daher ist die Diode im Vergleich mit dem Schaltungsbereich erheblich größer ausgebil­ det, um einen gewünschten Sicherheitsstrom zu erhalten.
Bei der oben beschriebenen herkömmlichen Technik besteht der Schaltungsbereich nur aus dem n-Kanal-MOSFET. Wenn daher der parasitäre npn-Transistor vorhanden ist, ist die Fläche des Übergangs kleiner. Infolgedessen wird die Spannung zwischen der Basis und dem Emitter vergleichsweise größer. Wenn es jedoch gewünscht wird, den Schaltungsbereich, der den p-Kanal-MOSFET enthält, bei dem Schaltungsherstellungsvorgang zu bilden, wird die Fläche des Übergangs größer als diejenige der Schaltung, die nur den n-Kanal-MOSFET enthält. Wenn somit die Schaltung zur Verhinderung des parasitären Thyristors gebildet wird, kann eine größere Schutzschaltung notwendig sein als in dem Fall, in dem die Schaltung mit nur dem n-Kanal-MOSFET gebildet wird. Wenn der Bereich der Schutzschaltung größer wird, wie oben be­ schrieben wird, wird auch das die Schutzschaltung aufweisende Halbleiterbauelement größer. Infolgedessen können die Herstellungskosten des Halbleiterbauelements steigen.
Die Erfindung wurde entwickelt, um die oben angesprochenen kon­ ventionellen Probleme zu lösen; die Aufgabe der Erfindung ist die Bereitstellung eines Halbleiterbauelements mit kompaktem Aufbau, bei dem ein IGBT und eine Steuerschaltung in demselben Substrat gebildet sind und das imstande ist, die Wirkung eines parasitären Elements effektiv zu unterdrücken.
Zur Lösung der vorstehenden Probleme ist ein Halbleiterbauele­ ment gemäß der Erfindung dadurch gekennzeichnet, daß dann, wenn ein p-Kanal-MOSFET auf einem Halbleitersubstrat gebildet ist, in dem ein IGBT ausgebildet wurde, eine Schaltung zum Verhin­ dern eines Latch-up-Effekts eine kleinere Fläche gegenüber der herkömmlichen Schaltung haben kann, indem eine Diode gebildet wird, wobei ein zur Bildung des p-Kanal-MOSFET erforderlicher Diffusionsbereich genutzt wird.
Dabei wird auf dem Halbleitersubstrat, in dem der IGBT ausge­ bildet wurde, eine Schottky-Diode gebildet, und dann wird die Schaltung zum Verhindern des Latch-up-Effekts des parasitären Thyristors gebildet, indem die Schottky-Diode mit einer auf einem polykristallinen Siliciumelement gebildeten Zenerdiode kombiniert wird. Die Konstruktion ist dabei wie folgt. Durch die Verwendung der Schottky-Diode kann eine Spannung in Durch­ laßrichtung, die niedriger als die Spannung zwischen der Basis und dem Emitter des parasitären npn-Transistors des Schaltungs­ bereichs ist, ohne weiteres mit kleinerer Fläche erhalten werden. Somit wird die Schaltung zum Verhindern des Latch-up-Effekts des parasitären Thyristors kleiner gemacht, und das Halbleiterbauelement kann im Vergleich mit dem herkömmlichen Halbleiterbauelement größere Sicherheit haben und kostengünsti­ ger sein.
Konkret heißt das, daß ein Halbleiterbauelement gemäß der Er­ findung, bei dem ein IGBT und ein Schaltungsbereich oder ein Schaltungselement für die Steuerung auf demselben Halbleiter­ substrat gebildet sind, dadurch gekennzeichnet ist, daß es fol­ gendes aufweist: (i) eine erste Diffusionsschicht, die in dem Halbleitersubstrat so gebildet ist, daß sie nahe einer Oberflä­ che des Halbleitersubstrats liegt, wobei die erste Diffusions­ schicht von einem von dem Halbleitersubstrat verschiedenen Leitfähigkeitstyp ist, (ii) eine zweite Diffusionsschicht, die in dem Halbleitersubstrat so gebildet ist, daß sie nahe der Oberfläche des Halbleitersubstrats liegt, wobei die zweite Diffusionsschicht innerhalb der ersten Diffusionsschicht liegt und die zweite Diffusionsschicht von einem von der ersten Diffusionsschicht verschiedenen Leitfähigkeitstyp ist, (iii) einen ersten Bereich, der auf der zweiten Diffusionsschicht ge­ bildet ist, wobei der erste Bereich durch Entfernen eines Be­ reichs einer Isolierschicht gebildet ist, (iv) eine erste metallische Verdrahtungsschicht, die in dem ersten Bereich ge­ bildet ist, (v) eine dritte Diffusionsschicht, die in der zwei­ ten Diffusionsschicht liegt oder so vorgesehen ist, daß sie die zweite Diffusionsschicht schneidet, wobei die dritte Diffusionsschicht von einem Leitfähigkeitstyp ist, der mit dem der zweiten Diffusionsschicht identisch ist, (vi) einen auf der dritten Diffusionsschicht gebildeten zweiten Bereich, wobei der zweite Bereich durch Entfernen eines weiteren Bereichs der Isolierschicht gebildet ist, (vii) eine zweite metallische Ver­ drahtungsschicht, die in dem zweiten Bereich gebildet ist, und (viii) eine Schutzschaltung, die gebildet ist durch Kombination einer Schottky-Diode, wobei die erste und die zweite metalli­ sche Verdrahtungsschicht als Elektroden dienen, und einer Zenerdiode, die durch Aufbringen von polykristallinem Silicium auf die Isolierschicht auf dem Halbleitersubstrat gebildet ist, wobei die Schutzschaltung mit wenigstens einem der Eingänge des Halbleiterbauelements verbunden wird. Daraufhin wird der Schal­ tungsbereich oder das Schaltungselement durch die Schutzschal­ tung mit dem Eingang und mit einem Gate des IGBT verbunden.
Wenn bei dem Halbleiterbauelement der Erfindung beispielsweise ein p-Kanal-MOSFET auf einem Halbleitersubstrat gebildet ist, in dem ein IGBT ausgebildet wurde, kann eine Schaltung zum Ver­ hindern des Latch-up-Effekts eine kleinere Fläche haben, indem eine Diode unter Nutzung des Diffusionsbereichs, der zur Bil­ dung des p-Kanal-MOSFET erforderlich ist, ausgebildet wird. In­ dem also die Schottky-Diode verwendet wird, kann eine Spannung in Durchlaßrichtung, die niedriger als die Spannung zwischen Basis und Emitter des parasitären npn-Transistors des Schal­ tungsbereichs ist, ohne weiteres mit kleinerer Fläche erhalten werden. Die Schaltung zum Verhindern des Latch-up-Effekts des parasitären Thyristors wird also kleiner gemacht, so daß das Halbleiterbauelement größere Sicherheit hat und weniger kostet. Indem also die Schottky-Diode als die Schaltung zum Verhindern des Latch-up-Effekts des parasitären Thyristors verwendet wird, kann eine höhere Schutzwirkung für die Schaltung mit kleinerer Nutzfläche gegenüber dem herkömmlichen Fall erzielt werden.
Bei dem Halbleiterbauelement kann jede von der ersten und der zweiten metallischen Verdrahtungsschicht aus Aluminium oder aus Aluminium, das eine geringe Menge eines anderen Elements ent­ hält, bestehen. In diesem Fall können die metallischen Verdrah­ tungsschichten, da sie aus Aluminium oder Aluminium, das ein oder mehr andere Elemente enthält, bestehen, auf einfache Weise gebildet werden, so daß die Fertigungskosten des Halbleiterbau­ elements gesenkt werden können.
Ferner kann das Halbleiterbauelement eine vierte Diffusions­ schicht aufweisen, die so ausgebildet ist, daß sie einen Über­ gang zwischen der zweiten Diffusionsschicht und der ersten me­ tallischen Verdrahtungsschicht umgibt. Dabei ist die vierte Diffusionsschicht bevorzugt von einem Leitfähigkeitstyp, der von dem der zweiten Diffusionsschicht verschieden ist. In diesem Fall kann die Leistungsfähigkeit des Halbleiterbauele­ ments durch die vierte Diffusionsschicht verbessert werden.
In dem Halbleiterbauelement kann die Schottky-Diode ein erstes und ein zweites Schottky-Diodenelement aufweisen, während die Zenerdiode ein Zenerdiodenelement aufweisen kann. Dabei sind eine Kathode des Zenerdiodenelements und eine Anode des ersten Schottky-Diodenelements bevorzugt mit dem Eingang des Halblei­ terbauelements verbunden. Eine Kathode des ersten Schottky-Diodenelements ist bevorzugt mit einer Kathode des zweiten Schottky-Diodenelements und mit dem Schaltungsbereich oder Schaltungselement verbunden. Eine Anode des Zenerdiodenelements und eine Anode des zweiten Schottky-Diodenelements sind bevor­ zugt mit einem Emitter des Isolierschicht-Bipolartransistors verbunden. In diesem Fall kann die Wirkung des parasitären Transistors durch die vorstehende Konstruktion noch effektiver unterdrückt werden.
Bei dem Halbleiterbauelement kann der Eingang des Halbleiter­ bauelements mit dem einen Endbereich eines Widerstands verbun­ den sein, während der andere Endbereich des Widerstands mit der Kathode des Zenerdiodenelements und mit der Anode des ersten Schottky-Diodenelements verbunden ist. In diesem Fall kann die Wirkung des parasitären Transistors noch effektiver unterdrückt werden, da der Widerstand zwischen dem ersten Zenerdiodenele­ ment und dem ersten Schottky-Diodenelement angeordnet ist.
Bei dem Halbleiterbauelement kann die Zenerdiode ein weiteres Zenerdiodenelement aufweisen. Dabei ist eine Anode des weiteren Zenerdiodenelements bevorzugt mit der Anode des Zenerdiodenele­ ments verbunden. Eine Kathode des weiteren Zenerdiodenelements ist bevorzugt mit dem Emitter des IGBT verbunden. In diesem Fall kann die Wirkung des parasitären Transistors durch diese Konstruktion noch wirkungsvoller unterdrückt werden.
Weiterhin kann das Halbleiterbauelement einen oder mehrere Ein­ gänge aufweisen. Dabei kann das Halbleiterbauelement wenigstens eine Schaltung aufweisen, die gleich aufgebaut ist wie die Schaltung, die aus dem Zenerdiodenelement und dem ersten und zweiten Schottky-Diodenelement besteht. In diesem Fall kann die Funktionsweise des Halbleiterbauelements verbessert werden, weil es mit einer Vielzahl von Eingängen und Schutzschaltungen versehen ist.
Bei dem Halbleiterbauelement kann die vierte Diffusionsschicht aus einer Diffusionsschicht bestehen, die zur Bildung des IGBT verwendet wird. Da die vierte Diffusionsschicht durch Nutzung der Diffusionsschicht gebildet ist, die zur Bildung des IGBT verwendet wurde, kann in diesem Fall das Verfahren zur Herstel­ lung des Halbleiterbauelements vereinfacht werden, so daß seine Fertigungskosten gesenkt werden können.
Ferner kann das Halbleiterbauelement eine Metalldiffusions­ schicht aufweisen, die zwischen der zweiten Diffusionsschicht und der ersten metallischen Verdrahtungsschicht liegt. Die Me­ talldiffusionsschicht ist bevorzugt durch Eindiffundieren oder Aufbringen eines Metalls zwischen die zweite Diffusionsschicht und die erste metallische Verdrahtungsschicht gebildet. Dabei ist das eindiffundierte oder aufgebrachte Metall von dem Me­ tall, das die erste metallische Verdrahtungsschicht bildet, verschieden. In diesem Fall kann die Wirkung des parasitären Transistors noch viel effektiver durch die Metalldiffusions­ schicht unterdrückt werden.
Bei dem Halbleiterbauelement kann das eindiffundierte oder auf­ gebrachte Metall Platin sein. In diesem Fall kann die an den Eingang angelegte Spannung mit geringeren Spannungsverlusten zu dem Schaltungsbereich oder Schaltungselement übertragen werden.
Die Erfindung wird nachstehend auch hinsichtlich weiterer Merk­ male und Vorteile anhand der Beschreibung von Ausführungsbei­ spielen unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
Fig. 1 einen Vertikalschnitt eines Halbleiterbauelements ge­ mäß einer ersten Ausführungsform der Erfindung, wobei ein IGBT und eine Steuerschaltung auf demselben Sub­ strat gebildet sind;
Fig. 2 ein Schaltbild des in Fig. 1 gezeigten Halbleiterbau­ elements;
Fig. 3 ein Schaltbild eines Halbleiterbauelements gemäß einer zweiten Ausführungsform der Erfindung, wobei ein IGBT und eine Steuerschaltung auf demselben Substrat gebil­ det sind;
Fig. 4 ein Schaltbild eines Halbleiterbauelements gemäß einer dritten Ausführungsform der Erfindung, wobei ein IGBT und eine Steuerschaltung auf demselben Substrat gebil­ det sind;
Fig. 5 ein Schaltbild eines Halbleiterbauelements gemäß einer vierten Ausführungsform der Erfindung, wobei ein IGBT und eine Steuerschaltung auf demselben Substrat gebil­ det sind;
Fig. 6 ein Schaltbild eines Halbleiterbauelements gemäß einer fünften Ausführungsform der Erfindung, wobei ein IGBT und eine Steuerschaltung auf demselben Substrat gebil­ det sind;
Fig. 7 ein Schaltbild eines Halbleiterbauelements gemäß einer sechsten Ausführungsform der Erfindung, wobei ein IGBT und eine Steuerschaltung auf demselben Substrat gebil­ det sind;
Fig. 8 einen Vertikalschnitt des Halbleiterbauelements der Erfindung zur Erläuterung von Konstruktionen parasitä­ rer Thyristoren, die in dem Halbleiterbauelement auf­ treten;
Fig. 9 ein Schaltbild eines herkömmlichen Halbleiterbauele­ ments, wobei ein IGBT und eine Steuerschaltung auf demselben Substrat gebildet sind; und
Fig. 10 einen Vertikalschnitt des in Fig. 9 gezeigten herkömm­ lichen Halbleiterbauelements zur Erläuterung von Kon­ struktionen parasitärer Thyristoren, die in dem Halb­ leiterbauelement auftreten.
Nachstehend werden Ausführungsformen der Erfindung unter Bezug­ nahme auf die beigefügten Zeichnungen konkret beschrieben.
Erste Ausführungsform
Zuerst wird unter Bezugnahme auf Fig. 1 das Halbleiterbauele­ ment gemäß der ersten Ausführungsform beschrieben.
In Fig. 1 bezeichnet U2 ein Halbleitersubstrat (p-Leitfähig­ keitstyp) zur Bildung eine IGBT und einer Steuerschaltung. U3 bezeichnet eine n+-Schicht, die durch epitaxiales Aufwachsen auf dem Halbleitersubstrat U2 gebildet ist. U4 bezeichnet eine n--Schicht, die auf der n+-Schicht U3 durch epitaxiales Auf­ wachsen gebildet ist. U1 bezeichnet eine metallische Rücksei­ tenschicht, die auf der rückwärtigen Oberfläche des Halbleiter­ substrats U2 gebildet ist.
Z1 bezeichnet den Bereich des IGBT, der über dem Halbleitersub­ strat U2 gebildet ist. Der IGBT Z1 hat einen solchen Aufbau, daß er einen größeren Strom treiben kann, indem eine Vielzahl von Elementen mit vorbestimmten Grundstrukturen in einem ebenen Zustand so angeordnet sind, daß sie parallel zueinander ge­ schaltet sind. D1 ist eine Zenerdiode. Die Zenerdiode D1 ist mit einer p+-Diffusionsschicht U9, einer p--Diffusionsschicht U10 und einer n+-Diffusionsschicht U11 versehen, von denen jede durch Eindiffundieren von Störstellen in eine Polysilicium­ schicht gebildet wurde, die auf Isolierschichten wie etwa einer Oxidschicht U5 usw. über dem Halbleitersubstrat U2 aufgebracht ist. Die Diffusionsschichten U9 bis U11 sind in einer Richtung parallel zu der Oberfläche des Halbleitersubstrats U2 verbunden oder gebildet.
M1 ist ein n-Kanal-MOSFET. Der n-Kanal-MOSFET M1 ist so aufge­ baut, daß eine höherkonzentrierte p+-Diffusionsschicht U12 und eine höherkonzentrierte n+-Diffusionsschicht U8 auf der n--Schicht U4 so gebildet sind, da sie in einem Bereich einer tie­ fen p--Diffusionsschicht U14 niedrigerer Konzentration enthal­ ten sind. M2 ist ein p-Kanal-MOSFET. Der p-Kanal-MOSFEET M2 hat einen solchen Aufbau, daß eine n--Diffusionsschicht U15 nied­ rigerer Konzentration so gebildet ist, daß sie in einem Bereich der p--Diffusionsschicht U14 niedrigerer Konzentration enthal­ ten ist, wogegen die p+-Diffusionsschicht U12 und die n+-Diffu­ sionsschicht U8 so gebildet sind, daß sie in der n--Diffusi­ onsschicht U15 enthalten sind.
D2 und D3 bezeichnen Schottky-Dioden (Schottky-Diodenelemente). Jede der Schottky-Dioden D2, D3 ist so aufgebaut, da die n--Diffusionsschicht niedrigerer Konzentration so gebildet ist, daß sie in einem Bereich der p--Diffusionsschicht U14 niedri­ gerer Konzentration enthalten ist, wogegen die p-Diffusions­ schicht U13 und die n+-Diffusionsschicht U8 so gebildet sind, da sie in der n--Diffusionsschicht U15 enthalten sind. In je­ der Schottky-Diode D2, D3 wird ein mit der p+-Diffusionsschicht U8 verbundener Anschluß zur Kathode, wogegen der andere An­ schluß zur Anode wird.
Fig. 8 zeigt den Aufbau von parasitären Thyristoren des Schal­ tungselements in dem in Fig. 1 gezeigten Halbleiterbauelement. In Fig. 8 bezeichnen G1 und G2 hintere Gates (back gates) des n-Kanal-MOSFET M1 bzw. des p-Kanal-MOSFET M2. A1 und A2 be­ zeichnen Drains des n-Kanal-MOSFET M1 bzw. des p-Kanal-MOSFET M2. S1 und S2 bezeichnen die jeweilige Source des n-Kanal-MOSFET M1 bzw. des p-Kanal-MOSFET M2.
Wie Fig. 8 zeigt, sind bei diesem Halbleiterbauelement parasi­ täre Transistoren T1, T2 zwischen jeder der Diffusionsschichten des n-Kanal-MOSFET M1 und dem Halbleitersubstrat U2 gebildet, wobei die Diffusionsschichten nahezu gleich wie im Fall des herkömmlichen Halbleiterbauelements von Fig. 10 ausgebildet sind. Parasitäre Transistoren T3, T4 sind ferner zwischen jeder der Diffusionsschichten des p-Kanal-MOSFET M2 und dem Halblei­ tersubstrat U2 gebildet und bilden die Diffusionsschichten ebenso wie im Fall des n-Kanal-MOSFET M1. Bei diesem Halblei­ terbauelement können jedoch, wie nachstehend beschrieben wird, die Wirkungen der parasitären Transistoren T1 bis T4 mit der Konstruktion einer kompakten Größe oder einer kleineren Fläche effektiv unterdrückt werden.
Als nächstes wird der Aufbau der Schaltverbindung der ersten Ausführungsform des Halbleiterbauelements unter Bezugnahme auf Fig. 2 beschrieben. In Fig. 2 sind diejenigen Elemente usw., die gleich wie diejenigen des herkömmlichen Halbleiterbauele­ ments von Fig. 9 sind, also die Elemente mit gleichem Aufbau oder gleicher Funktionsweise wie in Fig. 9, mit den gleichen Bezugszeichen wie in Fig. 9 versehen.
Wie Fig. 2 zeigt, ist in der Struktur der Schaltverbindung die Anode der Schottky-Diode D2 mit einem Eingang P1 verbunden, während die Kathode mit der Steuerschaltung B1 und mit der Ka­ thode einer anderen Schottky-Diode D3 verbunden ist. Die Anode der Schottky-Diode D3 ist mit einem Emitteranschluß P2 verbun­ den. Die Steuerschaltung B1 besteht aus dem n-Kanal-MOSFET M1, dem p-Kanal-MOSFET M2 und passiven Bauelementen. Die Steuer­ schaltung B1, deren Ausgang mit dem Gate des IGBT Z1 verbunden ist, steuert den IGBT Z1.
Zwischen der Steuerschaltung B1 und dem Eingang P1 ist eine Diodenschaltung gebildet, welche die Zenerdiode D1 und die Schottky-Dioden D2, D3 umfaßt, und die Funktionen der Dioden­ schaltung sind nahezu gleich wie die des herkömmlichen Halblei­ terbauelements oder des herkömmlichen Aufbaus der Schaltverbin­ dung. Bei dem Aufbau der Schaltverbindung vom oben genannten Typ besteht die Gefahr, daß ein Latch-up der parasitären Thyristoren der Steuerschaltung B1 auftreten kann, wenn das Potential des Ausgangs P1 niedriger als das Potential des Emit­ teranschlusses P2 des IGBT Z1 wird. Bei der in Fig. 2 gezeigten Struktur der Schaltverbindung jedoch kann der Strom, der von der Steuerschaltung B1 zu dem Eingang P1 gerichtet ist, auf­ grund der gleichrichtenden Wirkung der Schottky-Diode D2 nicht fließen.
Dabei kann in der Schottky-Diode D2 ein Kriechstrom auftreten, wenn der Strom aufgrund der gleichrichtenden Wirkung gestoppt wird. Um das Auftreten des Latch-up-Effekts der parasitären Thyristoren infolge des Kriechstroms zu verhindern, wird daher der von der Steuerschaltung B1 durch die Schottky-Diode D2 fließende Strom von der Schottky-Diode D3 umgeleitet.
Jede der Schottky-Dioden D2, D3 hat von Natur aus einen höheren Sättigungsstrom des pn-Übergangs gegenüber einer Diode, die auf einer Polysiliciumschicht in einem herkömmlichen Halbleiterbau­ element des oben erwähnten Typs gebildet ist, so daß die er­ zeugte Spannung in der Durchlaßrichtung niedriger wird. Dabei wird die Spannung des Übergangs in der Durchlaßrichtung durch die nachstehende Gleichung (1) ausgedrückt:
Vf = (k.T/q)ln(If/Is) (Gleichung 1).
In der Gleichung (1) bezeichnet Vf den Spannungsabfall, der auftritt, wenn der Strom If in der Durchlaßrichtung fließt. Vf wird auf der Basis der Boltzmann-Konstanten k, der absoluten Temperatur T (°K) und des Sättigungsstroms Is (A) erhalten. Ge­ mäß der Gleichung (1) ist auch verständlich, daß der Spannungs­ abfall in der Durchlaßrichtung kleiner wird, wenn der Sätti­ gungsstrom höher ist.
In der auf der Polysiliciumschicht gebildeten Diode werden die Störstellen von dem oberen zu dem unteren Bereich der Polysili­ ciumschicht, die durch einen Abscheidungsvorgang aufgebracht ist, eindiffundiert. Daher kann die Fläche des pn-Übergangs durch die Länge des Übergangs in der Draufsicht und die Dicke der Polysiliciumschicht bestimmt werden.
Andererseits wird in den Schottky-Dioden D2, D3 der pn-Übergang in einem solchen Bereich gebildet, daß die n--Diffusions­ schicht U15 mit dem Metall vereinigt wird. Daher kann die Fläche des Übergangs gegenüber dem herkömmlichen Fall größer werden, wenn die Fläche des Elements mit derjenigen des her­ kömmlichen Falls ungefähr identisch ist.
Wie oben beschrieben wird, kann die Spannung in der Durchlaß­ richtung, die niedriger als die Spannung zwischen Basis und Emitter des parasitären npn-Transistors ist, der in der Steuer­ schaltung B1 auftritt, ohne weiteres dadurch erhalten werden, daß der Sättigungsstrom des Übergangs selbst niedriger ist und das Verhältnis (oder der Wirkungsgrad) der Fläche des Übergangs zu der eingenommenen Fläche größer ist. Außerdem kann eine hohe Prüfspannung für das Latch-up des parasitären Thyristors, die höher als die des herkömmlichen Aufbaus der Schaltverbindung ist, auf einfache Weise erhalten werden, und zwar dadurch, daß der Kriechstrom durch die gleichrichtende Wirkung der Schottky-Diode unterdrückt wird.
Zweite Ausführungsform
Nachstehend wird eine zweite Ausführungsform unter Bezugnahme auf Fig. 3 konkret beschrieben. Der größte Teil des Aufbaus des Halbleiterbauelements oder der Schaltverbindung bei der zweiten Ausführungsform ist jedoch gleich wie bei dem Halbleiterbauele­ ment oder der Schaltverbindung nach der ersten Ausführungsform. Um Doppelbeschreibungen zu vermeiden, werden nachstehend haupt­ sächlich Charakteristiken erläutert, die von denen der ersten Ausführungsform verschieden sind.
Wie oben beschrieben, ist bei der ersten Ausführungsform der Eingang P1 direkt mit der Kathode der auf der Polysilicium­ schicht gebildeten Zenerdiode D1 und mit der Anode der Schottky-Diode D2 verbunden. Dagegen ist bei der zweiten Aus­ führungsform der Eingang P1 mit der Kathode der Zenerdiode D1 und der Anode der Schottky-Diode D2 durch einen auf der Polysi­ liciumschicht gebildeten Widerstand R1 verbunden, wie in Fig. 3 gezeigt ist. Die übrigen Merkmale sind nahezu gleich wie im Fall der ersten Ausführungsform.
Bei dem vorstehenden Aufbau der Schaltverbindung kann der Be­ reich der Spannung, die zwischen dem Eingang P1 und dem Emitte­ ranschluß P2 des IGBT Z1 angelegt wird, erweitert werden.
Dritte Ausführungsform
Nachstehend wird die dritte Ausführungsform unter Bezugnahme auf Fig. 4 konkret beschrieben. Der größte Teil des Aufbaus des Halbleiterbauelements oder der Schaltverbindung bei der dritten Ausführungsform ist jedoch gleich wie bei dem Halbleiterbauele­ ment oder der Schaltverbindung nach der zweiten Ausführungs­ form. Um Doppelbeschreibungen zu vermeiden, werden nachstehend hauptsächlich Charakteristiken erläutert, die von denen der zweiten Ausführungsform verschieden sind.
Wie oben beschrieben, ist bei der zweiten Ausführungsform der Widerstand R1 in die Schaltung eingefügt, um den Bereich der Spannung zu erweitern, die zwischen dem Eingang P1 und dem Emitteranschluß P2 des IGBT Z1 angelegt werden kann. Dagegen wird bei der dritten Ausführungsform, wie Fig. 4 zeigt, eine solche Schaltung verwendet, daß die Zenerdiode D1 und eine an­ dere Zenerdiode D4 miteinander im bidirektionalen Zustand ver­ bunden sind, daß also die beiden Zenerdioden D1, D4 miteinander in Reihe und in umgekehrter Richtung verbunden sind. Die übri­ gen Merkmale sind nahezu gleich wie im Fall der zweiten Ausfüh­ rungsform.
Wenn also eine Spannung, die gegenüber dem Emitteranschluß P2 des IGBT Z1 negativ ist, an den Eingang P1 angelegt wird, kann ein Strom erst fließen, wenn die negative Spannung die Durch­ bruchspannung der Zenerdiode D1 in Sperrichtung erreicht. Wenn jedoch die Spannung über der Durchbruchspannung der Schottky-Diode D2 liegt, muß die Durchbruchspannung jeder der Zener­ dioden D1, D4 auf einen niedrigeren Wert als die Durchbruch­ spannung jeder der Schottky-Dioden D2, D3 eingestellt werden, weil der Strom sehr rasch ansteigt.
Zusätzlich zu der oben angegebenen Konstruktion kann der aus Polysilicium bestehende Widerstand R1 (in einem kombinierten Zustand) in die Schaltung eingefügt sein, um wie im Fall der zweiten Ausführungsform der Eingangsspannung mit größerem Be­ reich zu entsprechen.
Vierte Ausführungsform
Nachstehend wird eine vierte Ausführungsform unter Bezugnahme auf Fig. 5 konkret beschrieben. Der größte Teil des Aufbaus des Halbleiterbauelements oder der Schaltverbindung bei der vierten Ausführungsform ist jedoch gleich wie bei dem Halbleiterbauele­ ment oder der Schaltverbindung nach einer der ersten bis drit­ ten Ausführungsformen. Um Doppelbeschreibungen zu vermeiden, werden nachstehend hauptsächlich Charakteristiken erläutert, die von denen der ersten bis dritten Ausführungsform verschie­ den sind.
Wie oben beschrieben, ist bei jeder der ersten bis dritten Aus­ führungsformen das Halbleiterbauelement mit nur dem einen Ein­ gang P1 versehen. Bei der vierten Ausführungsform dagegen weist das Halbleiterbauelement eine Vielzahl von Eingängen auf, wie Fig. 5 zeigt. In Fig. 5 bezeichnet P4 einen anderen zusätzli­ chen Eingang. D5 bezeichnet eine weitere Zenerdiode, die auf der Polysiliciumschicht ebenso wie die Zenerdiode D1 gebildet ist, wobei die Zenerdiode D5 entsprechend der Hinzufügung des Eingangs P4 hinzugefügt ist. D6 und D7 sind weitere Schottky-Dioden, die ebenso wie die Schottky-Dioden D2, D3 gebildet sind, wobei die Schottky-Dioden D6, D7 entsprechend der Hinzu­ fügung des Eingangs P4 hinzugefügt sind. Eine weitere Schaltung zum Verhindern eines Latch-up-Effekts der parasitären Thyristoren, die aus den zusätzlichen Dioden D5, D6, D7 be­ steht, ist mit der Steuerschaltung B1 ebenso wie im Fall der bekannten Schaltung zum Verhindern von Latch-up der parasitären Thyristoren verbunden.
Ein Vorteil dabei, die Vielzahl von Eingängen P1, P4 wie oben beschrieben vorzusehen (oder die Zahl der Eingänge zu erhöhen), ist die Auswirkung, daß die Funktion der von der Steuerschal­ tung B1 durchgeführten Steuerung verbessert wird. Beispiels­ weise muß in jeder der Strukturen der Schaltverbindungen gemäß den Fig. 2 bis 4 (der ersten bis dritten Ausführungsform) die Steuerschaltung B1 notwendigerweise so aufgebaut sein, daß die an den Eingang P1 geführte Spannung als die Spannungsquelle zum Treiben der Schaltung genutzt wird, weil nur ein Eingang P1 vorgesehen ist. Da sich die angelegte Spannung innerhalb eines größeren Bereichs einschließlich der Nullspannung verändert, kann es in diesem Fall äußerst schwierig sein, eine Schaltung zu bauen, die innerhalb des vorgenannten Bereichs erwünschte Schaltungseigenschaften hat.
Wenn dagegen die Vielzahl von Eingängen P1, P4 wie im Fall der vierten Ausführungsform vorgesehen ist, während beispielsweise eine stabilisierte Quellenspannung an sie angelegt ist und sie als Anschluß für Energiequellen genutzt werden kann, kann es einfach sein, eine Schaltung mit höherer Funktionsfähigkeit oder höherer Präzision zu bauen. Außerdem können mehr Eingangs­ signale zur Durchführung der Steuerung empfangen werden, so daß eine höhere Funktionsfähigkeit des Bauelements erreicht werden kann.
Fünfte Ausführungsform
Nachstehend wird eine fünfte Ausführungsform unter Bezugnahme auf Fig. 6 konkret beschrieben. Der größte Teil des Aufbaus des Halbleiterbauelements oder der Schaltverbindung bei der fünften Ausführungsform ist jedoch gleich wie bei dem Halbleiterbauele­ ment oder der Schaltverbindung nach der ersten Ausführungsform. Um doppelte Beschreibungen zu vermeiden, werden nachstehend hauptsächlich Charakteristiken erläutert, die von denen der er­ sten Ausführungsform verschieden sind.
Bei der ersten Ausführungsform ist jede der Schottky-Dioden D2, D3, die in der Schaltung verwendet werden, um ein Latch-up der parasitären Thyristoren zu verhindern, so aufgebaut, daß die p- Diffusionsschicht U13, die als "Schutzring" bezeichnet wird, um den Übergang zwischen der metallischen Verdrahtungsschicht U6 und der niedriger konzentrierten n--Diffusionsschicht U15 herum gebildet ist. Dagegen wird bei der fünften Ausführungs­ form, wie in Fig. 6 gezeigt ist, kein spezieller Vorgang zur Bildung der Diffusionsschicht für die Ausbildung der Schottky-Dioden D2, D3 durchgeführt, aber die Diffusionsschicht, die zur Bildung anderer Elemente verwendet wird, wird zu dem Schutzring umgelenkt, so daß erwünschte Diodeneigenschaften erhalten wer­ den. Das heißt, die Schottky-Dioden D2, D3 bestehen aus der Diffusionsschicht, die zur Bildung anderer Elemente verwendet wird. Dabei wird der Schutzring in einer allgemeinen Technik zur Verbesserung der Eigenschaft der Durchbruchspannung der Schottky-Diode in der Sperrichtung verwendet.
In Fig. 6 sind die Schottky-Dioden D2, D3 unter Verwendung der p-Diffusionsschicht U16 ausgebildet, die bei der Bildung des IGBT Z1 erforderlich ist. Wenn jedoch eine andere Diffusions­ schicht, beispielsweise die p+-Diffusionsschicht U7 oder die p+-Diffusionsschicht U12 oder dergleichen verwendet wird, kön­ nen die gleichen Diodeneigenschaften wie die obigen erzielt werden. Da jedoch die p-Diffusionsschicht U16 gebildet ist, um eine Inversionsschicht (einen Kanal) ander Oberfläche des Halbleiters während des Vorgangs der Bildung des IGBT Z1 ebenso wie im Fall des MOSFET zu bilden, hat sie eine vergleichsweise niedrigere Konzentration und flachere Gestalt im Vergleich mit anderen Diffusionsschichten. Indem sie als der Schutzring ver­ wendet wird, kann also der Einfluß des parasitären Elements an dem Schutzring herabgesetzt werden.
Wie oben beschrieben, kann durch die Anwendung eines anderen Vorgangs auch als erforderlicher Vorgang zur Bildung des Schutzrings die Anzahl der Schritte verringert werden, die zur Fertigung des Halbleiterbauelements notwendig sind. Infolgedes­ sen kann das Halbleiterbauelement kostengünstiger hergestellt werden.
Sechste Ausführungsform
Nachstehend wird eine sechste Ausführungsform unter Bezugnahme auf Fig. 7 konkret beschrieben. Der größte Teil des Aufbaus des Halbleiterbauelements oder der Schaltverbindung bei der sechsten Ausführungsform ist jedoch gleich wie bei dem Halblei­ terbauelement oder der Schaltverbindung nach der ersten oder fünften Ausführungsform. Um Doppelbeschreibungen zu vermeiden, werden nachstehend hauptsächlich Charakteristiken erläutert, die von denen der ersten oder fünften Ausführungsform verschie­ den sind.
Wenn bei der ersten oder fünften Ausführungsform die Schottky-Dioden D2, D3 gebildet werden, wird als das Material der metal­ lischen Verdrahtungsschicht U6 entweder Al (Aluminium) oder Al, das eine geringe Menge eines anderen Elements (Si usw.) ent­ hält, verwendet. Dann wird es mit der n--Diffusionsschicht U15 niedrigerer Konzentration vereinigt. Bei der sechsten Ausfüh­ rungsform wird dagegen ein anderes Metall in den Übergang der Schottky-Dioden D2, D3 eindiffundiert. Dabei ist es allgemein bekannt, daß eine Diode, die die Eigenschaft hat, daß die Span­ nung in der Durchlaßrichtung sehr niedrig ist, erhalten werden kann, wenn ein Metallelement wie etwa Pt in Silicium eindiffun­ diert wird. Bei der sechsten Ausführungsform wird daher bevor­ zugt die Eigenschaft der Spannung in der Durchlaßrichtung der Diode berücksichtigt, so daß ein Metallelement wie etwa Pt in den Übergang zwischen dem Si und dem Metall eindiffundiert wird.
Dadurch kann eine Diode erhalten werden, die die Eigenschaft hat, daß die Spannung in der Durchlaßrichtung sehr niedrig ist. Infolgedessen kann der Effekt des Verhinderns von Latch-up der parasitären Thyristoren verbessert werden, während gleichzeitig die an den Eingang angelegte Spannung mit geringeren Spannungs­ verlusten zu der Steuerschaltung übertragen werden kann.
Die Erfindung wurde zwar unter Bezugnahme auf bestimmte Ausfüh­ rungsformen beschrieben, aber für den Fachmann sind viele wei­ tere Abwandlungen und Modifikationen denkbar.

Claims (10)

1. Halbleiterbauelement, bei dem ein Isolierschicht-Bipolar­ transistor und ein Schaltungsbereich oder Schaltungselement zur Steuerung auf demselben Halbleitersubstrat ausgebildet sind, das folgendes aufweist:
eine erste Diffusionsschicht, die in dem Halbleitersub­ strat so ausgebildet ist, daß sie nahe einer Oberfläche des Halbleitersubstrats liegt, wobei die erste Diffusionsschicht von einem Leitfähigkeitstyp ist, der von dem des Halbleitersub­ strats verschieden ist;
eine zweite Diffusionsschicht, die in dem Halbleitersub­ strat so ausgebildet ist, daß sie nahe der Oberfläche des Halb­ leitersubstrats liegt, wobei die zweite Diffusionsschicht in­ nerhalb der ersten Diffusionsschicht liegt und von einem Leit­ fähigkeitstyp ist, der von demjenigen der ersten Diffusions­ schicht verschieden ist;
einen ersten Bereich, der auf der zweiten Diffusions­ schicht ausgebildet ist, wobei der erste Bereich durch Entfer­ nen eines Bereichs einer Isolierschicht gebildet ist;
eine erste metallische Verdrahtungsschicht, die in dem ersten Bereich gebildet ist;
eine dritte Diffusionsschicht, die entweder in der zweiten Diffusionsschicht ausgebildet oder so angeordnet ist, daß sie die zweite Diffusionsschicht schneidet, wobei die dritte Diffu­ sionsschicht von einem Leitfähigkeitstyp ist, der mit dem der zweiten Diffusionsschicht identisch ist;
einen zweiten Bereich, der auf der dritten Diffusions­ schicht ausgebildet ist, wobei der zweite Bereich durch Entfer­ nen eines anderen Bereichs der Isolierschicht gebildet ist;
eine in dem zweiten Bereich gebildete zweite metallische Verdrahtungsschicht; und
eine Schutzschaltung, die gebildet ist durch Kombination einer Schottky-Diode, welche die erste und die zweite metallische Verdrahtungsschicht als Elektroden verwendet, und einer Zenerdiode, die durch Aufbringen von polykristallinem Silicium auf die Isolierschicht auf dem Halbleitersubstrat ge­ bildet ist, wobei die Schutzschaltung mit wenigstens einem der Eingänge des Halbleiterbauelements verbunden ist, wobei
der Schaltungsbereich oder das Schaltungselement mit dem Eingang durch die Schutzschaltung und mit einem Gate des Iso­ lierschicht-Bipolartransistors verbunden ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeich­ net, daß jede von der ersten und der zweiten metallischen Ver­ drahtungsschicht entweder aus Aluminium oder aus Aluminium, das eine geringe Menge eines anderen Elements enthält, besteht.
3. Halbleiterbauelement nach Anspruch 2, ferner gekennzeich­ net durch eine vierte Diffusionsschicht, die so ausgebildet ist, daß sie einen Übergang zwischen der zweiten Diffusions­ schicht und der ersten metallischen Verdrahtungsschicht umgibt, wobei die vierte Diffusionsschicht von einem Leitfähigkeitstyp ist, der von dem der zweiten Diffusionsschicht verschieden ist.
4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeich­ net, daß die Schottky-Diode ein erstes und ein zweites Schottky-Diodenelement aufweist, während die Zenerdiode ein Zenerdiodenelement aufweist, daß eine Kathode des Zener­ diodenelements und eine Anode des ersten Schottky-Diodenelements mit dem Eingang des Halbleiterbauelements verbunden sind, daß eine Kathode des ersten Schottky-Diodenele­ ments mit einer Kathode des zweiten Schottky-Diodenelements und mit dem Schaltungsbereich oder Schaltungselement verbunden ist, und daß eine Anode des Zenerdiodenelements und eine Anode des zweiten Schottky-Diodenelements mit einem Emitter des Iso­ lierschicht-Bipolartransistors verbunden sind.
5. Halbleiterbauelement nach Anspruch 4, dadurch gekennzeich­ net, daß der Eingang des Halbleiterbauelements mit dem einen Endbereich eines Widerstands verbunden ist und der andere End­ bereich des Widerstands mit der Kathode des Zenerdiodenelements und der Anode des ersten Schottky-Diodenelements verbunden ist.
6. Halbleiterbauelement nach Anspruch 4, dadurch gekennzeich­ net, daß die Zenerdiode ein weiteres Zenerdiodenelement auf­ weist, eine Anode des weiteren Zenerdiodenelements mit der An­ ode des Zenerdiodenelements und eine Kathode des weiteren Zenerdiodenelements mit dem Emitter des Isolierschicht-Bipolar­ transistors verbunden ist.
7. Halbleiterbauelement nach Anspruch 4, ferner gekennzeich­ net durch einen oder mehrere Eingänge, wobei das Halbleiterbau­ element wenigstens eine Schaltung aufweist, deren Aufbau gleich wie der der Schaltung ist, die das Zenerdiodenelement und das erste und zweite Schottky-Diodenelement umfaßt.
8. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeich­ net, daß die vierte Diffusionsschicht eine Diffusionsschicht umfaßt, die zur Bildung des Isolierschicht-Bipolartransistors verwendet wird.
9. Halbleiterbauelement nach Anspruch 3, ferner gekennzeich­ net durch eine metallische Diffusionsschicht, die zwischen der zweiten Diffusionsschicht und der ersten metallischen Verdrah­ tungsschicht liegt, wobei die metallische Diffusionsschicht ge­ bildet ist durch Eindiffundieren oder Aufbringen eines Metalls zwischen die zweite Diffusionsschicht und die erste metallische Verdrahtungsschicht, wobei das eindiffundierte oder aufge­ brachte Metall von dem die erste metallische Verdrahtungs­ schicht bildenden Metall verschieden ist.
10. Halbleiterbauelement nach Anspruch 9, dadurch gekennzeich­ net, daß das eindiffundierte oder aufgebrachte Metall Platin ist.
DE10111200A 2000-06-29 2001-03-08 Integrierte Halbleiterschaltung Expired - Lifetime DE10111200B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000196518A JP4607291B2 (ja) 2000-06-29 2000-06-29 半導体装置
JP12-196518 2000-06-29

Publications (2)

Publication Number Publication Date
DE10111200A1 true DE10111200A1 (de) 2002-01-17
DE10111200B4 DE10111200B4 (de) 2008-06-05

Family

ID=18694995

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10111200A Expired - Lifetime DE10111200B4 (de) 2000-06-29 2001-03-08 Integrierte Halbleiterschaltung

Country Status (4)

Country Link
US (1) US6441463B2 (de)
JP (1) JP4607291B2 (de)
KR (1) KR100483671B1 (de)
DE (1) DE10111200B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055796A (ja) 2002-07-19 2004-02-19 Mitsubishi Electric Corp 半導体装置
JP4250412B2 (ja) 2002-12-13 2009-04-08 三菱電機株式会社 半導体装置
JP4223375B2 (ja) 2003-11-14 2009-02-12 三菱電機株式会社 半導体装置
JP4455972B2 (ja) 2004-10-08 2010-04-21 三菱電機株式会社 半導体装置
JP4568595B2 (ja) 2004-12-10 2010-10-27 三菱電機株式会社 半導体回路
KR100763848B1 (ko) 2006-07-05 2007-10-05 삼성전자주식회사 쇼트키 다이오드 및 그 제조 방법
JP5103830B2 (ja) * 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP4427561B2 (ja) * 2007-05-29 2010-03-10 株式会社東芝 半導体装置
JP5618963B2 (ja) 2011-10-26 2014-11-05 三菱電機株式会社 半導体装置
JP6098041B2 (ja) * 2012-04-02 2017-03-22 富士電機株式会社 半導体装置
US10411006B2 (en) * 2016-05-09 2019-09-10 Infineon Technologies Ag Poly silicon based interface protection
JP7020280B2 (ja) * 2018-05-01 2022-02-16 日本精工株式会社 ラッチアップ防止回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58197870A (ja) * 1982-05-14 1983-11-17 Hitachi Ltd 半導体装置
US4513309A (en) * 1982-11-03 1985-04-23 Westinghouse Electric Corp. Prevention of latch-up in CMOS integrated circuits using Schottky diodes
US4946803A (en) * 1982-12-08 1990-08-07 North American Philips Corp., Signetics Division Method for manufacturing a Schottky-type rectifier having controllable barrier height
JPS59161654A (ja) * 1983-03-04 1984-09-12 松下精工株式会社 空冷ヒ−トポンプ式空気調和装置
JPS6451664A (en) 1987-08-24 1989-02-27 Fujitsu Ltd Semiconductor device
JP3243902B2 (ja) * 1993-09-17 2002-01-07 株式会社日立製作所 半導体装置
EP0646964B1 (de) 1993-09-30 1999-12-15 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Integrierte aktive Klammerungsstruktur für den Schutz von Leistungsanordnungen gegen Überspannungen, und Verfahren zu ihrer Herstellung
JPH0888326A (ja) * 1994-09-16 1996-04-02 Nippon Steel Corp 半導体装置の静電気保護構造
US5536958A (en) 1995-05-02 1996-07-16 Motorola, Inc. Semiconductor device having high voltage protection capability
US5723916A (en) * 1996-05-17 1998-03-03 Delco Electronics Corporation Electrical load driving device including load current limiting circuitry
JP3413569B2 (ja) * 1998-09-16 2003-06-03 株式会社日立製作所 絶縁ゲート型半導体装置およびその製造方法
JP3040096B2 (ja) * 1998-09-30 2000-05-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
DE10111200B4 (de) 2008-06-05
JP4607291B2 (ja) 2011-01-05
US6441463B2 (en) 2002-08-27
JP2002016254A (ja) 2002-01-18
KR20020004807A (ko) 2002-01-16
US20020000609A1 (en) 2002-01-03
KR100483671B1 (ko) 2005-04-18

Similar Documents

Publication Publication Date Title
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE3339805A1 (de) Feldeffekt-transistor und damit aufgebaute integrierte schaltung
DE102008014071A1 (de) Siliciumcarbid-Halbleitervorrichtung
DE1808661A1 (de) Halbleiter-Bauelement
DE4340405A1 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2916426A1 (de) Halbleiteranordnung
DE10111200B4 (de) Integrierte Halbleiterschaltung
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE3888462T2 (de) Verfahren zur Herstellung einer gegen Überspannungen selbst-geschützten Halbleiteranordnung.
DE102020000633A1 (de) Elektronische vorrichtung mit einem halbleiterkörper oder einer isolationsstruktur in einem graben
DE3010986A1 (de) Integrierte halbleiterschaltung
DE2504846A1 (de) Halbleiteranordnung mit gleichrichtender grenzschicht
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE1639177C3 (de) Monolithisch integrierte Gleichrichterschaltung
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben
DE4242578C2 (de) Emittergeschalteter Thyristor und Verfahren zu seiner Herstellung
DE3408285A1 (de) Schutzanordnung fuer einen feldeffekttransistor
EP1050076A1 (de) Verfahren zur herstellung von dioden
DE19719670C2 (de) SRAM-Halbleiterspeichervorrichtung mit einem bipolaren Transistor und Verfahren zur Herstellung derselben
DE2136509A1 (de) Halbleitervorrichtung
DE102005056908B4 (de) Integrierte Schaltungsanordnung mit Shockleydiode oder Thyristor und Verfahren zum Herstellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 2706

8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right