[go: up one dir, main page]

DE10057163A1 - Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen - Google Patents

Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen

Info

Publication number
DE10057163A1
DE10057163A1 DE10057163A DE10057163A DE10057163A1 DE 10057163 A1 DE10057163 A1 DE 10057163A1 DE 10057163 A DE10057163 A DE 10057163A DE 10057163 A DE10057163 A DE 10057163A DE 10057163 A1 DE10057163 A1 DE 10057163A1
Authority
DE
Germany
Prior art keywords
doped
zone
inner zone
connection
metal contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10057163A
Other languages
English (en)
Inventor
Hartmut Gruetzediek
Joachim Scheerer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GRUETZEDIEK URSULA
SCHEERER JUTTA
Original Assignee
GRUETZEDIEK URSULA
SCHEERER JUTTA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GRUETZEDIEK URSULA, SCHEERER JUTTA filed Critical GRUETZEDIEK URSULA
Priority to DE10057163A priority Critical patent/DE10057163A1/de
Publication of DE10057163A1 publication Critical patent/DE10057163A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H10W10/031
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/221Schottky barrier BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0112Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617Combinations of vertical BJTs and only diodes
    • H10W10/30

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen in einer isolierten Zone eines p-dotierten Halbleitersubstrats. Die isolierte Zone wird in dem Halbleitersubstrat durch eine n-dotierte Wanne abgetrennt, deren Randzone bis an die Oberfläche des Halbleitersubstrats reicht. Die das Halbleiterbauelement bildenden n-dotierten und/oder p-dotierten Zonen werden in der von der n-dotierten Wanne eingeschlossenen p-dotierten Innenzone und/oder in der Randzone der n-dotierten Wanne erzeugt. Der Schottky-Übergang wird dadurch geschaffen, daß auf die p-dotierte Innenzone direkt ein Metallkontakt aufgebracht wird. Ausgehend von der obigen Halbleiterstruktur lassen sich verschiedene Halbleiterbauelemente, beispielsweise PNP- oder NPN-Transistoren, zusammen mit Schottky-Dioden in einer isolierten Zone des Halbleitersubstrats herstellen, ohne daß weitere umfangreiche Verfahrensschritte erforderlich sind. Beispielsweise können die Schottky-Dioden zur Verringerung der Schaltzeiten der Transistoren dienen oder bei Logikanwendungen die Eingänge zur Steuerung der Basis bilden.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen in einer isolierten Zone eines p-dotierten Halbleitersubstrats.
Zur Herstellung von pn-Übergängen in Halbleiterbauelementen sind verschiedene Verfahren bekannt, zu denen die Diffusion, Epitaxie und Ionenimplantation zählen. Eine kurze Übersicht über die vielfältigen Herstellungsverfahren von Bipolartransistoen ist in dem Artikel "Advances in Bipolar VLSI" von George R. Wilson in Proceedings of the IEEE, Vol. 78, No. 11, 1990, S. 1707-1719 angegeben.
Die WO 00/19503 beschreibt ein Verfahren zur Herstellung von Halbleiterbauelementen in isolierten Zonen eines p-dotierten Halbleitersubstrats. Bei dem bekannten Verfahren wird auf das Halbleitersubstrat zunächst eine Maske mit einem Fenster aufgebracht, das von einer umlaufenden Kante begrenzt wird. Anschließend wird eine n-dotierte Wanne in dem Halbleitersubstrat mittels Ionenimplantation mit einer Energie erzeugt, die ausreichend ist, daß an der Oberfläche des Halbleitersubstrats eine p-dotierte Innenzone verbleibt, wobei die Randzone der n-dotierten Wanne bis an die Oberfläche des Halbleitersubstrats reicht. Daraufhin werden die weiteren die Struktur des Halbleiterbauelements bildenden n-dotierten und/oder p-dotierten Zonen in die p-dotierte Innenzone des Halbleitersubstrats eingebracht.
In der Halbleitertechnik sind Metall-Halbleiter-Übergänge allgemein bekannt, die auch als Schottky-Kontakte bezeichnet werden. Von einem derartigen Schottky- Kontakt machen beispielsweise die bekannten Schottky-Dioden Gebrauch, die sich durch geringe Schaltzeiten und niedrige Schwellenspannungen auszeichnen.
Es ist allgemein bekannt, daß die Schottky-Dioden zur Verringerung der Schaltzeiten von Transistoren eingesetzt werden. Hierzu werden die Dioden einerseits mit der Basis und andererseits mit dem Kollektor des Transistors verbunden.
Die bekannten Verfahren zur Herstellung von integrationsfähigen Halbleiterbauelementen, die über Schottky-Übergänge verfügen, setzen verschiedene Prozeßschritte voraus, die Diffusionen und Implantationen einschließen, um schwach dotierte Gebiete zu erzeugen.
Der Erfindung liegt die Aufgabe zugrunde, ein vereinfachtes Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen anzugeben.
Die Lösung dieser Aufgabe erfolgt erfindungsgemäß mit den im Patentanspruch 1 angegebenen Merkmalen.
Bei dem erfindungsgemäßen Verfahren wird die isolierte Zone durch eine n- dotierte Wanne in einem p-dotierten Halbleitersubstrat geschaffen, deren Randzone bis an die Oberfläche des Halbleitersubstrats reicht. Die das Halbleiterbauelement bildenden n-dotierten und/oder p-dotierten Zonen werden in der von der n-dotierten Wanne eingeschlossen p-dotierten Innenzone und/oder in der Randzone der n-dotierten Warme erzeugt.
Der Schottky-Übergang wird nun dadurch geschaffen, daß auf die p-dotierte Innenzone der n-dotierten Wanne direkt ein Metallkontakt aufgebracht wird. Auf die p-dotierte Innenzone können auch mehrere Metallkontakte aufgebracht werden, um mehrere Schottky-Übergänge zu schaffen.
Die Ausbildung der obigen Halbleiterstruktur erlaubt es, Halbleiterbauelemente unterschiedlicher Art zusammen mit Schottky-Übergängen herzustellen, ohne daß weitere Implantations- oder Diffusionsschritte erforderlich sind.
Die n-dotierte Wanne kann ohne weitere Diffusionsschritte mittels Hochvoltionenimplantation in dem vorzugsweise schwach p-dotierten Halbleitersubstrat erzeugt werden. Die Ionenimplantation erfolgt mit einer Energie, die ausreichend hoch ist, so daß an der Oberfläche des Halbleitersubstrats eine p-dotierte Innenzone verbleibt.
Es ist aber auch möglich, eine Ionenimplantation mit einer Energie vorzunehmen, die nicht so hoch ist, daß an der Oberfläche des Halbleitersubstrats eine p-dotierte Innenzone, sondern eine schwach n-dotierte Innenzone verbleibt. In diesem Fall kann die p-dotierte Innenzone dadurch erzeugt werden, daß die rückgestreuten Ionen mit p-dotierten Stoffen kompensiert werden.
Ausgehend von der obigen Halbleiterstruktur können eine Schottky-Diode als diskretes Bauelement sowie ein NPN- oder PNP-Transistor und ein Feldeffekttransistor mit Schottky-Übergang als Gate ohne größeren Aufwand geschaffen werden.
Zur Herstellung einer Schottky-Diode wird in der p-dotierten Innenzone eine p- dotierte Zone mit einer stärkeren Dotierung als die der Innenzone erzeugt, auf die ein den einen Anschluß der Schottky-Diode bildender Metallkontakt aufgebracht wird. Der direkt auf die p-dotierte Innenzone aufgebrachte Metallkontakt bildet dann den anderen Anschluß der Schottky-Diode.
Die Verfahren zur Herstellung von NPN- oder PNP-Transistoren zeichnen sich dadurch aus, daß einer der Metallkontakte, der einen Anschluß des NPN- bzw. PNP-Transistors bildet, eine der p-dotierten oder n-dotierten Zonen einerseits und die p-dotierte Innenzone anderseits berührt. Die Herstellung des Schottky- Kontakts ist also allein dadurch möglich, daß eine geänderte Maske für das Aufbringen des Metallkontaktes verwendet wird. Weitere Verfahrensschritte sind hingegen nicht erforderlich.
Bei dem NPN-Transistor erstreckt sich der den Kollektoranschluß bildende Metallkontakt von der n-dotieren Wanne bis in die p-dotierte Innenzone, während sich bei dem PNP-Transistor, der den Basisanschluß bildende Metallkontakt von der von der p-dotierten Innenzone eingeschlossenen n-dotierten Zone bis in die Innenzone erstreckt.
Neben den NPN- und PNP-Transistoren kann ausgehend von der obigen Halbleiterstruktur ein Schottky-Übergang auch bei Feldeffekttransitoren einfach hergestellt werden, der eine Steuerung des Feldeffekttransistors ermöglicht.
Die Erzeugung der n-dotierten und/oder p-dotierten Zonen in dem Halbleitersubstrat kann mit den bekannten Prozeßschritten erfolgen. Vorteilhafterweise werden die oberflächennahen Zonen mittels Ionenimplantationen eingebracht.
Die Bereiche, in denen Ionen implantiert werden sollen, können mit den bekannten Maskierungsprozessen definiert werden. Das Maskenmaterial kann aus Fotolack, Metall, Glas oder sonstigen Materialien bestehen. Vorzugsweise wird die Struktur der zu dotierenden Zonen durch lithographische Methoden erstellt. Möglich sind auch Kombinationen aus Lithographien und Ätzungen.
Für den ohmschen Kontakt der Anschlüsse können weitere n-dotierte und/oder p- dotierte Übergangszonen mit einer stärkeren Dotierung in das Halbleitersubstrat eingebracht werden.
Ausgehend von der obigen Halbleiterstruktur lassen sich auch Logikgatter einfach herstellen, ohne daß weitere Implantationen oder Diffusionen erforderlich sind. Die Basisanschlüsse dieser Logikgatter werden durch Metallkontakte geschaffen, die direkt auf die Innenzone der n-dotierten Wanne aufgebracht werden und zusammen mit der Wanne jeweils einen Schottky-Übergang bilden.
Im folgenden werden mehrere Ausführungsbeispiele des Verfahrens zur Herstellung von Halbleiterbauelementen mit einem Schottky-Übergang unter Bezugnahme auf die Zeichnungen näher erläutert.
Es zeigen:
Fig. 1a bis 1e die Verfahrensschritte zur Herstellung einer Schottky-Diode ausgehend von einem p-dotierten Halbleitersubstrat mit einer n- dotierten Wanne, deren Randzone bis an die Oberfläche des Substrats reicht,
Fig. 2a bis 2f die Schritte zur Herstellung eines NPN-Transistors mit einem Schottky-Übergang,
Fig. 2g das Ersatzschaltbild des NPN-Transistors mit Schottky-Diode von den Fig. 2a bis 2f,
Fig. 3a bis 3f die Schritte zur Herstellung eines PNP-Transistors mit einem Schottky-Übergang,
Fig. 3g das Ersatzschaltbild des PNP-Transistors mit Schottky-Diode von den Fig. 3a bis 3f,
Fig. 4a bis 4g die Schritte zur Herstellung eines Feldeffekttransistors, dessen Steuerung über einen Schottky-Übergang erfolgt,
Fig. 5a bis 5g die Schritte zur Herstellung einer anderen Ausführungsform eines Feldeffekttransistors, dessen Steuerung über einen Schottky-Übergang erfolgt,
Fig. 6a bis 6d die Schritte zur Herstellung eines nicht invers betriebenen Logikgatters mit mehreren Eingängen, die Schottky-Dioden aufweisen,
Fig. 6e das Ersatzschaltbild des Logikgatters von den Fig. 6a bis 6d,
Fig. 7a bis 7f die Schritte zur Herstellung eines nicht invers betriebenen Logikgatters mit Injektoranschluß und mehreren Eingängen, die Schottky-Dioden aufweisen,
Fig. 7g das Ersatzschaltbild des Logikgatters von den Fig. 7a bis 7f,
Fig. 8a bis 8f die Schritte zur Herstellung eines invers betriebenen Logikgatters mit mehreren Eingängen, die Schottky-Dioden aufweisen, und
Fig. 8e das Ersatzschaltbild des Logikgatters von den Fig. 8a bis 8f,
Die Herstellung der unterschiedlichen Bauleiterelemente mit Schottky- Übergängen setzt die in Fig. 1a gezeigt Halbleiterstruktur voraus. Das Verfahren zur Herstellung dieser Halbleiterstruktur ist in der DE-A-198 44 531 und der WO 00/19503 beschrieben, auf die ausdrücklich Bezug genommen werden.
Auf ein schwach p-dotiertes Halbleitersubstrat 1 (Wafer) wird eine Maske 2 aufgebracht, die ein Fenster 3 aufweist, das von einer umlaufenden Kante 4 begrenzt wird. Für das Grundmaterial wird vorzugsweise ein Wafer aus schwach p-dotiertem monokristallinem Silizium mit einem Widerstand von z. B. 5 Ohm cm verwendet. Weitere geeignete Halbleitermaterialien sind z. B. GaAs und SiC mit dem für diese Stoffe geeigneten Dotiermitteln. Das Maskenmaterial kann aus Fotolack, Metall, Glas oder auch anderen Materialien bestehen. Vorzugsweise wird die Struktur durch fotolithographische Verfahren geschaffen. Nach der Maskenerstellung erfolgt eine Dotierung, vorzugsweise eine Implantation von Phosphorionen mit einer Dosis von z. B. 2 × 103 Atome/cm2, um eine n-dotierte Wanne 5 in dem Halbleitersubstrat 1 zu schaffen. Die Implantationsenergie ist dabei so hoch, daß oberhalb der Wanne 5 in dem Halbleitersubstrat 1 eine p-- dotierte Zone verbleibt. Bei einer Dosis von 2 × 103 Atome/cm2 ist dies trotz der rückgestreuten Phosphorionen beispielsweise dann der Fall, wenn die Implantationsenergie 6 MeV oder mehr beträgt.
Bei der Hochvoltionenimplantation kommt es im Bereich der Kante 4 des Maskenfensters 3 zu einem besonderen Effekt. Da Ionen an der senkrechten Kante gestreut bzw. an schräg verlaufenden Kanten unterschiedlich stark abgebremst werden, bildet sich in der Wanne 5 eine nach oben gezogene Randzone 6 aus, die bis zu der Oberfläche des Halbleitersubstrats 1 reicht und die verbleibende p-- dotierte Innenzone 7 an der Oberfläche des Halbleitersubstrats umschließt. Ausgehend von der obigen Halbleiterstruktur können nun verschiedene Halbleiterbauelemente mit Schottky-Übergängen hergestellt werden, die nachfolgend beschrieben werden.
Die Fig. 1a bis 1e veranschaulichen die Schritte zur Herstellung einer Schottky-Diode. In die von, der n-dotierten Wanne 5 eingeschlossene p-dotierte Innenzone 7 wird mittels Ionenimplantation eine zentrale, beispielsweise rechteckige oder runde p+-dotierte Zone 8 mit einer Dotierung eingebracht, die stärker als die des Halbleitersubstrats ist (Fig. 1b). Anschließend wird mittels Ionenimplantation eine oberflächennahe, umlaufende n+-dotierte Übergangszone 9 in die Randzone 6 der Warme 5 eingebracht (Fig. 1c). Hierzu werden entsprechende Masken verwendet.
Nach Aufbringen einer Isolationsschicht, in die entsprechende Fenster geätzt werden (Fig. 1d), wird ein Metallkontakt SC direkt auf die p--dotierte Innenzone 7, ein Metallkontakt C auf die p+-dotierte Zone 8 und ein Metallkontakt W auf die n+-dotierte Übergangszone 9 aufgebracht (Fig. 1e). Der direkt auf die Innenzone 7 aufgebrachte Metallkontakt SC und der auf die p+-dotierte Zone 8 aufgebrachte Metallkontakt C bilden die beiden Anschlüsse der Schottky-Diode.
Die Herstellung eines NPN-Transistors geht wieder von der gleichen Halbleiterstruktur wie die Herstellung der Schottky-Diode aus (Fig. 2a). In die p- -dotierte Innenzone 7 wird mittels Ionenimplantation eine zentrale p-dotierte Zone 10 mit einer üblichen Dotierung (NA = 1018 cm-3) eingebracht, die stärker als die des Halbleitersubstrats 1 ist (Fig. 2b). Anschließend werden eine umlaufende, oberflächennahe n+-Übergangszone 11 mit der üblichen Dotierungskonzentration (ND ≈ 1022 cm-3) in die Randzone 6 der Wanne 5 und eine oberflächennahe n+- dotierte Zone 12 (ND = 1022 cm-3) in die von der Innenzone 7 eingeschlossene p-- dotierte Zone 10 eingebracht (Fig. 2c). In einem weiteren Implantations schritt wird dann eine oberflächennahe p+-dotierte Übergangszone 13 (ND = 1022 cm-3) in die p-dotierte Zone 10 eingebracht (Fig. 2d). Zum Schluß werden die die Anschlüsse des NPN-Transistors bildenden Metallkontakte C, E, B auf die n+- bzw. p+-Zonen 11, 12, 13 nach den bekannten Verfahren (s. o. G. R. Wilson) aufgebracht. Die n-dotierte Wanne 5 zusammen mit der Übergangszone 11 bildet dann den Kollektor C, die n+-dotierte Zone 12 den Emitter E und die p--dotierte Innenzone 7 zusammen mit der p+-dotierten Zone 13 die Basis B des NPN- Transistors.
Der Schottky-Übergang SC wird dadurch geschaffen, daß der den Kollektor des NPN-Transistors bildende Metallkontakt C sich von der n+-dotierten Übergangszone 11 bis in die p+-dotierte Innenzone 7 erstreckt. Hierzu ist es lediglich erforderlich, in der Isolationsschicht ein entsprechend breites Fenster 14 vorzusehen. Weitere Verfahrensschritte sind hingegen nicht notwendig. Da der Schottky-Übergang SC zwischen der Basis B und dem Kollektor C des NPN- Transistors liegt und somit eine tiefe Sättigung des Kollektors verhindert wird, werden die Schaltzeiten des Transistors verringert. Das Ersatzschaltbild des NPN- Transistors T zusammen mit der Schottky-Diode D zeigt Fig. 2g.
Die Fig. 3a bis 3f veranschaulichen die Schritte zur Herstellung eines PNP- Transistors. In die p--dotierte Innenzone 7 (Fig. 3a) wird mittels Ionenimplantation eine zentrale n-dotierte Zone 15 (ND = 1018 cm-3) eingebracht (Fig. 3b). Anschließend werden eine umlaufende, oberflächenahe n+- Übergangszone 16 (ND ≈ 1022 cm-3) in die Randzone 6 der Wanne 5 und eine oberflächennahe n+-Übergangszone 17 (ND = 1022 cm-3) in die zentrale n-dotierte Zone 15 implantiert (Fig. 3c). In einem weiteren Verfahrensschritt werden dann eine umlaufende, oberflächennahe p+-dotierte Übergangszone 18 (ND = 1022 cm-3) in die Innenzone 7 und eine oberflächenahe p+-dotierte Zone 19 (ND = 1022 cm-3) in die zentrale n-dotierte Zone 15 mittels Ionenimplantation eingebracht. Die Innenzone 7 bildet nun den Kollektor C, die zentrale n-dotierte Zone 15 die Basis B und die p+-dotierte Zone 19 den Emitter E des PNP-Transistors, wobei die hochdotierten Übergangszonen zur Herstellung einer ohmschen Verbindung zu den Transistoranschlüssen vorgesehen sind (Fig. 3d). Zur Kontaktierung der Transistoranschlüsse wird eine Isolationsschicht auf das Halbleitersubstrat aufgebracht, die im Bereich der entsprechenden Zonen weggeätzt wird (Fig. 3e). Anschließend werden die Metallkontakte C, E, B und W für die Transistoranschlüsse aufgebracht (Fig. 3f). Zur Herstellung des Schottky- Übergangs SC wird der die Basis des PNP-Transistors bildende Metallkontakt B so auf das Halbleitersubstrat aufgebracht, daß der Metallkontakt die n+- Übergangszone 17 abdeckt und sich bis in die Innenzone 7 erstreckt. Hierzu ist es lediglich erforderlich, eine Isolationsschicht auf das Halbleitersubstrat aufzubringen, die ein entsprechendes Fenster 20 aufweist. Der Schottky-Übergang SC liegt zwischen der Basis B und dem Kollektor C des PNP-Transistors. Fig. 3g zeigt das Ersatzschaltbild des PNP-Transistors T zusammen mit der Schottky- Diode D.
Die Fig. 4a bis 4f veranschaulichen die Schritte zur Herstellung eines Feldeffekttransistors mit Schottky-Übergang. Die Herstellung geht wieder von der in Fig. 1a gezeigten Halbleiterstruktur aus. Nach Aufbringen einer Maske wird mittels Ionenimplantation in die Randzone 6 der Wanne 7 eine umlaufende, oberflächennahe n+-Übergangszone 21 eingebracht (Fig. 4b). Anschließend wird zu beiden Seiten der Innenzone 7 jeweils eine oberflächennahe p+-Übergangszone 22, 23 implantiert, die einander gegenüberliegen (Fig. 4c). Nach Aufbringen einer entsprechenden Isolationsschicht werden dann die Metallkontakte für die Anschlüsse des Feldeffekttransistors auf das Halbleitersubstrat aufgebracht (Fig. 4d). Der den Drainanschluß bildende Metallkontakt DRAIN wird auf die eine der beiden p+-Übergangszonen 22 und der den Sourceanschluß bildende Metallkontakt SOURCE auf die andere der beiden p+-Übergangszonen 23 aufgebracht. Zwischen Drain- und Sourceanschluß wird ein weiterer Metallkontakt GATE direkt auf die Innenzone aufgebracht, der den Gateanschluß bildet. Der Metallkontakt GATE erstreckt sich bis in die umlaufende n+- Übergangszone 21 und unterteilt die Innenzone in zwei Bereiche, wobei in dem einen Bereich der Drainanschluß und in dem anderen Bereich der Sourceanschluß liegt (Fig. 4e und 4f). Der Metallkontakt GATE stellt zusammen mit der Innenzone 7 des Halbleitersubstrats einen Schottky-Übergang dar, über den der Feldeffekttransistor gesteuert werden kann. Der Feldeffekttransistor zeichnet sich durch einen größeren Drain-Source-Strom im Vergleich zu konventionellen Feldeffekttransistoren aus. Darüber hinaus ist die Schwellenspannung zur Steuerung des Drain-Source-Stromes höher.
Die Fig. 5a bis 5f zeigen die Verfahrensschritte zur Herstellung einer alternativen Ausführungsform eines Feldeffekttransistors mit Schottky-Übergang. Zunächst wird wieder eine umlaufende, oberflächennahe n+-Übergangszone 24 in die Randzone 6 der Wanne 7 eingebracht (Fig. 5a bis 5b). Anschließend werden die p+-Übergangszonen 25 und 26 in die p-dotierte Innenzone 7 implantiert (Fig. 5e). Die eine der beiden p+-Übergangszonen 25 bzw. 26 bildet den Drain und die andere der beiden p+-Übergangszonen 26 bzw. 25 den Source des Feldeffekttransistors oder umgekehrt. Prinzipiell ist es auch möglich auf beiden Seiten der zentralen p+-Übergangszone 25 jeweils eine p+-Übergangszone vorzusehen (Fig. 5c).
Nach Aufbringen einer entsprechenden Isolationsschicht wird auf die zentrale p+- Übergangezone 25 der den Source- bzw. Drainanschluß SOURGE/DRAIN bildende Metallkontakt und auf die seitliche p+-Übergangszone 26 der den Drain- bzw. Sourceanschluß DRAIN/SOURCE bildende Metallkontakt des Feldeffekttransistors aufgebracht (Fig. 5d). Die Steuerung des Feldeffekttransistors erfolgt über einen die zentrale p+-Übergangszone 25 umschließenden Metallkontakt, der direkt auf die Innenzone 7 aufgebracht wird und den Gateanschluß GATE bildet (Fig. 5e und 5f). Hierzu ist es lediglich erforderlich, in der Isolationsschicht ein entsprechendes Fenster 27 vorzusehen. Auf die umlaufende, n+-Übergangszone 24 wird ebenfalls ein Metallkontakt aufgebracht und auf ein geeignetes Potential gelegt. Der Feldeffekttransistor zeichnet sich im Vergleich zu dem Feldeffekttransistor gemäß der Fig. 5a bis 5f durch eine höhere Transitfrequenz und eine höhere Schwellenspannung aus.
Die Reihenfolge der Implantationen ist beliebig und hat nur geringe Auswirkungen auf das Verhalten der Elemente. Implantationen durch die Kontaktöffnungen des Isolators zur Selbstjustierung und Dotierungen aus Polysiliziumschichten (Polyemitter) sind dem Fachmann bekannt. Der Aufbau der pn-Übergänge kann in bekannter Weise durch mehrere Implantationen unterschiedlicher Tiefe und Dosis im vertikalen und lateralen Profil geändert werden.
Die Fig. 6a bis 6d zeigen die Verfahrensschritte zur Herstellung eines nicht invers betriebenen Logikgatters mit drei Eingängen, die jeweils eine Schottky- Diode aufweisen. Die Herstellung des Logikgatters geht wieder von der bereits unter Bezugnahme auf Fig. 1a beschriebenen Halbleiterstruktur aus (Fig. 6a). In die p--dotierte Innenzone 7 werden nach Aufbringen einer entsprechenden Maske eine n+-dotierte Zone 28 und in die Randzone 6 der n-dotierten Wanne 5 eine oberflächennahe, umlaufende n+-dotierte Übergangszone 29 implantiert (Fig. 6b). Anschließend wird ein Isolator mit entsprechenden Fenstern für die Metallkontakte des Logikgatters aufgebracht (Fig. 6c). Der den Kollektoranschluß C bildende Metallkontakt werden auf die n+-Übergangszone 29 aufgebracht, der den Emitteranschluß E bildende Metallkontakt auf die n+-Zone 28 und die die Basisanschlüsse B1, B2, B3 bildenden Metallkontakte direkt auf die Innenzone 7 aufgebracht. Die Metallkontakte für die Basisanschlüsse bilden Schottky-Ubergänge SC (Fig. 6d). Fig. 6e zeigt das Ersatzschaltbild des Logikgatters mit den drei Schottky-Dioden D1 bis D3 an den Eingängen B1, B2, B3.
Die Fig. 7a bis 7f zeigen die Verfahrensschritte einer alternativen Ausführungsform des nicht invers betriebenen Logikgatters mit mehreren Schottky-Dioden aufweisenden Eingängen. Dieses Logikgatter weist im Gegensatz zu dem Logikgatter gemäß der Fig. 6a bis 6e einen Injektoranschluß auf. Auch dieses Logikgatter kann ausgehend von der Halbleiterstruktur gemäß Fig. 1a einfach hergestellt werden.
Zunächst wird nach Aufbringen einer entsprechenden Maske eine n-dotierte Zone 30 in die p--dotierte Innenzone 7 des Halbleitersubstrats von Fig. 7a implantiert (Fig. 7b). Anschließend werden nach Aufbringen entsprechender Masken eine oberflächennahe, umlaufenden n+-Übergangszone 31 in die Randzone 6 der n- dotierten Wanne 5 und in die n-dotierte Zone 30 eine n+-dotierte Übergangszone 32 und eine p+-dotierte Zone 33 implantiert (Fig. 7c und 7d). Nun werden in den Fenstern eines entsprechenden Isolators die Metallkontakte für die Anschlüsse des Logikgatters aufgebracht (Fig. 7e und 7f). Der den Kollektoranschluß bildende Metallkontakt C wird auf die n+-Übergangszone 31, der den Emitteranschluß E bildende Metallkontakt auf die n+-Übergangszone 32, der den Injektoranschluß Inj bildende Metallkontakt auf die p+-Zone 33 und die Metallkontakte B1, B2, B3, die die Basis des Logikgatters bilden, direkt auf die Innenzone 7 aufgebracht. Diese Metallkontakte bilden wieder zusammen mit der schwach dotierten Innenzone jeweils einen Schottky-Übergang SC. Das Logikgatter zeichnet sich durch eine sehr hohe Verstärkung aus. Fig. 7g zeigt das Ersatzschaltbild des Logikgatters mit den drei Schottky Dioden D1, D2, D3 an den Eingängen B1, B2, B3 und dem Injektoranschluß Inj.
Die Fig. 8a bis 8f zeigen die Verfahrensschritte zur Herstellung eines invers betriebenen Logikgatters mit zwei jeweils eine Schottky-Diode aufweisenden Eingängen.
Die Herstellung geht wieder von der Halbleiterstruktur gemäß Fig. 1a aus. In die p--dotierte Innenzone 7 des Halbleitersubstrats von Fig. 8a wird eine sich bis in die Randzone 6 der n-dotierten Wanne 5 erstreckende n-dotierte Zone 34 implantiert. Neben der n-dotierten Zone 34 wird eine weitere n-dotierte Zone 35 in die Innenzone 7 implantiert, die sich aber nicht bis in die Randzone der Wanne erstreckt (Fig. 8b). In die Randzone 6 der Wanne 5 werden nun eine oberflächennahe, umlaufende n+-Übergangszone 36, in die sich nicht in die Randzone erstreckende n-dotierte Zone 35 eine n+-dotierte Übergangszone 37 und in die bis in die Wanne 5 laufende n-dotierte Zone 34 eine p+-dotierte Zone 38 implantiert (Fig. 8c und 8d). Für die Implantationsschritte werden wieder entsprechende Masken auf das Halbleitersubstrat aufgebracht.
Daraufhin wird ein Isolator auf das Halbleitersubstrat aufgebracht, der im Bereich der Anschlüsse des Logikgatter freigelegt wird (Fig. 8e). Zum Schluß werden die Metallkontakte für die Anschlüsse des Logikgatters aufgebracht (Fig. 8f). Der den Emitteranschluß E bildende Metallkontakt wird auf die umlaufende n+-Zone 36, der den Injektoranschluß Inj bildende Metallkontakt auf die p+-Zone 38, der den Kollektoranschluß C bildende Metallkontakt auf die n+-Zone 37 und die beiden die Basis B1, B2 bildenden Metallkontakte auf die Innenzone 7 aufgebracht. Diese beiden Metallkontakte bilden zusammen mit der schwach dotierten Innenzone wieder jeweils einen Schottky-Kontakt SC (Fig. 8f). Fig. 8g zeigt das Ersatzschaltbild des invers betriebenen Logikgatters mit den Schottky-Dioden D1, D2 an den Eingängen B1, B2. Da die Zonen für den Injektor und Emitter miteinander verschmelzen, zeichnet sich das Logikgatter durch besonders geringe Abmessungen aus.
Die Fig. 6 bis 8 zeigen Logikgatter mit zwei oder drei Eingängen. Die Logikgatter können aber auch über mehr als drei Eingänge verfügen. Auf einen Halbleitersubstrat können einen Vielzahl von Logikgattern in den isolierten Inseln geschaffen werden, die jeweils über eine Vielzahl von Eingängen verfügen.

Claims (16)

1. Verfahren zur Herstellung von Halbleiterbauelementen mit einem Schottky- Übergang in einer isolierten Zone eines p-dotierten Halbleitersubstrats mit folgenden Verfahrensschritten:
Erzeugen einer n-dotierten Wanne in dem p-dotierten Halbleitersubstrat, deren Randzone bis an die Oberfläche des Halbleitersubstrats reicht,
Erzeugen von weiteren die Struktur des Halbleiterbauelements bildenden n- dotierten und/oder p-dotierten Zonen in der von der n-dotierten Wanne eingeschlossenen p-dotierten Innenzone und/oder in der Randzone der n- dotierten Wanne, und
Aufbringen der die Anschlüsse des Halbleiterbauelements bildenden Metallkontakte direkt auf die n-dotierten und/oder p-dotierten. Zonen in der p- dotierten Innenzone und/oder in der Randzone der n-dotierten Wanne, und
Aufbringen eines Metallkontaktes direkt auf die p-dotierte Innenzone zur Schaffung des Schottky-Übergangs.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf das Halbleitersubstrat eine Maske zur Definition eines von einer umlaufenden Kante begrenzten Fensters aufgebracht wird, wobei die n-dotierte Wanne in dem p-dotierten Halbleitersubstrat mittels Ionenimplantation durch die Maske mit einer Energie erzeugt wird, die so hoch ist, so daß an der Oberfläche des Halbleitersubstrats die p-dotierte Innenzone verbleibt, wobei die Randzone der n-dotierten Wanne bis an die Oberfläche des Halbleitersubstrats reicht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Schaffung einer Schottky-Diode in der p-dotierten Innenzone eine p-dotierte Zone mit einer stärkeren Dotierung als die der Innenzone erzeugt wird, auf die ein den einen Anschluß der Schottky-Diode bildender Metallkontakt aufgebracht wird, wobei der direkt auf die p-dotierte Innenzone aufgebrachte Metallkontakt den anderen Anschluß der Schottky-Diode bildet.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Schaffung eines Halbleiterbauelementes zusammen mit einer Schottky-Diode einer der Metallkontakte, der einen Anschluß des Halbleiterbauelements bildet, derart auf das Halbleitersubstrat aufgebracht wird, daß der Metallkontakt eine der p-dotierten oder n-dotierten Zonen einerseits und die p-dotierte Innenzone andererseits berührt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zur Schaffung eines NPN-Transistors mit einer Schottky-Diode in der p-dotierten Innenzone eine von der Innenzone eingeschlossene p-dotierte Zone mit einer stärkeren Dotierung als die der Innenzone und in der p-dotierten Zone eine n-dotierte Zone erzeugt werden, wobei auf die von der Innenzone eingeschlossene p- dotierte Zone ein den Basisanschluß bildender Metallkontakt, auf die n- dotierte Zone ein den Emitteranschluß bildender Metallkontakt und auf die n- dotierte Randzone der Wanne ein den Kollektoranschluß des Transistors bildender Metallkontakt aufgebracht werden, und daß der den Kollektoranschluß bildende Metallkontakt sich von der n-dotierten Wanne bis in die Innenzone erstreckt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß in der n-dotierten Randzone der Wanne eine n-dotierte Übergangszone mit einer stärkeren Dotierung als die der Wanne und in der von der p-dotierten Innenzone eingeschlossenen p-dotierten Zone eine p-dotierte Übergangszone mit einer stärkeren Dotierung als die der von der p-dotierten Innenzone eingeschlossenen p-dotierten Zone erzeugt werden.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zur Schaffung eines PNP-Transistors mit einer Schottky-Diode in der p-dotierten Innenzone eine von der p-dotierten Innenzone eingeschlossene n-dotierte Zone und in der n-dotierten Zone eine p-dotierte Zone erzeugt werden, wobei auf die von der Innenzone eingeschlossene n-dotierte Zone ein den Basisanschluß bildender Metallkontakt, auf die p-dotierte Zone ein den Emitteranschluß bildender Metallkontakt und auf die Innenzone ein den Kollektoranschluß des Transistors bildender Metallkontakt aufgebracht werden, und daß der den Basisanschluß bildende Metallkontakt sich von der n-dotierten Zone bis in die Innenzone erstreckt.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die den Emitter des Transistors bildende p-dotierte Zone eine stärkere Dotierung als die der p- dotierten Innenzone hat.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß in der n- dotierten Randzone der Wanne eine n-dotierte Übergangszone mit einer stärkeren Dotierung als die der Wanne und in der von der p-dotierten Innenzone eingeschlossenen n-dotierten Zone eine n-dotierte Übergangszone mit einer stärkeren Dotierung als die der n-dotierten Zone und in der p- dotierten Innenzone eine p-dotierte Übergangszone mit einer stärkeren Dotierung als die der Innenzone erzeugt werden.
10. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zur Schaffung eines Feldeffekttransistors mit einem Schottky-Übergang als Gate auf die p- dotierte Innenzone ein den Gateanschluß bildender Metallkontakt aufgebracht wird, der sich bis in die Randzone der n-dotierten Wanne erstreckt und die Innenzone in zwei Bereiche unterteilt, wobei in den einen Bereich ein den Drainanschluß und in den anderen Bereich ein den Sourceanschluß des Feldeffekttransistors bildender Metallkontakt aufgebracht werden.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß in den Drain und Source bildenden Bereichen der p-dotierten Innenzone jeweils eine p-dotierte Übergangszone mit einer stärkeren Dotierung als die Innenzone erzeugt werden, auf die den Drainanschluß und den Sourceanschluß bildenden Metallkontakte aufgebracht werden.
12. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zur Schaffung eines Feldeffekttransistors mit einem Schottky-Übergang als Gate auf die p- dotierte Innenzone ein umlaufender, den Gateanschluß bildender Metallkontakt aufgebracht wird, der die Innenzone in einen von dem umlaufenden Metallkontakt umschlossenen Bereich und einen außerhalb des umlaufenden Metallkontakts liegenden Bereich unterteilt, wobei in den einen Bereich ein den Drainanschluß und in den anderen Bereich ein den Sourceanschluß des Feldeffekttransistors bildender Metallkontakt aufgebracht werden.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß in den Drain und Source bildenden Bereichen der p-dotierten Innenzone jeweils eine p-dotierte Übergangszone mit einer stärkeren Dotierung als die Innenzone erzeugt werden, auf die den Drainanschluß und Sourceanschluß bildenden Metallkontakte aufgebracht werden.
14. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Schaffung eines Logikgatters mit mehreren Schottky-Dioden aufweisenden Eingängen in der p-dotierten Innenzone eine n-dotierte Zone erzeugt wird, wobei auf die in der Innenzone erzeugte n-dotierte Zone ein den Emitteranschluß, auf die Randzone der n-dotierten Wanne ein den Kollektoranschluß und auf die p-dotierte Innenzone die Basisanschlüsse des Gatters bildende Metallkontakte aufgebracht werden.
15. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Schaffung eines Logikgatters mit mehreren Schottky-Dioden aufweisenden Eingängen mit einem Injektoranschluß in der p-dotierten Innenzone eine n- dotierte Zone erzeugt wird, in der eine p-dotierte Zone erzeugt wird, wobei auf die in der Innenzone erzeugten n-dotierte Zone ein den Emitteranschluß, auf die Randzone der n-dotierten Wanne ein den Kollektoranschluß, auf die p-dotierte Innenzone die Basisanschlüsse bildende Metallkontakte und auf die p-dotierte Zone in der n-dotierten Zone ein den Injektoranschluß des Gatters bildender Metallkontakt aufgebracht werden.
16. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur Schaffung eines Logikgatters mit mehreren Schottky-Dioden aufweisenden Eingängen mit einem Injektoranschluß in der p-dotierten Innenzone eine n- dotierte Zone erzeugt wird und in der Innenzone eine sich bis in die Randzone der n-dotierten Wanne erstreckende n-dotierte Zone erzeugt wird, in der eine p-dotierte Zone erzeugt wird, wobei auf die in der Innenzone erzeugte n- dotierte Zone ein den Kollektoranschluß, auf die Randzone der n-dotierten Wanne ein den Emitteranschluß, auf die p-dotierte Innenzone die Basisanschlüsse des Gatters bildende Metallkontakte und auf die p-dotierte Zone in der n-dotierten Zone ein den Injektoranschluß bildender Metallkontakt aufgebracht werden.
DE10057163A 2000-11-16 2000-11-16 Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen Withdrawn DE10057163A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10057163A DE10057163A1 (de) 2000-11-16 2000-11-16 Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10057163A DE10057163A1 (de) 2000-11-16 2000-11-16 Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen

Publications (1)

Publication Number Publication Date
DE10057163A1 true DE10057163A1 (de) 2002-05-23

Family

ID=7663724

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10057163A Withdrawn DE10057163A1 (de) 2000-11-16 2000-11-16 Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen

Country Status (1)

Country Link
DE (1) DE10057163A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3293087A (en) * 1963-03-05 1966-12-20 Fairchild Camera Instr Co Method of making isolated epitaxial field-effect device
DE2264322B2 (de) * 1972-01-03 1977-02-24 Signetics Corp., Sunnyvale, Calif. (V.St.A.) Transistorschaltung mit einer schottky-sperrschichtdiode als klemmdiode und verfahren zu deren herstellung
EP0032022A1 (de) * 1979-12-21 1981-07-15 Fujitsu Limited Verfahren zur Herstellung einer integrierte Halbleiterschaltvorrichtung
EP0178968A2 (de) * 1984-09-14 1986-04-23 Fairchild Semiconductor Corporation Basisgekoppelte Transistorlogik
JPH05173887A (ja) * 1991-12-20 1993-07-13 Nec Corp 記憶装置
DE19844531A1 (de) * 1998-09-29 2000-04-06 Gruetzediek Ursula Verfahren zur Herstellung von Transistoren

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3293087A (en) * 1963-03-05 1966-12-20 Fairchild Camera Instr Co Method of making isolated epitaxial field-effect device
DE2264322B2 (de) * 1972-01-03 1977-02-24 Signetics Corp., Sunnyvale, Calif. (V.St.A.) Transistorschaltung mit einer schottky-sperrschichtdiode als klemmdiode und verfahren zu deren herstellung
EP0032022A1 (de) * 1979-12-21 1981-07-15 Fujitsu Limited Verfahren zur Herstellung einer integrierte Halbleiterschaltvorrichtung
EP0178968A2 (de) * 1984-09-14 1986-04-23 Fairchild Semiconductor Corporation Basisgekoppelte Transistorlogik
JPH05173887A (ja) * 1991-12-20 1993-07-13 Nec Corp 記憶装置
DE19844531A1 (de) * 1998-09-29 2000-04-06 Gruetzediek Ursula Verfahren zur Herstellung von Transistoren

Similar Documents

Publication Publication Date Title
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
DE2654482C2 (de)
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE2512737A1 (de) Obenkollektor-halbleiterbauelement und verfahren zu dessen herstellung
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE3939305A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2510593A1 (de) Integrierte halbleiter-schaltungsanordnung
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
WO2003015163A2 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE69332112T2 (de) Verbesserter biolarer Transistor
DE4445565A1 (de) Säulen-Bipolartransistor und Verfahren zu seiner Herstellung
DE19844531B4 (de) Verfahren zur Herstellung von Transistoren
DE1439758A1 (de) Verfahren zur Herstellung passivierter Transistoren mit nichtdiffundierter Basiszone in einem Halbleiterkoerper
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE10328008B4 (de) Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren
DE2627922A1 (de) Halbleiterbauteil
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal