[go: up one dir, main page]

DE10052944C2 - Digital/Analog-Wandler - Google Patents

Digital/Analog-Wandler

Info

Publication number
DE10052944C2
DE10052944C2 DE10052944A DE10052944A DE10052944C2 DE 10052944 C2 DE10052944 C2 DE 10052944C2 DE 10052944 A DE10052944 A DE 10052944A DE 10052944 A DE10052944 A DE 10052944A DE 10052944 C2 DE10052944 C2 DE 10052944C2
Authority
DE
Germany
Prior art keywords
capacitor
digital
capacitor cell
analog converter
converter according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10052944A
Other languages
English (en)
Other versions
DE10052944A1 (de
Inventor
Franz Kuttner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10052944A priority Critical patent/DE10052944C2/de
Priority to US10/002,334 priority patent/US6559785B2/en
Publication of DE10052944A1 publication Critical patent/DE10052944A1/de
Application granted granted Critical
Publication of DE10052944C2 publication Critical patent/DE10052944C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H03M1/685—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type the quantisation value generators of both converters being arranged in a common two-dimensional array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • H03M1/806—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution with equally weighted capacitors which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft einen Digital/Analogwandler zur Um­ wandlung eines binär codierten Datenwortes in ein analoges Ausgangssignal.
Ein Digital/Analogwandler wandelt einen digitalen Wert in ei­ ne dazu proportionale Spannung um. Die Umwandlung eines digi­ talen Wertes in eine dazu proportionale Spannung erfolgt bei vielen Digital/Analogwandlern durch Aufsummation von Strömen, die von Stromquellen erzeugt werden.
Die EP 0 176 981 beschreibt einen Digital/Analogwandler mit einem Quellenfeld in Matrixanordnung, einem Zeilendecoder und einem Spaltendecoder. Dabei enthält jedes Quellenelement des Quellenfeldes eine lokale Logikanordnung. Die in dem Quellen­ feld vorhandenen Einzelquellen sind Strom- oder Spannungs­ quellen.
Die DE 690 27 892 T2 beschreibt einen Digital/Analogkonverter mit Segmentanordnung. Die vorgesehenen Decodierer sind nicht lokal in den Kondensatorzellen vorgesehen.
Die DE 197 46 950 beschreibt einen Digital/Analogumsetzer mit Stromzellen. Die vorgesehenen Decodierschaltungen sind eben­ falls nicht lokal angeordnet.
Die EP 0 929 158 A2 beschreibt einen Kondensatorzellenfeld ohne lokale Decodierschaltungen zur Ansteuerung der Zellen.
Während Digital/Analogwandler die Stromquellen zur Erzeugung der analogen Ausgangsspannung einsetzen und mit Thermometer­ code arbeiten, werden bei Digital/Analogwandlern, die Konden­ satornetzwerke bzw. Kondensatormatrix zur Quantisierung des Analogwertes einsetzen, zur Ansteuerung des Kondensatornetzwerkes binär codierte Steuersignale verwendet. Der Grund da­ für liegt darin, dass bei einer Datenwortbreite n des umzu­ wandelnden digitalen Wertes D bei Verwendung thermometerco­ dierter Steuersignale 2 n Kondensatoren angesteuert werden müssen, während bei binär-thermometercodierten Steuersignalen lediglich n Kondensatoren anzusteuern sind. Die 2n Kondensa­ toren eines Kondensatornetzwerkes, das mit thermometer­ codierten Steuersignalen angesteuert wird, werden durch eine entsprechende Anzahl von Steuerleitungen angesteuert. Die Steuerleitungen sind miteinander kapazitiv gekoppelt, so dass die Kapazitäten der Kondensatoren innerhalb des Kondensator­ netzwerkes durch die Koppelkapazität an der Steuerleitungen verändert werden und somit das Spannungsergebnis verfälscht wird. Je höher die Anzahl der notwendigen Steuerleitungen, desto größer sind die parasitären Koppelkapazitäten zwischen den Steuerleitungen und die damit verbundenen Signalverfäl­ schungen am Ausgangssignal des Digital/Analogwandlers.
Digital/Analogwandler, die zur Ansteuerung des Kondensator­ netzwerkes binär codierte Steuersignale einsetzen, haben je­ doch den Nachteil, dass die differentielle Nichtlinearität DNL und die Kennlinienabweichungen TUE von der idealen stu­ fenförmigen Wandlerkurve des Digital/Analogwandlers aufgrund von Matching-Fehlern bzw. Kapazitätsabweichungen der herge­ stellten Kondensatoren von der idealen vorgegebenen Kapazität relativ hoch sind.
Die Fig. 1a zeigt die Abweichung der Kennlinie von der idea­ len stufenförmigen Wandlerkennlinie bei einem herkömmlichen 8-Bit-Digital/Analog-Wandler, wobei die Kennlinienabweichung TUE (Total Unadjusted Error) auf das niederwertigste Bit LSB des zu wandelnden Digitalwertes normiert ist.
Die Fig. 1b zeigt die zugehörige differentielle Nichtlineari­ tät DNL eines herkömmlichen Digital/Analogwandlers.
Wie man aus den Fig. 1a, 1b erkennen kann, kommt es in der Mitte der Wandlerkennlinle des herkömmlichen Digital/Analog- Wandlers mit Kapazitätsnetzwerk, das mit binär codierten Steuersignalen angesteuert wird, zu einer starken Abweichung von der idealen Wandlerkennlinie. Bei dem 8-Bit- Digital/Analog-Wandler wird bei dem Übergang von dem Digital­ wert 127 (0111111) zu dem Digitalen Wert 128 (1000000) der Kondensator mit der größten Kapazität, die der Summe aller übrigen Kapazitäten entspricht, zugeschaltet, während die üb­ rigen Kondensatoren mit niedrigen Kapazitäten abgeschaltet werden, so dass sich Matchingfehler stark auswirken.
Es ist die Aufgabe der vorliegenden Erfindung einen Digi­ tal/Analogwandler zu schaffen, der auf einem Halbleitersub­ strat eine nur sehr geringe Fläche einnimmt und somit geringe Herstellungskosten aufweist.
Diese Aufgabe wird erfindungsgemäss durch einen Digi­ tal/Analog-Wandler mit den in dem Patentanspruch 1 angegebe­ nen Merkmalen gelöst.
Die Erfindung schafft einen Digital/Analog-Wandler zur Um­ wandlung eines binär codierten Datenwortes in ein analoges Ausgangssignal mit: einer Kondensatorzellenmatrix, die aus matrixförmig in Spalten und Zeilen angeordneten Kondensator­ zellen besteht und die über Steuerleitungen durch thermome­ tercodierte Steuersignale angesteuert wird, einer ersten Co­ diereinrichtung zur Umcodierung der n höherwertigen Datenbits des umzuwandelnden Datenwortes in ein 2n Bit breites thermo­ meter-codiertes Spaltensteuersignal, das über Spalten- Steuerleitungen an die Kondensatorzellenmatrix angelegt wird, einer zweiten Codiereinrichtung zur Umcodierung der m nieder­ wertigen Datenbits des umzuwandelnden Datenworts in ein 2m Bit breites thermometer-codiertes Zeilensteuersignal, das ü­ ber Zeilen-Steuerleitungen an die Kondensatorzellenmatrix an­ gelegt wird, wobei jede Kondensatorzelle jeweils eine zugehö­ rige lokale Decodierschaltung aufweist, die in Abhängigkeit von dem thermometer-codierten Zeilensteuersignal und dem thermometer-codierten Spaltensteuersignal Schalter der Kon­ densatorzelle ansteuert, die mindestens einen in der Konden­ satorzelle enthaltenen Kondensator an verschiedene Referenz­ spannungen durchschalten.
Durch die Verwendung von thermometer-codierten Steuersignalen werden die Kondensatoren der Kondensatorzellenmatrix linear angesteuert, d. h. bei dem Übergang von einem Digitalwert zu dem nächsten Digitalwert wird eine zusätzliche Kondensator­ zelle der Kondensatorzellenmatrix aktiviert.
Die lokale Decodierschaltung der in der i-ten Spalte und der j-ten Zeile angeordneten Kondensatorzelle besitzt vorzugswei­ se eine erste logische Schaltung zur logischen NAND- Verknüpfung des an die i-te Spaltensteuerleitung und des an die j-te Zeilensteuerleitung anliegenden Signals, eine zweite logische Schaltung zur logischen Invertierung des an der i - 1- ten Spaltesteuerleitung anliegenden Signals, und eine dritte logische Schaltung zur logischen NAND-Verknüpfung der ersten logischen Schaltung und der zweiten logischen Schaltung zu einem logischen Steuersignal für die in der Kondensatorzelle enthaltenen Schalter.
Die Kondensatorzellen der Kondensatorzellenmatrix sind vor­ zugsweise differentiell aufgebaut.
Dabei weist jede Kondensatorzelle vorzugsweise zwei Kondensa­ toren gleicher Kapazität auf, die jeweils über zwei zugehöri­ ge Schalter an eine positive Referenzspannung oder eine nega­ tive Referenzspannung schaltbar sind.
Die lokale Decodierschaltung einer Kondensatorzelle ist vor­ zugsweise ebenfalls differentiell aufgebaut.
Dabei enthält die differentiell aufgebaute lokale Decodier­ schaltung vorzugsweise eine erste Decodiereinrichtung, die in Abhängigkeit von den anliegenden thermometer-codierten Steu­ ersignalen die Schalter des ersten Kondensators der differen­ tiell aufgebauten Kondensatorzelle ansteuert, und eine zweite Decodierschaltung, die in Abhängigkeit von den anliegenden invertierten thermometer-codierten Steuersignalen die Schalter des zweiten Kondensators der differentiell auf­ gebauten Kondensatorzelle ansteuert.
Die Steuerleitungen sind vorzugsweise ebenfalls differentiell geführt, d. h. wenn eine Steuerleitung von einem logisch nied­ rigen Wert auf einen logisch hohen Wert übergeht, geht die benachbarte Steuerleitung von einem logisch hohen Wert auf einen logisch niedrigen Wert über.
Dies bietet den besonderen Vorteil, dass kapazitive Einkopp­ lungen aufgrund von Koppelkapazitäten zwischen den Steuerlei­ tungen kompensiert werden.
Die beiden Kondensatoren der differentiell aufgebauten Kon­ densatorzelle besitzen jeweils einen ersten Anschluss, der mit zwei steuerbaren Schaltern zum Schalten des Kondensators an eine positive und an eine negative Referenzspannung ver­ bunden ist und einen zweiten Anschluss, der mit einem gemein­ samen Potentialknoten aller Kondensatorzellen verbunden ist.
Der gemeinsame Potentialknoten ist vorzugsweise mit einem Signalausgang des Digital/Analogwandlers zur Abgabe des ana­ logen Ausgangssignals verbunden.
Die lokale Decodierschaltung wird vorzugsweise über eine Sig­ nalpegel-Wandlerschaltung zur Erhöhung des Spannungshubs an den Kondensatoren mit einer Versorgungsspannung versorgt.
Die logischen Schaltungen der lokalen Decodierschaltung sind vorzugsweise mit MOSFET-Transistoren aufgebaut.
Die Schalter der Kondensatorzellen sind vorzugsweise eben­ falls MOSFET-Transistoren.
Die Kondensatorzellen werden vorzugsweise in CMOS-Technologie hergestellt.
Bei einer besonders bevorzugten Ausführungsform sind die dif­ ferentiell aufgebauten Kondensatorzellen der Kondensatorzel­ lenmatrix mehrlagig mit fünf Metallschichten aufgebaut, wobei die Lokal-Decodierschaltungen unterhalb der ersten Metall­ schicht in einem Halbleitersubstrat angeordnet sind, die Zei­ lensteuerleitungen durch die erste Metallschicht gebildet werden, die Spaltensteuerleitungen durch die zweite Metall­ schicht gebildet werden, die ersten Kondensatoren der Kondensatorzellen durch ein zwi­ schen der dritten und Vierten Metallschicht liegendes Die­ lektrikum gebildet werden, und wobei die zweiten Kondensato­ ren der Kondensatorzellen durch einen zwischen der vierten und fünften Metallschicht liegendes Dielektrikum gebildet werden.
Der mehrlagige Aufbau der Kondensatorzellen führt zu einer erheblichen Flächenersparnis bei der Integration des erfin­ dungsgemäßen Digital/Analog-Wandlers auf einem Chip und somit zu einer erheblichen Verringerung der Herstellungskosten.
Im weiteren werden bevorzugte Ausführungsformen des erfin­ dungsgemäßen Digital/Analogwandlers unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merkmale beschrieben.
Es zeigen:
Fig. 1a, 1b die Abweichung von der idealen treppenförmigen Wandlerkennlinie bei einem herkömmlichen Digital/Analogwandler, dessen Kondensatornetz­ werk mit binär codierten Steuersignalen ange­ steuert wird;
Fig. 2 ein Blockschaltbild eines erfindungsgemäßen Digital/Analogwandlers mit thermometer­ codierten Steuersignalen zur Ansteuerung des Kondensatornetzwerkes;
Fig. 3 ein Schaltkreisdiagramm einer Kondensatorzelle des erfindungsgemäßen Digital/Analogwandlers;
Fig. 4 eine differentiell aufgebaute Kondensatorzelle gemäss der Erfindung;
Fig. 5 eine Schnittansicht durch eine mehrlagig auf­ gebaute Kondensatorzelle gemäss der Erfindung.
Wie man aus Fig. 2 erkennen kann, weist der Digital/Analog- Wandler 1 gemäss der Erfindung einen digitalen Signaleingang 2 und einen analogen Signalausgang 3 auf. Über den digitalen Signaleingang 2 wird über Datenleitungen 4 ein n + m Bit brei­ tes Datenwort in einen Zwischenspeicher 5 eingeschrieben. Das umzuwandelnde digitale Datenwort D besteht bei dem in Fig. 2 gezeigten Beispiel aus sechs Bit. Der Digital/Analogwandler 1 enthält eine erste Codiereinrichtung 6, die die n höherwerti­ gen Datenbits des umzuwandelnden Datenwortes D enthält und in ein 2n Bit breites thermometer-codiertes Spaltensteuersignal umcodiert, das über Spaltensteuerleitungen 8 an eine Konden­ satorzellenmatrix 9 angelegt wird.
Die niederwertigen m Datenbits d des umzuwandelnden digitalen Datenwortes D werden über m Datenleitungen 10 an eine zweite Codiereinrichtung 11 angelegt, die die m niederwertigen Da­ tenbits des umzuwandelnden Datenwortes D in ein 2m Bit brei­ tes thermometer-codiertes Zeilensteuersignal umcodiert, das über 2m Zeilensteuerleitungen 12 an die Kondensatorzellenmat­ rix 9 angelegt wird.
Bei dem in Fig. 2 dargestellten Ausführungsbeispiel beträgt die Zahl m der niederwertigen Datenbits drei und die Zahl n der höherwertigen Datenbits ebenfalls drei, so dass die Kon­ densatorzellenmatrix 9 über acht Spaltensteuerleitungen 8 und über acht Zeilensteuerleitungen 12 angesteuert wird. Die Kon­ densatorzellenmatrix 9 enthält matrixförmig in acht Spalten und acht Zeilen angeordnete Kondensatorzellen 13 ij. Bei dem in Fig. 2 dargestellten Ausführungsbeispiel enthält die Kon­ densatorzellenmatrix 9 somit 64 Kondensatorzellen 13.
Die Kondensatorzellenmatrix 9 wird über eine Versorgungsspan­ nungsleitung 14 mit einer Versorgungsspannung VDD mit Span­ nung versorgt. Die in der Kondensatorzellenmatrix 9 enthalte­ nen Kondensatorzellen 13 erhalten über Leitungen 15, 16 Refe­ renzspannungen Vp und Vn, die an Referenzspannungsanschlüssen 17, 18 des Digital/Analogwandlers 1 angelegt werden.
Fig. 3 zeigt den Aufbau einer in der Kondensatorzellenmatrix 9 enthaltenen Kondensatorzelle 13 gemäss der Erfindung.
Die Kondensatorzelle 13 enthält einen lokalen Dekoder 19, der über Steueranschlüsse 20, 21, 22 Steuersignale von den Co­ diereinrichtungen 6, 11 über die Spaltensteuerleitungen 8 und die Zeilensteuerleitungen 12 empfängt und decodiert. Die in der Kondensatorzelle 13 ij enthaltene lokale Decodierschaltung 19 ij weist ferner Ausgänge 23, 24 zur Ansteuerung von Schal­ tern auf. Bei der in Fig. 3 gezeigten Ausführungsform enthält die lokale Decodierschaltung 19 ij eine erste logische Schal­ tung 25 zur logischen NAND-Verknüpfung des an der i-ten Spal­ tensteuerleitung 8 i anliegenden Signals und des an der j-ten Zeilensteuerleitung 12 j anliegenden Signals. Die lokale Deco­ dierschaltung 19 ij enthält ferner eine zweite logische Schal­ tung 26 zur logischen Invertierung des an der i - 1-ten Spal­ tensteuerleitung 8 i-1 anliegenden Steuersignals, wobei die von der ersten und zweiten logischen Schaltung abgegebenen Signa­ le durch eine dritte logische Schaltung 27 logisch NAND- verknüpft werden. Das Ausgangssignal der dritten logischen Schaltung 27 wird über eine Leitung 28 direkt an den Steuer­ ausgang 23 zur lokalen Decodierschaltung 19 oder durch eine Inverterschaltung 29 invertiert an einen zweiten Steueraus­ gang 24 der lokalen Decodierschaltung 19 abgegeben. Die drei logischen Schaltungen 25, 26, 27 der lokalen Decodierschal­ tung 19 werden bei der in Fig. 3 gezeigten Ausführungsform durch NAND-Gatter gebildet.
Die Kondensatorzelle 13 besitzt neben der lokalen Decodier­ schaltung 19 zwei Kondensatoren 30, 31, die die gleiche Kapa­ zität aufweisen. Die beiden Kondensatoren 30, 31 besitzen je­ weils einen ersten Anschluss 32, 33 und einen gemeinsamen zweiten Anschluss 34a, der mit einem gemeinsamen Potential­ knoten 35a der Kondensatorzellenmatrix 9 verbunden ist. An dem Potentialknoten 35a der Kondensatorzellenmatrix 9 sind alle Kondensatoren der Kondensatorzellenmatrix 9 angeschlos­ sen.
Der erste Kondensator 30 der Kondensatorzelle 13 ist über ei­ nen steuerbaren Schalter 34 an eine negative Referenzspannung Vn schaltbar und über einen steuerbaren Schalter 35 an eine positive Referenzspannung Vp schaltbar. Der zweite Kondensa­ tor 31 der Kondensatorzelle 13 ist über einen steuerbaren Schalter 36 an die positive Referenzspannung Vp und über ei­ nen steuerbaren Schalter 37 an die negative Referenzspannung Vn schaltbar.
Die Schalter 34, 36 werden über Steuerleitungen 38, 39 von dem Steuerausgang 23 der lokalen Decocierschaltung 19 ange­ steuert. Die Schalter 35, 37 werden über Steuerleitungen 40, 41 von dem zweiten Steuerausgang 24 der lokalen Decodier­ schaltung 19 angesteuert. Die beiden Kondensatoren 30, 31 werden durch die lokale Decodierschaltung 19 an entgegenge­ setzte Referenzspannungen Vp, Vn angelegt.
Fig. 4 zeigt eine bevorzugte Ausführungsform einer in der Kondensatorzellenmatrix 9 enthaltenen Kondensatorzelle 13 ij gemäss der Erfindung.
Die in Fig. 4 dargestellte Kondensatorzelle 13 ij ist voll differentiell aufgebaut. Dabei wird die Kondensatorzelle über einen Versorgungsspannungsanschluss 42 mit einer Versorgungs­ spannung VDD versorgt. Die Kondensatorzelle enthält eine Pe­ gelwandlerschaltung 43, die bei der in Fig. 4 gezeigten Aus­ führungsform zwei PMOS-Feldeffekttransistoren 44, 45 auf­ weist. Die lokale Decodierschaltung 19 ij der Kondensatorzelle 13 ij ist ebenfalls voll-differentiell aufgebaut und enthält eine erste Decodiereinrichtung 19a und eine zweite Decodier­ einrichtung 19b.
Die erste Decodiereinrichtung 19a steuert in Abhängigkeit von dem an den Steuersignalanschlüssen 20a, 21a, 22a anliegenden thermometer-codierten Steuersignalen, die von den Codierein­ richtungen 6, 11 stammen, die Schalter 34, 35, die mit dem ersten Kondensator 30 der differentiell aufgebauten Kondensa­ torzelle 13 verbunden sind.
Die zweite Decodiereinrichtung 19b steuert in Abhängigkeit von dem an den Steueranschlüssen 20b, 21b, 22b anliegenden invertierten thermometer-codierten Steuersignalen die Schal­ ter 36, 37, die mit dem zweiten Kondensator 31 der differen­ tiell aufgebauten Kondensatorzelle 13 ij verbunden sind. Die steuerbaren Schalter 34, 35, 36, 37 sind bei der in Fig. 4 gezeigten bevorzugten Ausführungsform aus zwei komplementären MOSFET-Transistoren aufgebaut. Dabei ist der Schalter 34 und der Schalter 37 an einen Referenzspannungsanschluss 46 der Kondensatorzelle 13 zum Anlegen einer negativen Referenzspan­ nung angeschlossen. Die steuerbaren Schalter 35, 36 sind an einen zweiten Referenzspannungsanschluss 47 der Kondensator­ zelle 13 zum Anlegen einer positiven Referenzspannung Vp an­ geschlossen.
Die Decodiereinrichtungen 19a, 19b der differentiell aufge­ bauten lokalen Decodierschaltung 19 weisen jeweils drei MOS- Feldeffekttransistoren 49, 50 auf. Das an dem Steuereingang 20a anliegende Signal des von der Codiereinrichtung 6 über die i - 1-te-Spaltensteuerleitung abgegebene Signal wird durch den NMOS-Feldeffekttransistor 48a invertiert. Durch die bei­ den Feldeffekttransistoren 49a, 50a werden die an den Steuer­ anschlüssen 21, 22 anliegenden Steuersignale der i-ten Spal­ tensteuerleitung und der j-ten Zeilensteuerleitung 12 mitein­ ander logisch NAND-verknüpft.
Die Spaltensteuerleitungen 8 und die Zeilensteuerleitungen 12 sind ebenfalls differentiell aufgebaut, d. h. wenn die Steuer­ leitung 8 von einem logisch niedrigen Wert 0 auf einen lo­ gisch hohen Wert 1 übergeht, geht die dazu komplementäre Lei­ tung 81 von dem logischen Wert 1 auf den logischen Wert 0 ü­ ber. Hierdurch werden kapazitive Einkopplungen kompensiert.
Die in Fig. 4 gezeigte Ausführungsform hat aufgrund der Pe­ gelwandlerschaltung 43 den Vorteil, dass die Spannungshübe an den Steuerleitungen 8, 12 kleiner sein können als die Span­ nungshübe an den Kondensatoren 30, 31 der Kondensatorzelle 13. Die Kodierschaltung 19 wird beispielweise von Steuersig­ nalen gesteuert, die einen Spannungshub von 1,8 Volt besit­ zen, während die Kondensatoren 30, 31 mit einem Versorgungs­ spannung VDD entsprechenden Spannungshub von beispielsweise 3,3 Volt aufgeladen werden können.
Die Kondensatorzellen 13 der Kondensatorzellenmatrix 9 inner­ halb des erfindungsgemäßen Digital/Analogwandlers werden vor­ zugsweise in CMOS-Technologie hergestellt. Fig. 5 zeigt eine schematische Schnittansicht durch eine Kondensatorzellenmat­ rix 9 mit einer darin enthaltenen Kondensatorzelle 13. Die Kondensatorzelle ist dabei mehrlagig aufgebaut, wobei die Steuerleitungen und die Decodierschaltung 19 unterhalb der integrierten Kondensatoren 30, 31 der Kondensatorzelle 13 angeordnet sind. Die MOSFET-Transistoren 48 bis 50 der Deco­ diereinrichtungen 19a, 19b sind unterhalb einer ersten Me­ tallschicht an einem Halbleitersubstrat 52a angeordnet.
Die Zeilensteuerleitungen 12 zur Ansteuerung der Decodierein­ richtungen 19a, 19b liegen bei der in Fig. 5 gezeigten Aus­ führungsform in der ersten Metallschicht 51.
Die Spaltensteuerleitungen 8 zur Ansteuerung der Decodierein­ richtungen 19a, 19b liegen in einer zweiten Metallschicht 52 und verlaufen senkrecht zu den Zeilensteuerleitungen 12. In der zweiten Metallschicht 52 sind ferner Metallabschirmungen 53 vorgesehen. Die Zeilensteuerleitungen 12 und die Spal­ tensteuerleitungen 8 sind über Kontaktierungen bzw. Vias mit den MOSFET-Transistoren der Decodiereinrichtungen 19a, 19b verbunden.
Der erste Kondensator 30 der Kondensatorzelle 13 ist zwischen einer dritten Metallschicht 54 und einer vierten Metall­ schicht 55 vorgegeben. Der zweite Kondensator 31 der Konden­ satorzelle 13 ist zwischen der vierten Metallschicht 55 und einer fünften Metallschicht 56 vorgesehen.
Die Kondensatoren 30, 31 der Kondensatorzelle 13 werden je­ weils durch ein zwischen den Metallschichten 54, 55 vorgese­ henes Dielektrikum und ein zwischen den Metallschichten 55, 56 vorgesehenes Dielektrikum gebildet.
Die Anordnung der lokalen Decodiereinrichtungen 19a, 19b der lokalen Decodierschaltung 19 und die der Steuerleitungen 8, 12 unterhalb der Kondensatoren 30, 31 führt bei der Integra­ tion der Kondensatorzellen 13 auf dem Halbleitersubstrat 52a zu einer erheblichen Flächenersparnis und somit zu einem Ab­ senken der Herstellungskosten.
Bei dem erfindungsgemäßen Digital/Analogwandler 1 wird die Kondensatorzellenmatrix 9 mit zwei thermometer-codierten Steuersignalen angesteuert, die durch die beiden Codierein­ richtungen 6, 11 erzeugt werden. Die beiden Codiereinrichtun­ gen 6, 11 führen eine Umcodierung von binär codierten Daten­ bits des umzuwandelnden Datenwortes in einen Thermometercode um, wobei jede Codiereinrichtung 6, 11 vorzugsweise die Hälf­ te der umzuwandelnden Datenbits umcodiert. Die letztendliche Codierung erfolgt in dem Kapazitätsnetzwerk 9 durch die in den Kondensatorzellen 13 enthaltenen lokalen Decodierschal­ tungen 19. Die Steuerleitungen 8, 12 sind zur Kompensation von kapazitiven Einkopplungen differentiell aufgebaut.
Aufgrund der Verwendung von thermometer-codierten Steuersig­ nalen wird die differentielle Nichtlinearität DNL des erfin­ dungsgemäßen Digital/Analog-Wandlers 1 erheblich abgesenkt, da bei einem Übergang von einem Digitalwert zu dem nächsten Digitalwert lediglich eine Kondensatorzelle 13 des Kondensa­ tornetzwerkes 9 an- oder ausgeschaltet wird und somit die Auswirkungen von Matchingfehlern erheblich geringer sind.
Bezugszeichenliste
1
Digital/Analog-Wandler
2
Digitaler Dateneingang
3
Analoger Signalausgang
4
Datenleitungen
5
Zwischenspeicher
6
erste Codiereinrichtung
7
Leitungen
8
Spaltensteuerleitungen
9
Kondensatorzellenmatrix
10
Leitungen
11
zweite Codiereinrichtung
12
Zeilensteuerleitungen
13
Kondensatorzelle
14
Spannungsversorgungsleitung
15
Leitung
16
Leitung
17
Referenzspannungsanschluss
18
Referenzspannungsanschluss
19
lokale Decodierschaltung
20
Steueranschluss
21
Steueranschluss
22
Steueranschluss
23
Steuerausgang
24
Steuerausgang
25
Logische Schaltung
26
Logische Schaltung
27
Logische Schaltung
28
Leitung
29
Invertierer
30
Kondensator
31
Kondensator
34
a Knoten
35
a Knoten
34
Schalter
35
Schalter
36
Schalter
37
Schalter
38
Steuerleitung
39
Steuerleitung
40
Steuerleitung
41
Steuerleitung
42
Versorgungsspannungsanschluss
43
Pegelwandlerschaltung
44
PMOS-Feldeffekttransistor
45
PMOS-Feldeffekttransistor
46
Referenzspannungsanschluss
47
Referenzspannungsanschluss
48
NMOS-Feldeffekttransistor
49
NMOS-Feldeffekttransistor
50
NMOS-Feldeffekttransistor
51
Erste Metallschicht
52
Zweite Metallschicht
52
a Halbleitersubstrat
53
Abschirmungen
54
Dritte Metallschicht
55
Vierte Metallschicht
56
Fünfte Metallschicht

Claims (13)

1. Digital/Analog-Wandler zur Umwandlung eines binär codier­ ten Datenwortes in ein analoges Ausgangssignal mit:
  • a) einer Kondensatorzellenmatrix (9), die aus matrixförmig in Spalten und Zeilen angeordneten Kondensatorzellen (13 ij) besteht, welche über Steuerleitungen angesteuert werden;
  • b) einer ersten Codiereinrichtung (6) zur Umcodierung der n höherwertigen Datenbits des umzuwandelnden Datenwortes D in ein 2n Bit breites Spalten-Steuersignal, das über Spal­ tensteuerleitungen (8) an die Kondensatorzellenmatrix (9) an­ gelegt wird;
  • c) einer zweiten Codiereinrichtung (11) zur Umcodierung der m niederwertigen Datenbits des umzuwandelnden Datenwortes D in ein 2m Bit breites Zeilensteuersignal, das über Zeilen­ steuerleitungen (12) an die Kondensatorzellenmatrix (9) ange­ legt wird;
  • d) wobei jede Kondensatorzelle (13 ij) der Kondensatorzellen­ matrix (9) jeweils eine zugehörige lokale Decodierschaltung (19 ij) aufweist, die in Abhängigkeit von dem Zeilensteuersig­ nal und dem Spaltensteuersignal Schalter (34, 35, 36, 37) an­ steuert, die mindestens einen in der Kondensatorzelle (13 ij) enthaltenen Kondensator (30, 31) an verschiedene Referenz­ spannungen (Vp, Vn) durchschalten;
  • e) wobei jede Kondensatorzelle (13 ij) mehrlagig aufgebaut ist, und
  • f) wobei die Steuerleitungen und die lokalen Decodierschal­ tungen (19 ij) unterhalb der Kondensatoren (30, 31) angeordnet sind.
2. Digital/Analogwandler nach Anspruch 1, dadurch gekennzeichnet, dass die Kondensatorzellen (13 ij) der Kondensatorzellenmatrix (9) differentiell aufgebaut sind.
3. Digital/Analogwandler nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass die Kondensatorzelle (13 ij) zwei Kondensatoren (30, 31) mit gleicher Kapazität aufweist, die jeweils über zwei zuge­ hörige Schalter (34, 35; 36, 37) an eine positive Referenz­ spannung (Vp) oder eine negative Referenzspannung (Vn) schaltbar sind.
4. Digital/Analogwandler nach Anspruch 1, dadurch gekennzeichnet, dass die lokale Decodierschaltung (19 ij) differentiell aufge­ baut ist.
5. Digital/Analogwandler nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet,
dass die lokale Decodierschaltung (19 ij) eine erste Decodier­ einrichtung (19a), die in Abhängigkeit von den anliegenden thermometer-codierten Steuersignalen die Schalter (34, 35) des ersten Kondensators (30) der differentiell aufgebauten Kondensatorzelle (13 ij) ansteuert, und
eine zweite Decodiereinrichtung (19b) aufweist, die in Abhän­ gigkeit von den anliegenden invertierten thermometer­ codierten Steuersignalen die Schalter (36, 37) des zweiten Kondensator (31) der differentiell aufgebauten Kondensator­ zelle (13 ij) ansteuert.
6. Digital/Analog-Wandler nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, dass die Kondensatoren (30, 31) der Kondensatorzellen (13 ij) jeweils einen ersten Anschluss (32, 33), der mit zwei steuer­ baren Schaltern (34, 35; 36, 37) zum Schalten an eine positi­ ve und eine negative Referenzspannung verbunden ist, und ei­ nen zweiten Anschluss (34a) aufweisen, der mit einem gemein­ samen Potentialknoten (35a) der Kondensatorzellenmatrix (9) verbunden ist.
7. Digital/Analog-Wandler nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, dass der gemeinsame Potentialknoten (35a) der Kondensatorzel­ lenmatrix (9) mit einem Signalausgang (3) des Digital/Analog- Wandlers (1) zur Abgabe des analogen Ausgangssignals verbun­ den ist.
8. Digital/Analog-Wandler nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, dass die lokale Decodierschaltung (19 ij) über eine Pegelwand­ lerschaltung (43) zur Erhöhung des Spannungshubs an den Kon­ densatoren (30, 31) mit einer Versorgungsspannung (VDD) ver­ sorgt wird.
9. Digital/Analog-Wandler nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, dass die Steuerleitungen (8, 12) differentiell aufgebaut sind.
10. Digital/Analog-Wandler nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, dass die logischen Schaltungen der lokalen Decodierschaltung (19 ij) aus MOSFET-Transistoren (48, 49, 50) aufgebaut sind.
11. Digital/Analog-Wandler nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, dass die Schalter (34, 35, 36, 37) der Kondensatorzellen (13 ij) aus MOSFET-Transistoren aufgebaut sind.
12. Digital/Analog-Wandler nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, dass die Kondensatorzellen (13 ij) in CMOS-Technologie herge­ stellt sind.
13. Digital/Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet,
dass die differentiell aufgebauten Kondensatorzelle (13 ij) mehrlagig mit fünf Metallschichten aufgebaut sind, wobei die lokale Decodierschaltung (19 ij) unterhalb der ersten Metall­ schicht (51) in einem Halbleitersubstrat (52a) angeordnet ist, die Zeilensteuerleitungen (12) in der ersten Metallschicht (51) liegen,
die Spaltensteuerleitungen (8) in einer zweiten Metallschicht (52) liegen,
wobei die ersten Kondensator (30) der Kondensatorzelle (13 ij) durch ein zwischen einer dritten Metallschicht (54) und einer vierten Metallschicht (55) liegendes Dielektrikum gebildet wird und wobei
der zweite Kondensator (31) der Kondensatorzelle (13 ij) durch ein zwischen der vierten Metallschicht (55) und einer fünften Metallschicht (56) liegendes Dielektrikum gebildet wird.
DE10052944A 2000-10-25 2000-10-25 Digital/Analog-Wandler Expired - Fee Related DE10052944C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10052944A DE10052944C2 (de) 2000-10-25 2000-10-25 Digital/Analog-Wandler
US10/002,334 US6559785B2 (en) 2000-10-25 2001-10-24 Digital/analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10052944A DE10052944C2 (de) 2000-10-25 2000-10-25 Digital/Analog-Wandler

Publications (2)

Publication Number Publication Date
DE10052944A1 DE10052944A1 (de) 2002-05-16
DE10052944C2 true DE10052944C2 (de) 2003-04-17

Family

ID=7661044

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10052944A Expired - Fee Related DE10052944C2 (de) 2000-10-25 2000-10-25 Digital/Analog-Wandler

Country Status (2)

Country Link
US (1) US6559785B2 (de)
DE (1) DE10052944C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005030562A1 (de) * 2005-06-30 2007-01-04 Infineon Technologies Ag Sukzessiv approximierender Analog/Digital-Wandler

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10331545A1 (de) * 2003-07-11 2005-02-10 Infineon Technologies Ag Digital-Analog-Wandler und Verfahren zur Digital-Analog-Wandlung
US7151475B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Minimized differential SAR-type column-wide ADC for CMOS image sensors
KR100615607B1 (ko) 2005-01-03 2006-08-25 삼성전자주식회사 데이터 변환 회로, 데이터 변환 방법, 및 이 회로를이용한 디지털 아날로그 컨버터
US7199742B2 (en) * 2005-07-29 2007-04-03 United Microelectronics Corp. Digital-to-analog converter and related level shifter thereof
JP4609233B2 (ja) * 2005-08-16 2011-01-12 エプソンイメージングデバイス株式会社 デジタルアナログ変換回路および表示装置
KR100727538B1 (ko) 2006-04-13 2007-06-14 (주) 픽셀플러스 온도계 코드 생성 장치
US8405530B2 (en) * 2011-08-17 2013-03-26 Hewlett-Packard Development Company, L.P. Encoding data based on weight constraints
US9231546B2 (en) * 2014-06-06 2016-01-05 The Regents Of The University Of Michigan Multi-dimensional array of impedance elements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176981B1 (de) * 1984-09-28 1989-09-06 Siemens Aktiengesellschaft D/A-Wandler
DE69027892T2 (de) * 1989-05-22 1997-01-02 Toshiba Kawasaki Kk D/A-Konverter mit Segmentanordnung
DE19746950A1 (de) * 1997-01-31 1998-08-06 Lg Semicon Co Ltd Digital-Analog-Umsetzer sowie Zellenanordnung, Stromzelle und Vorspannungsschaltung für einen solchen
EP0929158A2 (de) * 1998-01-08 1999-07-14 Fujitsu Limited Stromzellenanordnung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE6902789U (de) * 1969-01-23 1969-10-16 Stube Fa R Personenwaage, insbesondere badezimmerwaage
GB2333171A (en) * 1998-01-08 1999-07-14 Fujitsu Microelectronics Ltd Thermometer coding circuitry

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176981B1 (de) * 1984-09-28 1989-09-06 Siemens Aktiengesellschaft D/A-Wandler
DE69027892T2 (de) * 1989-05-22 1997-01-02 Toshiba Kawasaki Kk D/A-Konverter mit Segmentanordnung
DE19746950A1 (de) * 1997-01-31 1998-08-06 Lg Semicon Co Ltd Digital-Analog-Umsetzer sowie Zellenanordnung, Stromzelle und Vorspannungsschaltung für einen solchen
EP0929158A2 (de) * 1998-01-08 1999-07-14 Fujitsu Limited Stromzellenanordnung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005030562A1 (de) * 2005-06-30 2007-01-04 Infineon Technologies Ag Sukzessiv approximierender Analog/Digital-Wandler
US7342530B2 (en) 2005-06-30 2008-03-11 Infineon Technologies Ag Successive approximation analog/digital converter
DE102005030562B4 (de) * 2005-06-30 2012-04-26 Infineon Technologies Ag Sukzessiv approximierender Analog/Digital-Wandler

Also Published As

Publication number Publication date
DE10052944A1 (de) 2002-05-16
US20020121996A1 (en) 2002-09-05
US6559785B2 (en) 2003-05-06

Similar Documents

Publication Publication Date Title
DE10038372C2 (de) Differentieller Digital/Analog-Wandler
DE3889357T2 (de) Verfahren zur Herstellung einer integrierten Kundenwunschschaltung mit isoliertem Gate.
DE19958049B4 (de) Transkonduktor und Strommodus D/A-Wandler
DE2607042A1 (de) Spannungs-auswahlschaltung
DE3009434A1 (de) Monolithischer analog/digital- umsetzer
DE10052944C2 (de) Digital/Analog-Wandler
DE2840578A1 (de) Abtast-verstaerker
DE69732469T2 (de) Pegelumsetzer und Halbleitervorrichtung
DE10139488C1 (de) Analog/Digital-Wandler
DE69720237T2 (de) Verfahren und vorrichtung zum erzielen einer digital-analalog-umwandlungsarchitektur mit hochleistungsfähigkeit
DE19733396A1 (de) Wortleitungstreiberschaltung für Halbleiterspeicherbauelement
DE202016009120U1 (de) Mehrstufiger Digital-Analog-Wandler
US5227793A (en) Current mode digital-to-analog converter using complementary devices
DE2734361A1 (de) Adressenwaehlschaltung fuer halbleiterspeichereinrichtungen
DE69613983T2 (de) Spannungsvergleicher mit mindestens einem Isolierschicht-MOS-Transistor und damit ausgerüstete Analog-Digital-Wandler
EP0176981A1 (de) D/A-Wandler
DE102008050001B4 (de) Digital-Analog-Umsetzer
DE2625351A1 (de) Matrixschaltung und daraus gebildeter dekoder
DE69521452T2 (de) Schaltung zur Digital-/Analogumsetzung und die Schaltung benutzender A/D-Wandler
DE102022203532A1 (de) Leckstromkompensation für thermometrischen digital-analog-wandler (dac) mit analoger decodierung
DE3650284T2 (de) CMOS-Enkoderschaltung.
DE10060159A1 (de) Analog-Digital-Wandler und Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal
DE10006507C2 (de) Kalibrierbarer Digital-/Analogwandler
DE2701875B2 (de) Analog-Digital-Umsetzer
DE19859516C1 (de) Integrierte Schaltung mit einem Decoderelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130306

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DELTA GMBH, 85579 NEUBIBERG, DE

Effective date: 20130306

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130306

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130306

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130306

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DELTA GMBH, 85579 NEUBIBERG, DE

Effective date: 20130306

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee