[go: up one dir, main page]

DE10029269A1 - Elektronisches Bauteil aus einem Gehäuse und einem Substrat - Google Patents

Elektronisches Bauteil aus einem Gehäuse und einem Substrat

Info

Publication number
DE10029269A1
DE10029269A1 DE10029269A DE10029269A DE10029269A1 DE 10029269 A1 DE10029269 A1 DE 10029269A1 DE 10029269 A DE10029269 A DE 10029269A DE 10029269 A DE10029269 A DE 10029269A DE 10029269 A1 DE10029269 A1 DE 10029269A1
Authority
DE
Germany
Prior art keywords
substrate
contact
layer
contact surfaces
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10029269A
Other languages
English (en)
Other versions
DE10029269B4 (de
Inventor
Hans-Juergen Hacke
Holger Huebner
Axel Koeniger
Max-Gerhard Seitz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10029269A priority Critical patent/DE10029269B4/de
Priority to PCT/DE2001/001989 priority patent/WO2001097285A2/de
Publication of DE10029269A1 publication Critical patent/DE10029269A1/de
Priority to US10/320,946 priority patent/US6930383B2/en
Application granted granted Critical
Publication of DE10029269B4 publication Critical patent/DE10029269B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W70/688
    • H10W70/05
    • H10W70/65
    • H10W70/685
    • H10W72/07236

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil aus einem Gehäuse (1) und einem mindestens eine integrierte Schaltung aufweisenden ersten Substrat (2), wobei eine Vielzahl von Kontaktflächen (4) willkürlich auf der Oberfläche des ersten Substrats (2) verteilt angeordnet ist und ein gehäusebildendes zweites Substrat (3) flächig über eine isolierende Verbindungsschicht (5) mit der Oberfläche des ersten Substrats (2) mechanisch verbunden ist, wobei das zweite Substrat (3) Kontaktanschlußflächen (6) aufweist, die mit den Kontaktflächen (4) des ersten Substrats (2) flächig und elektrisch leitend verbunden sind und symmetrisch angeordnete Außenkontaktflächen (9) aufweist, die über Durchkontakte (8) in dem zweiten Substrat (3) mit den Kontaktanschlußflächen (6) leitend verbunden sind.

Description

Die Erfindung betrifft ein elektronisches Bauteil aus einem Gehäuse und einem mindestens eine integrierte Schaltung auf­ weisenden ersten Substrat, das eine Vielzahl mikroskopisch kleiner Kontaktflächen aufweist, die über Leiterbahnen mit Elektroden von Bauelementen des elektronischen Bauteils ver­ bunden sind.
Konventionelle Verpackungskonzepte für Substrate gehen davon aus, daß das Substrat von einer Vergußmasse vollständig umge­ ben wird. Damit hat das Gehäuse größere Abmessungen als das Substrat. Bei diesem konventionellen Verpackungskonzept ist es nur möglich, vereinzelte Halbleiterchips als Substrate zu verpacken. Ein Verpacken auf dem Niveau einer Halbleiter­ scheibe, was eine extreme Prozeßbeschleunigung bedeuten würde und auch eine Kostenreduzierung ermöglichen könnte, ist bis­ her nicht realisierbar. Hinzu kommt, daß bei den bisherigen Verbindungstechniken die geringe Temperaturstabilität von Lötverbindungen bei einem Gehäusekonzept wie dem BGA-Konzept (ball grid array) ernsthafte Zuverlässigkeitsprobleme dar­ stellt. Bisher hat sich weltweit noch kein leistungsfähiges und erfolgversprechendes Konzept für ein Verpacken auf dem Halbleiterscheibenniveau durchgesetzt.
Aufgabe der Erfindung ist es, ein elektronisches Bauteil aus einem Gehäuse und einem Substrat anzugeben, bei dem die Ge­ häuseabmessungen den Abmessungen des Substrats entsprechen.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen An­ sprüche gelöst. Bevorzugte Weiterbildungen der Erfindung er­ geben sich aus den abhängigen Ansprüchen.
Die erfindungsgemäße Lösung sieht ein erstes Substrat vor, auf dessen Oberfläche eine Vielzahl von Kontaktflächen will­ kürlich verteilt angeordnet ist und ein gehäusebildendes zweites Substrat flächig über eine isolierende Verbindungs­ schicht mit der Oberfläche des ersten Substrats mechanisch und hermetisch abgeschlossen verbunden ist, wobei das zweite Substrat Kontaktanschlußflächen aufweist, die mit der Viel­ zahl von Kontaktflächen des ersten Substrats flächig und elektrisch leitend verbunden sind. Dabei sind die Kontaktan­ schlußflächen über eine von den Leiterbahnen isolierte Umver­ drahtung auf dem zweiten Substrat und über Durchkontakte in dem zweiten Substrat mit symmetrisch angeordneten Außenkon­ taktflächen des gehäusebildenden zweiten Substrats verbunden.
Dieses Verpackungskonzept aus zwei Substraten, nämlich dem ersten Substrat, das mindestens eine integrierte Schaltung aufweist, und einer Verbindungsschicht, die das erste Sub­ strat mit dem zweiten Substrat mechanisch und elektrisch ver­ bindet, wobei das zweite Substrat Außenkontaktflächen auf­ weist, die wesentlich größer und damit leichter zugänglich sind als die mikroskopisch kleinen Kontaktflächen des ersten Substrats, hat den Vorteil, daß das zweite Substrat mit den gleichen Abmessungen realisiert werden kann, wie ein Halblei­ terwafer bzw. eine Halbleiterscheibe mit einer Vielzahl von integrierten Schaltungen. Entsprechend weist das zweite Sub­ strat ebenfalls eine Vielzahl von Umverdrahtungen auf, die innerhalb der Verbindungsschicht untergebracht sind. Die Ver­ bindungsschicht besteht somit aus zwei Lagen, nämlich der Um­ verdrahtungslage und einer darüberliegenden isolierenden Lage, die gleichzeitig die mechanische Verbindung zum ersten Substrat herstellt.
Ein besonderer Vorteil ist, daß keine besonderen Anforderun­ gen an die Verteilung der mikroskopisch kleinen Kontaktflä­ chen auf dem ersten Substrat bei dieser Lösung gestellt wer­ den, sondern diese Kontakte völlig willkürlich nach Bedarf und Wunsch auf dem ersten Substrat verteilt werden können. Durch die Umverdrahtung, die von dem zweiten Substrat getra­ gen wird, werden in vorteilhafter Weise die willkürlich ange­ ordneten mikroskopisch kleinen Kontaktflächen auf symmetrisch angeordnete Außenkontaktflächen übersetzt. Diese Außenkon­ taktflächen können unmittelbar mit großflächigen Kontakten, wie sie für Chipkarten erforderlich sind, verbunden werden oder mit entsprechenden Leiterplatten und flexiblen Leitern in Wirkverbindung stehen. Bei der symmetrischen Anordnung der Außenkontakte dieses Gehäuses, das in seiner Größe dem ersten Substrat entspricht, können die Außenkontakte in Reihen und/oder Spalten angeordnet sein oder können die Ränder des Substrates belegen oder auf eine zentrale Zeile beschränkt sein. Diese Anordnung kann sich somit vollständig nach den Anforderungen einer übergeordneten Schaltung richten.
In einer bevorzugten Ausführungsform der Erfindung ist das erste Substrat ein Halbleiterwafer. Dieses hat den Vorteil, daß eine Vielzahl von elektronischen Bauteilen gleichzeitig mit einem zweiten Gehäusesubstrat versehen werden kann und somit beim Trennen des Wafers in einzelne elektronische Bau­ teile automatisch die Verpackung fertiggestellt ist.
In einer weiteren bevorzugten Ausführungsform der Erfindung ist das zweite Substrat ein Folienband. Das hat den Vorteil, daß eine Vielzahl von Wafern auf dem Folienband mit sich wiederholenden Strukturen für eine Verdrahtung von Kontaktan­ schlußflächen zu Außenkontakten hintereinander aufgebracht werden kann, so daß synchron alle Verarbeitungsschritte bis zum Zerteilen in einzelne elektronische Bauteile zunächst ge­ meinsam für alle Wafer durchgeführt werden können. Dabei ist in vorteilhafter Weise das Folienband größer als die Außenab­ messungen eines Wafers, das vorzugsweise im Randbereich mit einer Perforation vorgesehen werden kann, um einen automati­ schen Ablauf der Herstellungsschritte zu gewährleisten.
In einer weiteren bevorzugten Ausführungsform ist das erste Substrat ein Halbleiterchip und das zweite Substrat ein End­ losband mit strukturierter kupferkaschierter Schicht. Bei dieser Ausführungsform wird der Wafer vor dem Verpacken zer­ teilt, jedoch wird aus dem Endlosband nur ein Substratbereich nach dem Fertigstellen der mechanischen und elektrischen Ver­ bindung zwischen beiden Substraten ausgeschnitten, der der Größe des Halbleiterchips entspricht. Auch in diesem Fall ist eine Kostenersparnis zu erwarten, da ein derartiges Folien­ band mit strukturierter Metallschicht relativ zuverlässig und einfach mit den Halbleiterchips mechanisch und elektrisch verbindbar ist.
Vorzugsweise ist das zweite Substrat aus einem Polyamid her­ gestellt, dieses Polyamid hat den Vorteil, daß sowohl Endlos­ bänder als auch zweite Substrate in der Größenordnung eines Wafers herstellbar sind.
Bei einer weiteren bevorzugten Ausführungform der Erfindung sind die Umverdrahtungen auf dem zweiten Substrat vorüberge­ hend über gemeinsame elektrisch leitende abtrennbare Verbin­ dungsbahnen kurzgeschlossen. Diese Verbindungsbahnen haben den Vorteil, daß elektrisch während der Herstellung des zweiten Substrats ein gemeinsamer Zugriff auf die Umverdrahtungen besteht und andererseits beim Trennvorgang die kurzschließen­ den Verbindungsbahnen wieder durchtrennt werden können.
Vorzugsweise sind die Leiterbahnen des ersten Substrats von der Umverdrahtung des zweiten Substrats mittels einer Polya­ midschicht als Verbindungsschicht isoliert. Diese Polya­ midschicht ist im Vergleich zur Dicke des zweiten Substrats äußerst gering und dient lediglich der Isolation zwischen Leiterbahnen und Umverdrahtung und als klebende mechanische Verbindung zwischen dem ersten und dem zweiten Substrat.
Die Umverdrahtung weist vorzugsweise eine strukturierte Kup­ ferlegierungsschicht mit galvanisch abgeschiedenen Durchkon­ takten zu den Außenkontaktflächen und mit galvanisch abge­ schiedenen Kontaktanschlußflächen auf. Dabei weisen die gal­ vanisch abgeschiedenen Kontaktanschlußflächen mindestens die Dicke der isolierenden Verbindungsschicht auf und die Durch­ kontakte zu den Außenkontaktflächen zeigen mindestens eine Dicke, die der Dicke des zweiten Substrats entspricht. Mit diesem Umverdrahtungskonzept des zweiten Substrats ist es möglich, daß die Kontaktanschlußflächen in unmittelbaren Kon­ takt mit den Kontaktflächen des ersten Substrats gebracht werden können. Um eine elektrische und mechanisch sichere Verbindung zwischen den Kontaktanschlußflächen und den Kon­ taktflächen zu gewährleisten, wird mindestens eine von beiden Kontaktflächenarten mit einer Indium-Zinn-Verbindung be­ schichtet, die als eutektische Verbindung einen relativ nied­ rigen Schmelzpunkt aufweist und somit vorzugsweise die Kon­ taktanschlußflächen mit den Kontaktflächen mittels Diffusi­ onslöten verbunden sein können. Somit sind in vorteilhafter Weise ein erstes Substrat, welches ein freizügig gestaltbares Substrat mit Bauelementen darstellt und ein zweites Substrat, welches die Funktion einer Umverdrahtung und Kontaktierung erfüllt, über eine Verbindungstechnik miteinander verbunden, welche gleichzeitig die Funktionen der elektrischen Kontak­ tierung, der mechanischen Verbindung der beiden Substrate als auch der hermetischen Abdichtung erfüllt. Die Vorteile dieser Anordnung sind die Verwirklichung einer Verpackung mit mini­ malen Dimensionen und die Möglichkeit der Verarbeitung auf dem Niveau eines Wafers.
Ein Verbinden der Kontaktanschlußflächen und der Kontaktflä­ chen mittels Diffusionslöten hat den weiteren Vorteil in ei­ ner extremen Erhöhung der Zuverlässigkeit des elektronischen Bauteils aufgrund der hohen Schmelztemperatur der geschaffe­ nen Verbindung. Diese hohe Schmelztemperatur der geschaffenen Verbindung liegt aufgrund der Bildung von intermetallischen Phasen bei einem isothermen Erstarren weit über dem eigentli­ chen Schmelzpunkt der auf die Kontaktflächen und/oder Kontak­ tanschlußflächen aufgebrachten Beschichtung. Insbesondere ge­ genüber den relativ moderaten Temperaturen im Stand der Tech­ nik, die etwa bei 200°C liegen, hat diese Verbindung über eine isothermische Erstarrung deutliche Vorteile.
Die Verwendung einer Verbindungsschicht zur gleichzeitigen Erfüllung der Funktionen der elektrischen Kontaktierung, der mechanischen Verbindung sowie der hermetischen Abdichtung de­ finiert ein neuartiges Halbleiterbauelement von minimalen Di­ mensionen.
Mit der Umverdrahtung, die von dem zweiten Substrat getragen wird, kann eine billige Adapterfunktion realisiert werden, die es gestattet, vorzugsweise Chips mit nur einer Ausfüh­ rungsvariante herzustellen und die Anpassung an die speziel­ len Kundenwünache durch eine später aufzubringende Umverdrahtungsebene mit dem zweiten Substrat zu erreichen. Dadurch er­ geben sich in vorteilhafter Weise zusätzliche Freiheiten beim Chipdesign, so können die Kontaktflächen kleiner werden und frei nach Bedarf innerhalb der Chipfläche und über aktive Strukturen hinweg plaziert werden. Die Herstellung der ersten Substrate mit den integrierten Schaltungen wird ebenfalls preiswerter, weil nur eine Ausführungsform für viele mögliche Schaltungsvarianten benötigt wird. Darüber hinaus kann die Anzahl der Kontaktflächen steigen, während die Chipfläche an sich vermindert wird.
Die Umverdrahtungsebene ist vorteilhafterweise mit billigen Verfahren herstellbar und nicht unmittelbar Bestandteil der relativ kostenintensiven Chipfertigung, sondern sie ist Teil einer Aufbautechnik einer neuartigen Gehäusetechnologie. Eine Entscheidung, ob die Verdrahtungsebene und damit das zweite Substrat in der Größenordnung von Halbleiterscheiben oder in der Größenordnung von Einzelchips hergestellt wird, kann sich voll nach dem Kosten-Nutzen-Effekt richten. Durch die bevor­ zugte Umverdrahtung auf einem zweiten Substrat können ver­ schiedene Verfahren der Aufbautechnik verwendet werden. Die mikroskopisch kleinen frei und willkürlich plazierten Kontak­ tanschlußflächen können zu großen am Rand der Umverdrah­ tungsebene angeordneten Außenkontaktflächen geführt werden. Von dort aus kann der durch das zweite Substrat verpackte Chip dann mit vorzugsweise Drahtbondmethoden in beliebige größere Gehäuseeinheiten verpackt werden, womit das kritische Drahtbonden auf der Chipfläche selbst vermieden wird. Die Um­ verdrahtungsebene kann jedoch auch direkt zu großen Außenkon­ taktanschlußflächen innerhalb der Chipfläche führen, mit de­ nen der durch das zweite Substrat verpackte Chip als Flip- Chip auf Leiterplatten montiert werden kann.
Ein bevorzugtes Verfahren zur Herstellung eines elektroni­ schen Bauteils weist folgende Verfahrensschritte auf:
  • a) Bereitstellen eines ersten Substrats mit mikroskopisch kleinen Kontaktflächen, die über Leiterbahnen auf dem ersten Substrat mit Elektroden von Bauelementen des elektrischen Bauteils verbunden sind,
  • b) Aufbringen einer geschlossenen leitenden Schicht auf ein zweites Substrat,
  • c) Strukturieren der leitenden Schicht zu einem Umverdrah­ tungsmuster, das großflächige Bereiche zur Verbindung mit Außenkontaktflächen und mikroskopisch kleine Berei­ che für ein Herstellen von Kontaktanschlußflächen in der Größenordnung und Anordnung der Kontaktflächen zur Um­ verdrahtung und auftrennbare Verbindungsbahnen aufweist,
  • d) Beschichten der strukturierten leitenden Schicht mit ei­ ner isolierenden Verbindungsschicht,
  • e) Herstellen von Durchgangsöffnungen durch die isolierende Verbindungsschicht zu mikroskopisch kleinen Bereichen der strukturierten leitenden Schicht für die Umverdrah­ tung,
  • f) Herstellen von Durchgangsöffnungen durch das zweite Sub­ strat in Bereichen der Außenkontaktflächen,
  • g) Auffüllen der Durchgangsöffnungen mit leitendem Materi­ al.
  • h) Beschichten der Kontaktanschlußflächen mit einer Metall- Legierungsbeschichtung,
  • i) Aktivierung der Oberfläche der isolierenden Verbindungs­ schicht,
  • j) Aufpressen des zweiten Substrats mit Verbindungsschicht auf das erste Substrat unter gleichzeitigem Aufschmelzen der Metall-Legierungsbeschichtung bei einer Tempertempe­ ratur und
  • k) Beibehalten der Temper-Temperatur bis zur isothermen Er­ starrung der Verbindung zwischen Kontaktflächen und Kon­ taktanschlußflächen.
Mit diesen Verfahrensschritten kann in vorteilhafter Weise ein Verpacken eines ersten Substrats mittels eines zweiten Substrats erreicht werden, wobei die Abmessungen des elektro­ nischen Bauteils nicht größer sind als die Abmessungen des ersten Substrats. Wird dieses Verfahren vorzugsweise für ei­ nen Wafer mit einer Mehrzahl von elektronischen Bauteilen an­ gewandt, so ist das erste Substrat der Wafer und das zweite Substrat mindestens so groß wie der Wafer und mit seiner Um­ verdrahtung genau an die elektronischen Bauteile, die auf der Oberfläche des Halbleiterwafers verwirklicht sind, angepaßt.
Vorzugsweise wird deshalb nach dem Herstellen einer Verbin­ dung zwischen den Kontaktflächen und den Kontaktanschlußflä­ chen ein Auftrennen einer Mehrzahl von elektronischen Bautei­ len eines Halbleiterwafers zu einzelnen elektronischen Bau­ teilen unter Durchtrennen der Verbindungsbahnen erfolgen. Diese Verbindungsbahnen sind zunächst bei dem Herstellungs­ schritt g) erforderlich, um die Durchgangsöffnungen sowohl zu den mikroskopisch kleinen Kontaktanschlußflächen als auch zu den größeren Außenkontaktflächen des zweiten Substrats mit leitendem Material aufzufüllen.
Die geschlossene leitende Schicht auf dem zweiten Substrat kann vorzugsweise mittels Aufdampftechnik, Sputtertechnik oder Abscheidetechnik auf dem zweiten Substrat abgeschieden werden. In einem bevorzugten Verfahren wird als geschlossene leitende Schicht eine Kupferlegierungsschicht aufgebracht. Diese hat den. Vorteil, daß sie relativ preiswert galvanisch abgeschieden werden kann. Nach Strukturieren der leitenden Schicht und nach dem Öffnen der Durchgangsöffnungen durch ei­ ne isolierende Verbindungsschicht, die auf der strukturierten leitenden Kupferschicht aufgebracht ist, und dem Öffnen der Durchkontakte durch das zweite Substrat können wiederum durch eine galvanische Abscheidung einer Kupferlegierung die Durch­ gangsöffnungen preiswert mit Metall aufgefüllt werden.
In einer weiteren bevorzugten Durchführungsform des Verfah­ rens kann als zweites Substrat eine mit einer Kupferlegierung kaschierte Polyamidfolie eingesetzt werden. Das Strukturieren der Kupferlegierungsschicht auf der Polyamidfolie kann mit­ tels Photolithographieverfahren erfolgen, in dem eine pho­ toempfindliche dünne isolierende Schicht auf der Kupferlegie­ rungsschicht aufgebracht wird und über eine Maskentechnologie nur die Bereiche belichtet werden, die nicht bei dem an­ schließenden Entwicklungs- und Ätzschritt entfernt werden sollen.
Nach dem Entfernen der Ätzwäsche für das Strukturieren kann vorzugsweise das Aufbringen einer isolierenden Verbindungs­ schicht auf die strukturierte leitende Schicht mittels Auf­ schleudern, Aufsprühen oder mittels Tauchtechnik erfolgen.
Vorzugsweise wird als isolierende Verbindungsschicht ein pho­ toempfindliches Dielektrikum auf die strukturierte leitende Schicht aufgebracht, so daß wiederum durch ein Photolithogra­ phieverfahren Durchgangsöffnungen durch die isolierende Ver­ bindungsschicht hergestellt werden können, um die Kontaktan­ schlußflächenbereiche freizulegen.
Das Herstellen von Durchgangsöffnungen sowohl in der dünnen isolierenden Verbindungsschicht als auch in dem dicken zwei­ ten Substrat kann vorzugsweise mittels Laserabtragstechnik, Ionenstrahlsputtern oder Plasmaätzen erfolgen. Diese Verfah­ ren haben den Vorteil, daß sie sehr scharf begrenzte und ver­ tikale Wände für die Durchgangsöffnungen realisieren.
Ein Auffüllen der Durchgangsöffnungen mit leitendem Material erfolgt vorzugsweise mittels galvanischer Abscheidung. Dazu wird über die Verbindungsbahnen, die alle Umverdrahtungen kurzschließen, ein Kathodenpotential an die strukturierte Me­ tallschicht gelegt, so daß das Metall der Anode sich auf und in den Durchgangsöffnungen abscheidet. Die galvanische Ab­ scheidung hat den Vorteil, daß nur dort Metall abgeschieden werden kann, wo Anodenpotential zur Verfügung steht, so daß selektiv durch die Durchgangsöffnungen leitendes Material ab­ geschieden wird.
In einer weiteren bevorzugten Durchführung des Verfahrens er­ folgt das Auffüllen der Durchgangsöffnungen mittels stromlo­ ser Abscheidung, bei der jedoch die Gefahr besteht, daß auf der gesamten Fläche des zweiten Substrats Metall abgeschieden wird. Die gleiche Gefahr besteht beim Auffüllen der Durch­ gangsöffnungen mittels chemischer Gasphasenabscheidung.
In einer weiteren Durchführung des Verfahrens werden die Kon­ taktflächen des ersten Substrats aus einer Aluminiumlegierung hergestellt, und die Kontaktanschlußflächen des zweiten Sub­ strats werden mit einer Goldlegierung beschichtet. Beim Auf­ einanderpressen und Erhitzen dieser Komponenten entstehen in­ termetallische Phasen, die thermisch höher belastbar sind als die Tempertemperatur zur Bildung dieser intermetallischen Phasen.
In einer weiteren bevorzugten Durchführung des Verfahrens werden die Kontaktanschlußflächen mit einer Nickel- und einer Goldschicht beschichtet, um zu vermeiden, daß das Material der Kontaktanschlußflächen durch eine Goldbeschichtung zu der Grenzschicht der Verbindung zwischen Gold und Aluminium dif­ fundiert.
Bei einer weiteren bevorzugten Durchführung des Verfahrens werden die Kontaktanschlußflächen und/oder die Kontaktflächen mit einer Indium-Zinn-Legierung beschichtet, wobei das Indi­ um-Zinn-Eutektikum bereits bei einer Temperatur um 120°C schmilzt und durch Bilden intermetallischer Phasen mit dem Kupfer der Kontaktanschlußflächen eine Verbindung entsteht, die Temperaturbelastungen weit über 600°C zuläßt.
Die Beschichtung der Kontaktflächen und/oder der Kontaktan­ schlußflächen mit derartigen Metall-Legierungen kann vorzugs­ weise mittel Elektroplattieren oder stromloser Plattierung oder durch Aufdampfen oder Aufsputtern einer Metall-Legierung erfolgen. Auch ein Gasphasenabscheiden einer Metall-Legierung ist in einer bevorzugten Ausführungsform des Verfahrens vor­ gesehen.
Zur Veredelung der Außenkontaktflächen können diese mit einer oxidationshemmenden leitenden Schicht vorzugsweise aus einer Goldlegierung beschichtet werden. Dazu kann die oxidations­ hemmende leitende Schicht mittels Siebdruckverfahren oder Schablonendruckverfahren aufgebracht werden. Sollen die Au­ ßenkontaktflächen vorzugsweise für eine Lötverbindung mit ei­ ner übergeordneten Schaltung vorbereitet werden, so werden diese mit einer lötbaren Metall-Legierung beschichtet, was vorzugsweise mittels eines Lötschwallbadverfahrens erfolgen kann.
Die Erfindung wird nun anhand von Ausführungsbeispielen mit Bezug auf die anhängenden Figuren näher erläutert.
Fig. 1 zeigt eine teilweise Querschnittsansicht durch eine Ausführungsform der Erfindung.
Fig. 2 zeigt eine Draufsicht auf eine Verdrahtungsebene auf eine Ausführungsform der Erfindung.
Fig. 3 zeigt einen prinzipiellen Aufbau einer Ausführungs­ form der Erfindung.
Fig. 4 zeigt eine Draufsicht auf die Fläche mit Anschluß­ kontaktflächen einer Ausführungsform der Erfindung.
Fig. 1 zeigt eine teilweise Querschnittsansicht einer Aus­ führungsform der Erfindung. Das Ausgangsmaterial ist in die­ ser Ausführungsform eine kupferkaschierte Folie als zweites Substrat 3 aus einer 50 µm dicken Polyimidschicht. Mittels Photolithographie und Naßätzung wird die geschlossen leitende Schicht 12 aus Kupfer zunächst strukturiert. Eine derartige Struktur ist in Draufsicht in der Fig. 2 zu sehen. Die dortige Verdrahtungsebene dieser Ausführungsform ist bereits strukturiert, so daß laterale Bahnen der Umverdrahtung 7 so­ wie mikroskopisch kleine Kontaktanschlußflächen 6 und relativ dazu große Außenkontaktanschlußflächen 9 zu sehen sind. Die mikroskopisch kleinen Kontaktanschlußflächen 6 haben in die­ ser Ausführungsform einen Durchmesser von 20 µm und die Au­ ßenkontaktflächen bedecken eine Größe von 100 × 100 µm2. Die einzelnen Bahnen der Umverdrahtung bleiben über kleine Stege 18 zunächst mit dem Rand 19 verbunden, um sie bei der sich später anschließenden Galvanik zum Auffüllen von Durch­ gangsöffnungen 17 durch das zweite Substrat 3 und zum Auffül­ len von Durchgangsöffnungen 16 durch die isolierende Verbin­ dungsschicht 5 mit gleitendem Material kontaktieren zu kön­ nen. Auf der Kupferseite der kupferkaschierten Folie werden nach dem Strukturieren eine photostrukturierbare Klebeschicht z. B. aus Polyimid aufgebracht und die kleinen chipseitigen Durchgangsöffnungen für die Kontaktanschlußflächen vorberei­ tet. Wahlweise kann auch eine zweite Verdrahtungsebene zu­ nächst realisiert werden.
Auf der Unterseite wird das zweite Substrat 3 an den Stellen der großflächigen Außenkontakte in dieser Durchführungsform der Erfindung mittels Laserablation geöffnet. Die kleinen und großen Durchgangsöffnungen 16, 17 können dann auf beiden Sei­ ten durch galvanische Abscheidung von Kupfer oder von Lotme­ tall aufgefüllt werden. Nach dem Auffüllen der Durchgangsöff­ nungen 16, 17 mit leitendem Material wird die isolierende Verbindungsschicht 5 aus Polyimid durch eine Plasmabehandlung klebeaktiv. Anschließend wird das zweite Substrat 3 aus der Polyimidfolie entweder auf einen gesamten Halbleiterwafer oder auf ein einzelnes Halbleiterchip aufgeklebt und mit den Kontaktflächen des Halbleiterchips oder des Halbleiterwafers verbunden. Dabei wird das Verfahren der Diffusionslötung angewandt, indem vor der Diffusionslötung ein 2 µm dickes Zinn- Indium-Eutektikum auf die Kontaktanschlußflächen 6 aufge­ bracht wird, so daß eine Verbindung der Kontaktanschlußflä­ chen 6 mit den Kontaktflächen 4 unter isothermischer Erstar­ rung bei 120°C hergestellt werden kann. Bei diesem Verfahren bilden sich intermetallische Verbindungen, so daß diese elek­ trische Verbindung einen Schmelzpunkt über 600°C aufweist und sich beim späteren Auflöten des elektronischen Bauteils auf eine Leiterplatte nicht mehr öffnet. Bei der weiteren Be­ arbeitung können die dünnen Verbindungsbahnen 11 durch Ab­ trennen des Randes 19 unterbrochen werden, so daß die Umver­ drahtung 7 des zweiten Substrats 3 voll funktionsfähig wird.
Fig. 3 zeigt einen prinzipiellen Aufbau einer Ausführungs­ form der Erfindung, der im wesentlichen aus zwei Substraten, nämlich dem ersten Substrat 2, das eine integrierte Schaltung trägt, und einem zweiten Substrat 3, das eine Umverdrahtung in der isolierenden Verbindungsschicht 5 aufweist. Die metal­ lischen Durchkontakte 8 weisen auf der Außenseite des Sub­ strats 3 Außenkontaktflächen 9 auf, die über die Durchkontak­ te 8 mit mikroskopisch kleinen Kontaktanschlußflächen 6 elek­ trisch verbunden sind, wobei die Kontaktanschlußflächen 6 mit mikroskopisch kleinen Kontaktflächen 4 des ersten Substrats 2 elektrisch verbunden sind. Der äußere Rand 21 eines verein­ zelten elektronischen Bauteils, wie es in Fig. 4 in Drauf­ sicht zu sehen ist, kann aus einer hermetisch verschließenden Silikonmasse bestehen, was jedoch nur bei besonders hohen An­ forderungen an das elektronische Bauteil erforderlich wird. Fig. 4 zeigt schematisch eine Draufsicht auf die Fläche mit Außenkontaktflächen 9 einer Ausführungsform der Erfindung, wobei die Außenkontaktflächen größer ausgeführt sind als die Durchkontakte 8, die zu der Umverdrahtung innerhalb des elek­ tronischen Bauteils führen.
Wie die oben erläuterte Fig. 2 deutlich zeigt, können die Kontaktanschlußflächen 6 willkürlich auf dem ersten Substrat verteilt angeordnet sein und über die Verdrahtung 7 zu symme­ trisch angeordneten Außenkontaktflächen 9, wie sie in Fig. 2 und Fig. 4 zu sehen sind, führen. Die Anzahl der Außenkon­ taktflächen kann beliebig hoch sein und wurde nur zur Verein­ fachung und zur Erläuterung in Fig. 2 auf vier und in Fig. 4 auf acht Außenkontaktflächen 9 beschränkt. Die Ausführungs­ formen der Fig. 1 und 2 unterscheiden sich von den Ausfüh­ rungformen der Fig. 3 und 4 dadurch, daß die Außenkontakt­ flächen 9 in den Fig. 1 und 2 der Größe der Durchgangsöff­ nungen im zweiten Substrat 3 entsprechen und in den Fig. 3 und 4 die Durchgangsöffnungen 17 in dem zweiten Substrat 3 wesentlich kleiner sind als die Außenkontaktflächen 9.

Claims (35)

1. Elektronisches Bauteil aus einem Gehäuse (1) und einem mindestens eine integrierte Schaltung aufweisenden er­ sten Substrat (2), das eine Vielzahl mikroskopisch klei­ ner Kontaktflächen (4) aufweist, die über Leiterbahnen mit Elektroden von Bauelementen des elektronischen Bau­ teils verbunden sind, wobei die Vielzahl der Kontaktflä­ chen (4) willkürlich auf der Oberfläche des ersten Sub­ strats (2) verteilt angeordnet ist und ein gehäusebil­ dendes zweites Substrat (3) flächig über eine isolieren­ de Verbindungsschicht (5) mit der Oberfläche des ersten Substrats (2) mechanisch und hermetisch abgeschlossen verbunden ist, wobei das zweite Substrat (3) Kontaktan­ schlußflächen (6) aufweist, die mit den Kontaktflächen (4) des ersten Substrats (2) flächig und elektrisch lei­ tend verbunden sind, und wobei die Kontaktanschlußflä­ chen (6) über eine von den Leiterbahnen isolierte Umver­ drahtung (7) auf dem zweiten Substrat (3) und über Durchkontakte (8) in dem zweiten Substrat (3) mit symme­ trisch angeordneten Außenkontaktflächen (9) des gehäuse­ bildenden zweiten Substrats (3) verbunden sind.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß das erste Substrat (2) ein Halbleiterwafer ist.
3. Elektronisches Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß daß das zweite Substrat (3) ein Folienband ist.
4. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß das erste Substrat (2) ein Halbleiterchip ist und das zweite Substrat (3) ein Endlosband mit strukturierter kupferkaschierter Schicht (10) ist.
5. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß das zweite Substrat (3) aus einem Polyamid hergestellt ist.
6. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die Umverdrahtungen (7) auf dem zweiten Substrat (3) über gemeinsame elektrisch leitende abtrennbare Verbin­ dungsbahnen (11) kurzgeschlossen sind.
7. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die Leiterbahnen des ersten Substrats (2) von der Umver­ drahtung (7) des zweiten Substrats (3) mittels einer Po­ lyamidschicht als Verbindungsschicht (5) isoliert sind.
8. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die Umverdrahtung (7) eine strukturierte Kupferlegie­ rungsschicht mit galvanisch abgeschiedenen Durchkontakten (8) und galvanisch abgeschiedenen Kontaktanschluß­ flächen (6) aufweist.
9. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die Kontaktanschlußflächen (6) mit einer Indium-Zinn- Verbindung beschichtet sind.
10. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Kontaktanschlußflächen (6) und die Kontaktflächen (4) mittels Diffusionslöten verbunden sind.
11. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß die isolierende Verbindungsschicht (5) klebeaktiv ist.
12. Verfahren zur Herstellung eines elektronischen Bauteils, das folgende Verfahrensschritte aufweist:
  • a) Bereitstellen eines ersten Substrats (2) mit mikro­ skopisch kleinen Kontaktflächen (4), die über Lei­ terbahnen auf dem ersten Substrat (2) mit Elektro­ den von Bauelementen des elektrischen Bauteils ver­ bunden sind,
  • b) Aufbringen einer geschlossenen leitenden Schicht (12) auf ein zweites Substrat (3)
  • c) Strukturieren der leitenden Schicht (12) zu einem Umverdrahtungsmuster, das großflächige Bereiche (13) zur Verbindung mit Außenkontaktflächen (9) und mikroskopisch kleine Bereiche (14) für Kontaktan­ schlußflächen (6) in Größenordnung und Anordnung, wie die Kontaktflächen (4) und auftrennbare Verbin­ dungsbahnen (11) zur Umverdrahtung (7) aufweist,
  • d) Beschichten der strukturierten leitenden Schicht (15) mit einer isolierenden Verbindungsschicht (5)
  • e) Herstellen von Durchgangsöffnungen (16) durch die isolierende Verbindungsschicht (5) zu den mikrosko­ pisch kleinen Bereichen (14) der strukturierten leitenden Schicht (15) für die Umverdrahtung (7),
  • f) Herstellen von Durchgangsöffnungen (17) durch das zweite Substrat (3) in Bereichen der Außenkontakt­ flächen (9),
  • g) Auffüllen der Durchgangsöffnungen (16, 17) mit lei­ tendem Material,
  • h) Beschichten der Kontaktanschlußflächen (6) oder der Kontaktflächen (4) mit einer Metall- Legierungsbeschichtung,
  • i) Aktivieren der Oberfläche der isolierenden Verbin­ dungsschicht (5)
  • j) Aufpressen des zweiten Substrats (3) mit Verbin­ dungsschicht (5) auf das erste Substrat (2) unter gleichzeitigem Aufschmelzen der Metall- Legierungsbeschichtung bei einer Tempertemperatur und
  • k) Beibehalten einer Temper-Temperatur bis zur iso­ thermen Erstarrung der Verbindung zwischen Kontakt­ flächen (4) und Kontaktanschlußflächen (6).
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß nach dem Herstellen einer Verbindung zwischen Kontakt­ flächen (4) und Kontaktanschlußflächen (6) ein Auftren­ nen einer Mehrzahl von elektronischen Bauteilen eines Halbleiterwafers zu einzelnen elektronischen Bauteilen unter Durchtrennen der Verbindungsbahnen (11) erfolgt.
14. Verfahren nach Anspruch 12 oder Anspruch 13, dadurch gekennzeichnet, daß das Aufbringen einer geschlossenen leitenden Schicht (12) auf das zweite Substrat (3) mittels Aufdampftech­ nik, Sputtertechnik oder Abscheidetechnik erfolgt.
15. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, daß als geschlossen leitende Schicht (12) eine Kupferlegie­ rungsschicht aufgebracht wird.
16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß als zweites Substrat (3) eine mit einer Kupferlegierung kaschierte Polyamidfolie eingesetzt wird.
17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, daß das Strukturieren der leitenden Schicht (12) mittels Photolithographieverfahren erfolgt.
18. Verfahren nach einem der Ansprüche 12 bis 17, dadurch gekennzeichnet, daß das Aufbringen einer isolierenden Verbindungsschicht (5) auf die strukturierte leitende Schicht (12) mittels Auf­ schleudern, Aufsprühen oder mittels Tauchtechnik er­ folgt.
19. Verfahren nach einem der Ansprüche 12 bis 18, dadurch gekennzeichnet, daß als isolierende Verbindungsschicht (5) ein photoempfind­ liches Dielektrikum aufgebracht wird.
20. Verfahren nach einem der Ansprüche 12 bis 19, dadurch gekennzeichnet, daß das Herstellen von Durchgangsöffnungen (16) durch die isolierende Verbindungsschicht (5) mittels Photolitho­ graphie erfolgt.
21. Verfahren nach einem der Ansprüche 12 bis 20, dadurch gekennzeichnet, daß das Herstellen von Durchgangsöffnungen (16, 17) durch das zweite Substrat (3) und/oder durch die isolierende Verbindungsschicht (5) mittels Laserabtragstechnik, Io­ nenstrahlsputtern oder Plasmaätzen erfolgt.
22. Verfahren nach Anspruch 12 bis 21, dadurch gekennzeichnet, daß das Auffüllen der Durchgangsöffnungen (16, 17) mittels galvanischer Abscheidung eines leitenden Materials, vor­ zugsweise einer Kupferlegierung, erfolgt.
23. Verfahren nach einem der Ansprüche 12 bis 21, dadurch gekennzeichnet, daß das Auffüllen der Durchgangsöffnungen (16, 17) mittels stromloser Abscheidung erfolgt.
24. Verfahren nach einem der Ansprüche 12 bis 21, dadurch gekennzeichnet, daß das Auffüllen der Durchgangsöffnungen (16, 17) mittels chemischer Gasphasenabscheidung erfolgt.
25. Verfahren nach einem der Ansprüche 12 bis 24, dadurch gekennzeichnet, daß die Kontaktflächen (4) aus einer Metall-Legierung herge­ stellt werden, und die Kontaktanschußflächen (6) mit ei­ ner Goldlegierung beschichtet werden.
26. Verfahren nach einem der Ansprüche 12 bis 24, dadurch gekennzeichnet, daß die Kontaktanschlußflächen (6) mit einer Nickel- und ei­ ner Goldschicht beschichtet werden.
27. Verfahren nach einem der Ansprüche 12 bis 24, dadurch gekennzeichnet, daß die Kontaktanschlußflächen (6) oder Kontaktflächen (4) mit einer Indium-Zinn-Legierung beschichtet werden.
28. Verfahren nach einem der Ansprüche 12 bis 27, dadurch gekennzeichnet, daß die Beschichtung der Kontaktflächen (4) und/oder der Kontaktanschlußflächen (6) mit einer Metall-Legierung mittels Elektroplattierung erfolgt.
29. Verfahren nach einem der Ansprüche 12 bis 27, dadurch gekennzeichnet, daß die Beschichtung der Kontaktflächen (4) und/oder der Kontaktanschlußflächen (6) mit einer Metall-Legierung mittels stromloser Plattierung erfolgt.
30. Verfahren nach einem der Ansprüche 12 bis 27, dadurch gekennzeichnet, daß die Beschichtung der Kontaktflächen (4) und/oder der Kontaktanschlußflächen (6) mit einer Metall-Legierung mittels Aufdampftechnik oder Sputterabscheidung erfolgt.
31. Verfahren nach einem der Ansprüche 12 bis 27, dadurch gekennzeichnet, daß die Beschichtung der Kontaktflächen (4) und/oder der Kontaktanschlußflächen (6) mit einer Metall-Legierung mittels Gasphasenabscheidung erfolgt.
32. Verfahren nach einem der Ansprüche 12 bis 31, dadurch gekennzeichnet, daß die Außenkontaktflächen (9) mit einer oxidhemmenden lei­ tenden Schicht vorzugsweise aus einer Goldlegierung be­ schichtet werden.
33. Verfahren nach einem der Ansprüche 12 bis 32, dadurch gekennzeichnet, daß die Außenkontaktflächen (9) mittels Siebdruckverfahren oder Schablonendruckverfahren beschichtet werden.
34. Verfahren nach einem der Ansprüche 12 bis 33, dadurch gekennzeichnet, daß die Außenkontaktflächen (9) mit einer lötbaren Metall- Legierung beschichtet werden.
35. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß die Beschichtung der Außenkontaktfläche (9) mit einer lötbaren Metall-Legierung mittels eines Lötschwall­ badverfahrens beschichtet werden.
DE10029269A 2000-06-14 2000-06-14 Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten Expired - Fee Related DE10029269B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10029269A DE10029269B4 (de) 2000-06-14 2000-06-14 Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
PCT/DE2001/001989 WO2001097285A2 (de) 2000-06-14 2001-05-28 Elektronisches bauteil aus einem gehäuse und einem substrat
US10/320,946 US6930383B2 (en) 2000-06-14 2002-12-16 Electronic component including a housing and a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10029269A DE10029269B4 (de) 2000-06-14 2000-06-14 Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten

Publications (2)

Publication Number Publication Date
DE10029269A1 true DE10029269A1 (de) 2002-01-17
DE10029269B4 DE10029269B4 (de) 2005-10-13

Family

ID=7645679

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10029269A Expired - Fee Related DE10029269B4 (de) 2000-06-14 2000-06-14 Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten

Country Status (3)

Country Link
US (1) US6930383B2 (de)
DE (1) DE10029269B4 (de)
WO (1) WO2001097285A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10240461A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE102004027094A1 (de) * 2004-06-02 2005-12-29 Infineon Technologies Ag Halbleitermodul mit einem Halbleiter-Sensorchip und einem Kunststoffgehäuse sowie Verfahren zu dessen Herstellung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005058654B4 (de) * 2005-12-07 2015-06-11 Infineon Technologies Ag Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
KR101009103B1 (ko) * 2008-10-27 2011-01-18 삼성전기주식회사 양면 전극 패키지 및 그 제조방법
JP2015056641A (ja) 2013-09-13 2015-03-23 株式会社東芝 半導体装置及びその製造方法
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US10748850B2 (en) * 2018-03-15 2020-08-18 Semiconductor Components Industries, Llc Thinned semiconductor package and related methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19636112A1 (de) * 1996-09-05 1998-03-12 Siemens Ag Trägerelement für einen Halbleiterchip
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3740773A1 (de) * 1987-12-02 1989-06-15 Philips Patentverwaltung Verfahren zum herstellen elektrisch leitender verbindungen
US5723917A (en) * 1994-11-30 1998-03-03 Anorad Corporation Flat linear motor
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
JP2001523390A (ja) * 1994-12-22 2001-11-20 ベネディクト・ジー・ペース 反転型のチップが接合された高い実装効率を有するモジュール
DE19532250A1 (de) * 1995-09-01 1997-03-06 Daimler Benz Ag Anordnung und Verfahren zum Diffusionslöten eines mehrschichtigen Aufbaus
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
US5889462A (en) * 1996-04-08 1999-03-30 Bourns, Inc. Multilayer thick film surge resistor network
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
JPH1032224A (ja) * 1996-07-15 1998-02-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US5833759A (en) * 1996-11-08 1998-11-10 W. L. Gore & Associates, Inc. Method for preparing vias for subsequent metallization
AU4993797A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for using fiducial schemes to increase nominal registration
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
JP4234205B2 (ja) * 1996-11-08 2009-03-04 ダブリュ.エル.ゴア アンド アソシエイツ,インコーポレイティド 電子アセンブリおよび電子物品内でのヴァイアのインダクタンスを低減する方法
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
DE19702186C2 (de) * 1997-01-23 2002-06-27 Fraunhofer Ges Forschung Verfahren zur Gehäusung von integrierten Schaltkreisen
US6140734A (en) * 1998-04-03 2000-10-31 Nikon Corporation Of Japan Armature with regular windings and having a high conductor density
JP2000036518A (ja) * 1998-07-16 2000-02-02 Nitto Denko Corp ウェハスケールパッケージ構造およびこれに用いる回路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
DE19636112A1 (de) * 1996-09-05 1998-03-12 Siemens Ag Trägerelement für einen Halbleiterchip

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10240461A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE10240461A9 (de) 2002-08-29 2004-09-09 Infineon Technologies Ag Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
US6867471B2 (en) 2002-08-29 2005-03-15 Infineon Technologies Ag Universal package for an electronic component with a semiconductor chip and method for producing the universal package
DE102004027094A1 (de) * 2004-06-02 2005-12-29 Infineon Technologies Ag Halbleitermodul mit einem Halbleiter-Sensorchip und einem Kunststoffgehäuse sowie Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
DE10029269B4 (de) 2005-10-13
WO2001097285A2 (de) 2001-12-20
US6930383B2 (en) 2005-08-16
US20030116840A1 (en) 2003-06-26
WO2001097285A3 (de) 2003-01-03

Similar Documents

Publication Publication Date Title
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE69527017T2 (de) Verfahren zur Herstellung einer Halbleiterpackung integral mit Halbleiterchip
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE3177304T2 (de) Metallschichten zur Verwendung in einem Verbindungssystem für elektronische Schaltung.
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE2839234C2 (de)
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
US6107119A (en) Method for fabricating semiconductor components
DE19940633A1 (de) IC-Gehäuse
DE10137184A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP0769209A1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE10101875A1 (de) Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips
DE69415927T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Höckerelectrode
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
EP0592938B1 (de) Verfahren zur Montage und Kontaktierung von elektronischen Bauelementen auf einem isolierenden Träger
DE19507547C2 (de) Verfahren zur Montage von Chips
DE10046296C2 (de) Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE10017746A1 (de) Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8181 Inventor (new situation)

Free format text: HACKE, HANS-JUERGEN, 81475 MUENCHEN, DE HUEBNER, HOLGER, DR., 85598 BALDHAM, DE KOENIGER, AXEL, DR., 81669 MUENCHEN, DE SEITZ, MAX-GERHARD, 81545 MUENCHEN, DE TILGNER, RAINER, DR., 81927 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee