[go: up one dir, main page]

DE1089199B - Waehlerschaltung - Google Patents

Waehlerschaltung

Info

Publication number
DE1089199B
DE1089199B DEST12913A DEST012913A DE1089199B DE 1089199 B DE1089199 B DE 1089199B DE ST12913 A DEST12913 A DE ST12913A DE ST012913 A DEST012913 A DE ST012913A DE 1089199 B DE1089199 B DE 1089199B
Authority
DE
Germany
Prior art keywords
circuits
selector circuit
circuit according
inputs
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEST12913A
Other languages
English (en)
Inventor
Nikolaus Fries
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to BE570715D priority Critical patent/BE570715A/xx
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DEST12913A priority patent/DE1089199B/de
Priority to CH6277658A priority patent/CH362552A/de
Priority to US755314A priority patent/US3115617A/en
Priority to FR1211554D priority patent/FR1211554A/fr
Publication of DE1089199B publication Critical patent/DE1089199B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/498Computations with decimal numbers radix 12 or 20. using counter-type accumulators
    • G06F7/4983Multiplying; Dividing
    • G06F7/4988Multiplying; Dividing by table look-up
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H63/00Details of electrically-operated selector switches
    • H01H63/36Circuit arrangements for ensuring correct or desired operation and not adapted to a particular application of the selector switch
    • H01H63/38Circuit arrangements for ensuring correct or desired operation and not adapted to a particular application of the selector switch for multi-position wiper switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6221Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors combined with selecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine Wählerschaltung für Ausgangsgrößen, die von zwei Eingangsgrößen abhängen und von der Reihenfolge dieser Eingangsgrößen unabhängig, also zumindest paarweise untereinander gleich sind. Dabei wird durch den Wählvorgang unter einer Vielzahl von Schaltelementen ein bestimmtes markiert, indem beispielsweise ein bestimmter Leitungsweg geöffnet oder geschlossen wird oder indem in einem Netzwerk gewisse Potentialänderungen bewirkt werden. Derartige Anordnungen können in Rechenmaschinen zur Addition bzw. Multiplikation zweier Ziffern oder Zahlen verwendet werden, sie können aber auch ganz allgemein bei der Darstellung symmetrischer Funktionen f (x> y) = f (y> x) von zwei Veränderlichen χ und y Anwendung finden.
Für die genannten Grundoperationen sind in der Rechenmaschinentechnik bereits Anordnungen bekanntgeworden, die zwei diskreten Eingangsgrößen i = l...n und k = 1.. .n gewisse Ausgangsgrößen fm,, ζ. B. fw = i + k oder fm —i · k, zuordnen. So wurden hierfür schon Matrixausführungen bzw. Wähleranordnungen nach Art der Schaltungen Fig. 1 und 2 vorgeschlagen. Für das Rechnen im Dezimalsystem, also für η = 10, handelt es sich um Schaltungen mit zweimal zehn Eingängen und hundert Ausgängen. In beiden Ausführungen sind w2 UND-Schaltungen vorgesehen, die jeweils einen der Ausgänge mit je einem der Eingänge i und k verknüpfen. Die volle Besetzung dieser Schaltungen entsprechend allen n2 Kombinationen (i; k) bedeutet in Anbetracht der Symmetriebedingung fi]e = fk{ einen unnötigen Aufwand. Dieser Nachteil wird nach der Erfindung in einer Wählerschaltung mit zweimal η Eingängen für zwei Eingangsgrößen i und k (i = 1... η und k = 1.. .n) zur Auswahl von Ausgangsgrößen fjfc, die symmetrische Funktionen f [i,k) = f (k, i) darstellen, dadurch vermieden, daß (w 4- 1) η 12 den Kombinationen [i; k) für Werte i ^j k bzw. i ^ entsprechende UND-Schaltungen vorgesehen und mit den η Eingängen für »-Markierung einerseits sowie mit den η Eingängen für ^-Markierung andererseits derart verbunden sind, daß über die Eingänge zuführbare Markierpotentiale den UND-Schaltungen für i =k direkt und allen übrigen UND-Schaltungen über % Sammelschienen zugeführt werden, die jede über entkoppelnde Schaltglieder mit je einem Eingang für «'-Markierung und mit dem entsprechenden Eingang (gleicher Nummer) für k-Markierung verbunden sind. Ausführungsbeispiele und weitere Vorteile der Erfindung werden an Hand der Zeichnungen beschrieben. Es zeigt:
Fig. 1 eine Matrixausführung mit hundert Ausgängen, Fig. 2 eine Wähleranordnung mit hundert Ausgängen, Fig. 3 eine Matrixausführung nach der Erfindung, Fig. 4 einen Ausschnitt aus einer Wähleranordnung nach der Erfindung.
Wählerschaltung
Anmelder:
Standard Elektrik Lorenz
Aktiengesellschaft,
Stuttgart-Zuffenhausen,
Hellmuth-Hirth-Str. 42
Nikolaus Fries, Stuttgart-Feuerbach,
ist als Erfinder genannt worden
2
Zum besseren Verständnis der Erfindung soll zunächst die Wirkungsweise bekannter Schaltungen erläutert werden. Fig. 1 zeigt eine Matrixausführung. In ihr sind
ao Zeilendrähte Hi und Spaltendrähte Vt durch UND-Schaltungen S«. verbunden, z. B. H8 und V9 durch S89. Die Eingänge für i- und ^-Markierung sind mit 1,2... 9, 0 numeriert. Von den UND-Schaltungen sind in Fig. 1 nur S11 und S00 eingezeichnet und die übrigen strichpunktiert angedeutet. Jede der UND-Schaltungen besteht aus zwei Dioden Gitc und Glt und einem Arbeitswiderstand Rue- Bei der in Fig. 1 eingezeichneten Durchlaßrichtung wird die Matrix mit Dauerstrom betrieben, d. h., die nicht markierten Zeichen- und Spaltenkontakte werden an positive Betriebsspannung und die Arbeitswiderstände an Masse gelegt. Alle nicht markierten Ausgangskontakte P^ nehmen dann wegen des kleinen Durchlaßwiderstandes der Dioden ein positives Potential an, das praktisch dem der nicht markierten Zeilen- und Spaltenkontakte gleich ist. Wird nun zugleich ein Zeilen- und ein Spaltenkontakt an Masse oder an negatives Markierungspotential gelegt, so geht das Ausgangspotential an dem betreffenden Ausgangskontakt Pj^ auf Null. Dieser Potentialabfall erfolgt mit einer Zeitkonstanten, die dem Produkt aus dem Arbeitswiderstand Riic und aus der Kapazität der an den Ausgangskontakt Pijc angeschlossenen (in Fig. 1 nicht eingezeichneten) Ausgangsleitung entspricht.
Eine weitere als Wählerschaltung bekannte Ausführung zeigt Fig. 2. Die Eingänge i und k sind wieder mit 1,2... 9,0 numeriert. An jeden Eingangskontakt für ^-Markierung ist eine Gruppe von Transistoren angeschlossen. Zu jeder Transistorgruppe gehört ein gemeinsamer Transistor T1C, dessen Emitter an Masse, dessen Basis über einen Basiswiderstand Bjc an den Eingangskontakt und dessen Kollektor an eine Gruppenschiene L^ gelegt ist (in Fig. 2 nur für k = 1 eingezeichnet). An die Gruppenschienen sind mit ihrem Emitter die Transistoren Tu0 entsprechend der Bezifferung k angeschlossen. Die Basis jedes Tran-
009 607/190
3 4
sistors Tm ist über einen .Basiswiderstand .Bijc und eine · Im Ruhezustand sind die Eingangskontakte positiv
Sammelschiene si mit dem entsprechenden Eingangs- markiert oder frei. Es fließt dann über die Vorwiderstände,
kontakt für z-Markierung verbunden, z. B. T11 über B11 die Matrixdioden und die Arbeitswiderstände ein Dauer-
mit S1. Der Kollektor jedes Tiansistors TiJc ist über einen strom, während die Entkopplungsdioden keinen Strom
Arbeitswiderstand Rm an gemeinsame Speisespannung 5 führen. Werden nun je ein Zeilen- und ein Spaltenkontakt
gelegt. Die Ausgangskontakte P1-/- liegen zwischen den i und k geerdet oder an negatives Markierpotential gelegt,
Transistoren Τ& und den zugehörigen Arbeitswider- so werden, falls i h ist, die beiden Sammelschienen ν = i
ständen R^. und ν = k über die Dioden Gi bzw. G^ ebenfalls geerdet
Im Ruhezustand sind die Eingangskontakte der oder negativ vorgespannt und damit der Strom über den
Schaltung nach Fig. 2 an Masse oder an positives Po- io Arbeitswiderstand Ra unterbrochen, da jetzt die Matrix-
tential gelegt. Die Speisespannung ist negativ. Als dioden der betreffenden UND-Schaltungen Sa sperren. In
Transistoren seien hier pnp-Transistoren vorausgesetzt, dem hier betrachteten Ausführungsbeispiel ist die untere
dann sind im Ruhezustand alle Transistoren Tk und Tih Hälfte der Matrix mit UND-Schaltungen besetzt, also
gesperrt, und wegen ihres hohen Sperrwiderstandes liegen * S^ k. Bei der Markierung der Eingangskontakte sind
alle Ausgangskontakte praktisch auf dem durch die 15 aber beliebige i und k auch i<k zugelassen. Über die
negative Speisespannung über die Arbeitswiderstände Rik Sammelschienen sind jedoch i und k vertauschbar. Um
aufgezwungenen Potential. tue Vertauschbarkeit der Eingangsgrößen i und k zu
Wird nun ein negatives Markierungspotential an je erläutern, sei noch ein Beispiel betrachtet,
einen der Kontakte für i- und Α-Markierung gelegt, so a) i = 7, k = 3: An die Zeilenleitung i =7 und die
werden die entsprechenden in Reihe liegenden Tran- 20 Spaltenleitung k = 3 wird negatives Potential angelegt,
sistoren Tj1 und T^ leitend, es fließt ein Arbeitsstrom Dadurch wird der Gleichrichtei G7 am linken Rand über
über den zugehörigen Widerstand R^, und durch den die Zeilenleitung i = 7 und die Spaltenleitung k = 7 und
Spannungsabfall an diesem Widerstand wird das Aus- den Widerstand R7 auf Durchlaß geschaltet, so daß die
gangspotential am Ausgangskontakt Pm angehoben. So Zeilenleitung i = 7 das angelegte negative Potential
werden bei negativer Markierung der Kontakte k = 1 25 annimmt. Weiterhin wird der Gleichrichter G3 am oberen
und i = 0, also bei Zuführung des Markierpotentials über Rand über die Spaltenleitung k= 3 und den Widerstand
B1 einerseits und über S0 und B01 andererseits, die Tran- R3 auf Durchlaß geschaltet, so daß die Spaltenleitung
sistoren T1 und T01 leitend, und ihrem geringen Durchlaß- k = 3 ebenfalls das angelegte negative Potential annimmt,
widerstand entsprechend wird durch den Spannungsabfall Für die am Kreuzungspunkt der Zeilenleitung i = 7 und
an R01 das Potential des Ausgangskontaktes P01 nahe an 30 der Spaltenleitung k = 3 liegende UND-Schaltung S73
das Massepotential angehoben, d. h. praktisch P01 gegen sind damit beide Bedingungen erfüllt, so daß diese
Masse kurzgeschlossen. anspricht (s. eingezeichnete strichpunktierte Wirkungs-
Nach der Erfindung wird nun der'Schaltungsaufwand linien).
dadurch wesentlich verringert, daß Sammelschienen für b) i = 3, k = 7: An die Zeilenleitung i = 3 und die
den Anschluß der UND-Schaltungen über entkoppelnde 35 Spaltenleitung k = 7 wird negatives Potential angelegt.
Schaltglieder jeweils mit den Kontakten gleicher Nummer Dadurch wird der Gleichrichter G3 am linken Rand über
für i- und ^-Markierung verbunden werden. Es werden die Zeilenleitung i = 3 und die Spaltenleitung k — 3 und
nunmehr (n + 1) n\2 an Stelle von n2 UND-Schaltungen den Widerstand R3 auf Durchlaß geschaltet, so daß die
benötigt. Im Falle η = 10 bedeutet das ein Verhältnis Zeilenleitung i = 3 und die Spaltenleitung k = 3 das an
55:100. Selbstvertsändlich wird die entsprechende Ein- 40 die Zeilenleitung i = 3 angelegte negative Potential
sparung von 45% wegen des Aufwandes für die Ent- annehmen. Weiterhin wird der Gleichrichter G7 am oberen
kopplung nicht ganz erreicht, aber der Fachmann Rand über die Spaltenleitung k = 7 und den Widerstand
erkennt sofort, daß die mit dieser Einsparung vorhandene R7 auf Durchlaß geschaltet, so daß die Spaltenleitung
Vereinfachung der Schaltung auf der Ausgangsseite k = 7 und die mit dieser verbundene Zeilenleitung i = 7 wesentliche Vorteile für die nachgeschalteten Bau- 45'ebenfalls das an die Spaltenleitung k=7 angelegte
gruppen zur weiteren Auswertung der Ausgangsdaten negative Potential annehmen. Es nehmen also die Zeilen-
mit sich bringt. leitungen i = 3 und i = 7 und die Spaltenleitungen
Als erstes Ausführungsbeispiel zeigt Fig. 3 eine Matrix- k = 3 und k = 7 negatives Potential an. Für die am ausführung mit zweimal zehn Eingängen, den Zeilen- Kreuzungspunkt der Zeilenleitung i = 7 und der Spaltenkontakten i = 1,2. ..9,0 und den Spaltenkontakten 50 leitung k =3 liegende UND-Schaltung S73 sind damit k = 1,2.. .9,0. Allgemein ist eine solche Matrixschaltung beide Bedingungen erfüllt, so daß diese anspricht so aufgebaut, daß die (ti + 1) nj2 UND-Schaltungen den (s. eingezeichnete gestrichelte Wirkungslinien).
Elementen einer Dreiecksmatrix entsprechen, deren in An Stelle der UND-Schaltungen mit Halbleiterdioden der Hauptdiagonalen (i = k) miteinander verbundene können, wenn Schaltungen mit kleinem Innenwiderstand Zeilendrähte Hi und Spaltendrähte V^ die Sammel- 55 benötigt werden, auch UND-Schaltungen verwendet schienen bilden. In dem Beispiel nach Fig. 3 ist η = 10. werden, die aus einer Reihenschaltung mit einem Arbeits-Der Zeilendraht H5 ist mit dem Spaltendraht F5 ver- widerstand und zwei Transistoren bestehen, deren bunden, ebenso die anderen Zeilen und Spaltendrähte. Basiselektrode an den entsprechenden Zeilen- bzw. Spal-Die Darstellung der UND-Schaltungen, die aus zwei tendraht angeschlossen ist.
Dioden und einem Arbeitswiderstand bestehen, ent- 60 Ein weiteres nach der Erfindung aufgebautes Ausspricht der Matrixausführung nach Fig. 1. Als Ent- führungsbeispiel ist als Wähleranordnung mit Transistoren kopplungsglieder werden Halbleiterdioden Gi und Gj1 ausgeführt. Einen Ausschnitt für die Eingangskontakte verwendet, z. B. für die aus H5 und V5 gebildete Sammel- i = 7, 8, 9, 0 und k = 7, 8, 9 zeigt Fig. 4. Diese Wählerschiene (v = 5) die Dioden G5. Die Sammelschienen sind schaltung ist so ausgelegt, daß jeweils mehrere aus über Vorwiderstände Rv an positive Betriebsspannung 65 Transistoren aufgebaute UND-Schaltungen zu Gruppen V-\- gelegt, so die Sammelschiene (v = 5) über R5. Die derart zusammengefaßt sind, daß je Gruppe ein gemein-UND-Schaltungen in den Hauptdiagonalen sind an die samer Transistor Tj0 vorgesehen ist, dessen Emitter entsprechenden Eingangskontakte direkt angeschlossen, geerdet, dessen Basis mit der Sammelschiene s« über beispielsweise die UND-Schaltungen für die Kombination einen Basiswiderstand B1- gemäß ν = k und dessen (i; k) = (5; 5) über die Leitungen £Γ55 und F55. 70 Kollektor mit einer Gruppenschiene Lj. verbunden ist,
und daß an diese Gruppenschiene Ljc die Emitter von jeweils ηk Transistoren T« mit i =k + l, k + 2.. .n angeschlossen sind, deren Basiselektroden über Basiswiderstände Ba an die Sammelschienen sv gemäß υ =i und deren Kollektoren über Arbeitswiderstände 2?» an gemeinsame Speisespannung gelegt sind.
Zur Erläuterung sei der Fall i = 9, k = 8 an Hand der Fig. 4 betrachtet. Bezugszeichen sind nur insoweit eingetragen, als sie sich auf die Transistorgruppe für k = 8 beziehen. Der gemeinsame Transistor T8 ist mit seiner Basis über den Basiswiderstand B8 an die Sammelschiene s 8 und mit seinem Kollektor direkt an die Gruppenschiene L8 gelegt. An die Gruppenschiene L8 sind zwei Transistoren T98 und T08 mit ihrem Emitter angeschlossen. Da auch bei diesem Beispiel wieder an die Numerierung 1, 2.. .8, 9,0 für die Eingänge gedacht ist, liegt der Fall η = 10 vor, es wird jedoch an Stelle der Nummer 10 hier nur 0 geschrieben. Deshalb folgt in der Numerierung für i auf i = k + 1 also auf i = 9 in diesem Falle nicht 10, sondern 0, womit die laufende t-Numerierung abbricht. Entsprechend sind die Basiswiderstände bzw. die Arbeitswiderstände zu T98 und T08 mit B98 und B08 bzw. .R98 und i?08 bezeichnet. B98 bzw. B08 Hegen an den Sammelschienen s9 bzw. s0, .R98 und .R08 an negativer Speisespannung V—. Die Schaltung wird so betrieben, daß im Ruhezustand alle Eingangskontakte an positivem Potential oder an Erde liegen. Werden nun die Eingangskontakte i = 9 und k = 8 negativ markiert, so werden über die Entkopplungsdioden G9 am linken Rand und G8 am oberen Rand die Sammelschienen S8 und S9 negativ markiert und damit die Transistoren T8 und T98 leitend, so daß durch den Spannungsabfall an R98 das Potential am Ausgangskontakt P98 angehoben wird. Bei Vertauschung der Markierung, d. h. für i = 8 und k = 9, werden ebenfalls die Sammelschienen S8 und S9 markiert, in diesem Falle aber über die Dioden G8 am linken und G9 am oberen Rand.
Werden dagegen die Kontakte für i = k = 8 markiert, so spricht die aus den Transistoren T88 und T88 gebildete UND-Schaltung an, und das Potential von P88 wird angehoben. Die UND-Schaltungen für Kombination (i; k) mit i = k sind direkt an die Eingangskontakte angeschlossen, im betrachteten Fall i = k = 8 über den Basiswiderstand B88 und Leitung F88 einerseits und über Basiswiderstand B88- und Leitung H88 andererseits.
Diese Wählerschaltungen nach der Erfindung sind besonders für den Aufbau von Einmaleinskörpern oder zur Addition bzw. Subtraktion in elektronischen Rechenanlagen geeignet.

Claims (8)

Patentansprüche:
1. Wählerschaltung mit zweimal η Eingängen für zwei Eingangsgrößen^ und k (i=l.. .n und fe = l...n) zur Auswahl von Ausgangsgrößen fm, die symmetrische Funktionen f (i, k) = f (k, i) darstellen, dadufch gekennzeichnet, daß (n + 1) w/2 den Kombinationen (i; k) für Werte i ^k bzw. i>.h entsprechende UND-Schaltungen vorgesehen und mit den η Eingängen für t-Markierung einerseits sowie mit den η Eingängen für Α-Markierung andererseits derart verbunden sind, daß über die Eingänge zuführbare Mariderpotentiale den UND-Schaltungen für i = k direkt und allen übrigen UND-Schaltungen über η Sammelschienen zugeführt werden, die jede über entkoppelnde Schaltglieder mit je einem Eingang für »-Markierung und mit dem entsprechenden Eingang (gleicher Nummer) für ^-Markierung verbunden sind.
2. Wählerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die (n + 1) w/2 UND-Schaltungen den Elementen einer Dreiecksmatrix entsprechen, deren in der Hauptdiagonalen (i = k) miteinander verbundene Zeilendrähte (Hi) und Spaltendrähte (Vjc) die Sammelschiene bilden.
3. Wählerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Halbleiterdioden (G«, Gk) als entkoppelnde Schaltglieder verwendet werden.
4. Wählerschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die UND-Schaltungen aus je zwei mit gemeinsamem Arbeitswiderstand (Roe) in gleicher Durchlaßrichtung verbundenen Halbleiterdioden (G«. und G-J1) bestehen.
5. Wählerschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die UND-Schaltungen je aus einem Arbeitswiderstand in Reihe mit zwei Transistoren bestehen, deren Basiselektroden an die entsprechenden Zeilen- und Spaltendrähte angeschlossen skid.
6. Wählerschaltung nach Anspruch 1 und 3, dadurch gekennzeichnet, daß jeweils mehrere aus Transistoren aufgebaute UND-Schaltungen zu Gruppen derart zusammengefaßt sind, daß je Gruppe ein gemeinsamer Transistor (2^) vorgesehen ist, dessen Emitter geerdet, dessen Basis mit der Sammelschiene (sv) über einen Basiswiderstand (B&) gemäß ν — k und dessen Kollektor mit einer Gruppenschiene (Ljc) verbunden ist und daß an diese Gruppenschiene (Lj;) die Emitter mit jeweils (nk) Transistoren Ta1 = k -\-l,k-\-2...n angeschlossen sind, deren Basiselektroden über Basiswiderstände (Bijc) an die Sammelschiene (sv) gemäß υ = i und deren Kollektoren über Arbeitswiderstände (RiJc) an gemeinsame Speisespannung gelegt sind.
7. Verwendung der Wählerschaltung nach einem odei mehreren der vorhergehenden Ansprüche zur Addition zweier Eingangswerte.
8. Verwendung der Wählerschaltung nach einem oder mehreren der vorangehenden Anspiüche als Einmaleinskörper.
Hierzu 2 Blatt Zeichnungen
®| 009 607/190 9.60
DEST12913A 1957-08-28 1957-08-28 Waehlerschaltung Pending DE1089199B (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
BE570715D BE570715A (de) 1957-08-28
DEST12913A DE1089199B (de) 1957-08-28 1957-08-28 Waehlerschaltung
CH6277658A CH362552A (de) 1957-08-28 1958-08-11 Wählerschaltung mit zweimal n Eingängen und für zwei Eingangsgrössen
US755314A US3115617A (en) 1957-08-28 1958-08-15 Selector circuits
FR1211554D FR1211554A (fr) 1957-08-28 1958-08-18 Perfectionnements aux dispositifs constitués en matrices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEST12913A DE1089199B (de) 1957-08-28 1957-08-28 Waehlerschaltung

Publications (1)

Publication Number Publication Date
DE1089199B true DE1089199B (de) 1960-09-15

Family

ID=7455867

Family Applications (1)

Application Number Title Priority Date Filing Date
DEST12913A Pending DE1089199B (de) 1957-08-28 1957-08-28 Waehlerschaltung

Country Status (5)

Country Link
US (1) US3115617A (de)
BE (1) BE570715A (de)
CH (1) CH362552A (de)
DE (1) DE1089199B (de)
FR (1) FR1211554A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3317897A (en) * 1963-08-13 1967-05-02 Joseph A Ceonzo Multi-stage switching network
US3496545A (en) * 1966-04-18 1970-02-17 Sperry Rand Corp Switching matrix
US3875392A (en) * 1973-06-18 1975-04-01 Ii Miner S Keeler Electrical computing system for simultaneously performing a plurality of operations on two or more operands

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2476066A (en) * 1948-05-06 1949-07-12 Sylvania Electric Prod Crystal matrix
US2844811A (en) * 1952-08-20 1958-07-22 Monroe Calculating Machine Switching circuits
US2889537A (en) * 1955-10-28 1959-06-02 Gen Dynamics Corp Electronic selector switch

Also Published As

Publication number Publication date
BE570715A (de)
CH362552A (de) 1962-06-15
US3115617A (en) 1963-12-24
FR1211554A (fr) 1960-03-17

Similar Documents

Publication Publication Date Title
DE2061943C3 (de) Differenzverstärker
EP0046878B1 (de) Rückgekoppelter Verstärker oder Schwellwertschalter für eine stromgespeiste Differenzstufe
DE1089199B (de) Waehlerschaltung
DE1002897B (de) Bistabile Kippschaltanordnung mit zwei Transistoren
DE1548831A1 (de) Vorrichtung zur elektrischen Messung mehrerer Groessen
EP0014351B1 (de) Monolithisch integrierbares NAND-Glied
DE1109422B (de) Asynchrone binaere Additions- und Subtraktionseinrichtung
DE1080329B (de) Binaerer Halbaddierer und aus binaeren Halbaddierern aufgebauter, parallel wirkender Volladdierer
DE1762809C3 (de) Mit Konstantstrom schaltende Logikschaltung
DE1135039B (de) Kippschaltung mit einem Transistorsystem
EP0034712A2 (de) Integrierte digitale Halbleiterschaltung
DE1101028B (de) Einrichtung zum Vor- und Rueckwaertszaehlen von zeitlich aufeinanderfolgenden Vorgaengen
DE1044468B (de) Elektronisches Binaer-Addierwerk
DE1128034B (de) Schaltungsanordnung zum Feststellen des von einem Bezugspotential abweichenden Potentials jedes Punktes einer Vielzahl mit Potential beaufschlagbarer Schaltungspunkte
AT236519B (de) Schaltungsanordnung mit Transistoren, mittels welcher ein Strom bestimmten Wertes und umkehrbarer Richtung an eine Belastung zugeführt werden kann
DE2404637A1 (de) Verknuepfungsglied in ecl-technik zur oder/und verknuefung von eingangssignalen
DE1136375B (de) Vor- und rueckwaerts zaehlende Schaltungsanordnung
DE1123143B (de) Volladdierer mit Vierschichttransistoren
DE1934223A1 (de) Schaltungsanordnung zum Erzeugen einer stabilisierten Gleichspannung
DE2941639C3 (de) MOS-Binär-Dezimal-Codewandler
DE1234788B (de) Elektronische Schaltvorrichtung fuer die UEbertragung von Spannungssignalen mit grossem Schwankungsbereich
AT226998B (de) Schieberegister mit Tunneldioden
CH376148A (de) Binärer Halbaufzähler und Verwendung desselben zum Aufbau von binären Vollaufzählern
DE2025820A1 (de) ECL-Schaltkreis
DE1940606A1 (de) AEquivalenzschaltung fuer logische Signale