DE1086461B - Impulsformer, insbesondere fuer elektronische Rechenmaschinen - Google Patents

Description

DEUTSCHES

Die Erfindung betrifft in elektronischen Rechenmaschinen verwendbare Stromkreise, insbesondere ein Mittel und Verfahren zum Vermindern der Wirkungen von Streukapazitäten in impulsformenden Stromkreisen großer Impedanz.

Die Zuverlässigkeit einer elektronischen Ziffernrechenmaschine hängt zum Großteil von der Erzeugung und Austastung genau geformter, möglichst wenig verzerrter Impulse ab. Dieses Erfordernis für elektronische Rechenmaschinen ist besonders bedeurangsvoll für von logischen Schaltkreisen oder Netzen kommende Ausgangssignale, da das Spannungsniveau eines Ausgangssignals während der Dauer eines Grundzeitsignals der Rechenmaschine den Austastvorgang steuert, welcher in anderen logischen Steuer- und Rechenkreisen während jener Periode wirksam sein kann. Mit anderen Worten, jeder mit einem Spannungsniveauwechsel eines von einem Netzwerk kommenden Ausgangssignals — hervorgerufen durch einen Spannungsniveauwechsel eines am Ende der vorherigen Zeitsignalperiode an das Netz abgegebenen Eingangssignals — auftretende Einschwingvorgang (transient) muß innerhalb der ersten Hälfte des jeweiligen Zeitsignals beendet sein, wodurch ein zuverlässiges Arbeiten der Steuer- und Rechenkreise gewährleistet ist. Demnach hängt die höchste Geschwindigkeit, mit der eine Rechenmaschine zu rechnen vermag, von der Geschwindigkeit ab, mit der die Spannungsniveaus der Ausgänge der logischen Netze infolge von Spannungsniveauänderungen der Eingänge zu jenen Netzen wechseln können.

Die Impulsform der aus logischen Gatterschaltkreisen oder Netzwerken kommenden Ausgangssignale neigt dazu, auf Grund der innerhalb solcher Schaltkreise vorhandenen Streukapazität verzerrt zu werden. Eine derartige Verzerrung der Impulsform verursacht fehlerhaftes Schalten oder Arbeiten der folgenden logischen Vorrichtungen, wie beispielsweise der Flip-Flop-Kreise, die in ihrer Arbeit von den Ausgangssignalen logischer Gatterschaltkreise abhängig sind. Die vorliegende Erfindung sieht vor, daß die Streukapazität während der ersten Hälfte einer Zeitsignalperiode entladen wird, so daß Ausgangssignale dargestellt werden, welche für die folgenden logischen Vorrichtungen die gewünschte Impulsform haben.

Bei der Anordnung solcher logischer Stromkreis-Hetze in elektronischen Rechenmaschinen sollen zwecks Herabsetzung des Leistungsbedarfs zum Betätigen dieser Netze möglichst große Belastungswiderstände in den logischen Stromkreisen verwendet werden. Große Belastungswiderstände bewirken jedoch, daß die Netze nur langsam auf Wechsel in den Eingangssignalen ansprechen, und zwar infolge der durch den Impulsformer, insbesondere
für elektronische Rechenmaschinen

Anmelder:

The National Cash Register Company,
Dayton, Ohio (V. St. A.)

Vertreter: Dr. A. Stappert, Rechtsanwalt,
Düsseldorf, Feldstr. 80

Beanspruchte Priorität:
V. St. v. Amerika vom 23. Februar 1955

hohen Widerstand und die Streukapazität der Stromkreisanordnungen erhöhten Zeitkonstante.

Bekannt ist, verzerrte Impulse zu verstärken, zu begrenzen und in Gattern zu formen. Diese Anordnung ist deshalb sehr unzweckmäßig, weil für jedes impulseliefernde Gatter jeweils ein Verstärker, Begrenzungen und weitere Gatter zur Formung vorgesehen werden müssen und durch die Begrenzung der größte Teil der aufgewendeten Leistung verbraucht wird, was bei den vielen in Ziffernrechnern verwendeten Gattern einen enormen Aufwand bedeutet.

Es ist weiter bekannt, die in jeder Schaltung unvermeidbaren Streukapazitäten durch Induktivitäten zu kompensieren. Dieses Verfahren hat folgende Nachteile: 1. kann eine solche Kompensation genau immer nur für eine Frequenz und angenähert nur für einen bestimmten, verhältnismäßig engen Frequenzbereich durchgeführt werden, so daß die Schaltung frequenzabhängig ist; 2. muß, wie in der vorher erwähnten Anordnung, für jedes Gatter eine Kompensation vorgesehen werden. Da aber jede Schaltung eine andere Streukapazität besitzt, die sich rechnerisch nicht bestimmen läßt, muß für jede Schaltung eine andere Induktivität genommen werden, deren Größe durch Versuch zu bestimmen ist.

Die erfindungsgemäße Schaltung besitzt gegenüber den genannten Anordnungen wesentliche Vorteile. So können einmal eine ganze Anzahl Gatter an eine Schaltung angeschlossen werden; zum anderen ist die Anordnung unabhängig vom Schaltungsaufbau. Endlich hat die Frequenz keinen Einfluß auf die Anordnung.

009 569/226

Es wird somit bei geringstem Aufwand an Bauteilen eine äußerst einfache und' wirksame Kompensation erzielt.

Demgemäß geht die Erfindung aus von einer Schaltung zur Versteilerung der Flanken von Impulsen, die in logischen Netzwerken, beispielsweise für elektronische Rechenmaschinen, auftreten; sie ist dadurch gekennzeichnet, daß während des ersten Teils einer Taktperiode die Belastungswiderstände mehrerer logischen Netzwerke über einen einzigen vom Taktgeber der Rechenmaschine betätigten Schalter an ein vom Arbeitspotential wesentlich verschiedenes Potential gelegt werden, so daß sich die Streukapazitäten schnell entladen und am Ende des zweiten Teils einer Taktperiode der Impuls eine steile Abfallflanke aufweist.

Ein Ausführungsbeispiel der Erfindung wird nachstehend an Hand der Zeichnung erläutert, und zwar zeigt

Fig. 1 ein Schaltschema der in dem Ausführungsbeispiel zu beschreibenden Schaltung und

Fig. 2 ein Zeitdiagramm der Impulsfolgen, an Hand welchem die Arbeitsweise der in Fig. 1 dargestellten Schaltung zu erläutern ist.

Die in Fig. 1 gezeigte, zur Erläuterung der Erfindung gewählte Schaltung enthält mehrere logische Schaltkreise la, Ib und Ic, von denen jeder über einen Leiter 2 a, 2 & bzw. 2 c mit einem gemeinsamen Verknüpfungspunkt 3 verbunden ist. Jeder dieser logischen Schaltkreise weist ein Paar Kristalldioden 6 und 7 auf, deren Anoden an Eingänge 4 bzw. 5 angeschlossen sind. Die Kathoden der Kristalldioden δ und 7 sind mit einem gemeinsamen Verknüpfungspunkt 8 verbunden, der seinerseits über einen Belastungswiderstand 9 und den Leiter 2 ο mit dem gemeinsamen Verknüpfungspunkt 3 in Verbindung steht. Der Verknüpfungspunkt 3 ist über einen Widerstand 20 geerdet, während der Ausgangsleiter 10 des Schaltkreises la an den Verknüpfungspunkt 8 angeschlossen ist. Jeder der anderen logischen Schaltkreise ist in ähnlicher Weise aufgebaut.

Diese logischen Schaltkreise sind typische logische »Oder«-Kreise, die auch als Puffer- oder logische Summenschaltkreise bekannt sind. Der Einfachheit halber sind sie nur mit je zwei Eingängen, nämlich 4 und 5 gezeigt, obwohl die Anzahl ihrer Eingänge selbstverständlich je nach Bedarf größer sein kann. Die Dioden 6 und 7 sind so gerichtet, daß jedesmal, wenn ein Signal von hoher Spannung, z.B. +125 V, an einen oder beide der Eingänge 4 und 5 angelegt wird, der mit dem gemeinsamen Verknüpfungspunkt 8 verbundene Ausgangsleiter 10 hohe Spannung, z. B. + 125VoIt, führt, und zwar infolge des in den in Reihe geschalteten Widerständen 9 und 20 bewirkten Spannungsabfalles. Ist an keinen der Eingänge 4 und 5 hohe Spannung angelegt, so weist der Ausgang 10 niedrigere Betriebsspannung, z.B. +100V auf.

Der Ausgang eines logischen »Oder«-Schaltkreises, z.B. Ic, ist im Ausführungsbeispiel über einen Ausgangsleiter 10 mit den Eingängen eines Flip-Flop-Kreises R1 verbunden, der an seinen Ausgängen R₁ und R₁- das über den Ausgangsleiter 10 ankommende Signal und dessen Komplementärsignal abgibt, so daß es z. B. über Aufzeichnungsverstärker (nicht gezeigt) beispielsweise auf einer magnetischen Speichertrommel aufgezeichnet werden kann. Ein im Ausgangsleiter 10 auftretendes, mit R₀ bezeichnetes Signal wird über einen Kathodenverstärker 11 und einen logischen »Und«-Kreis 12 an den Eingang r_± des Flip-Flop-Kreises R₁ angelegt. Das aus dem Kathodenverstärker 11 kommende Signal R₀ wird ferner in einem Inverter 18 umgekehrt, bevor es als Signal R₀' über einen logischen »Und«-Kreis 13 an den Eingang _or_± des Flip-Flop-Kreises R₁ angelegt wird. An die logischen »Und«-Kreise 12 und 13 werden ferner die in einer Zeitimpulsquelle 15 erzeugten Zeitimpulse C angelegt.

Diese logischen »Und«-Kreise geben, wie bekannt, nur dann ein Signal hoher Spannung an ihren Ausgängen ab, wenn beide Eingänge gleichzeitig hohe Betriebsspannung, z. B. +125 V, aufweisen. Jeder Eingang des Flip-Flop-Kreises ^₁ enthält, wie an sich bekannt, ein Differenzierglied und eine Begrenzerdiode.

Es ist zu erwähnen, daß die Ausgänge der logischen »Oder«-Kreise 1 b und 1 c mit Schaltkreisen verbunden sind, die denen ähnlich sind, die in Verbindung mit dem Netzwerk la gezeigt sind. Der Einfachheit halber wird daher nur das Netzwerk la gezeigt.

Es folgt nun eine Beschreibung des Entzerrerschaltkreises der vorliegenden Erfindung. Dieser Schaltkreis enthält eine elektronische Entladungsröhre 19, deren Anode über einen Widerstand 20 geerdet und mit dem gemeinsamen Verknüpfungspunkt 3 verbunden ist. Die Kathode der Röhre 19 ist an eine entsprechende Vorspannungsquelle von z. B. —300 V angeschlossen. Das Fanggitter der Röhre 19 ist mit ihrer Kathode verbunden, während ihr Schirmgitter geerdet ist. Die Röhre 19 ist deshalb eine als Triode geschaltete Pentode.

An das Steuergitter der Röhre 19 wird über einen Kopplungskondensator 23 α und einen Begrenzungswiderstand 24 eine Kette von einem Inverter 21 kommender, phasegedrehter Zeitimpulse C angelegt. Dieses Steuergitter ist über einen Widerstand 25 mit der — 300-V-Vorspannungsquelle verbunden.

Damit die Erfindung klar verständlich wird, wird die Arbeitsweise der in Fig. 1 gezeigten Schaltung zuerst beschrieben. Es sei dabei angenommen, daß die im Schaltkreis enthaltene Röhre 19 nicht zum Beheben der Wirkung der im Schaltkreis la durch den gestrichelten Kondensator 26 dargestellten Streukapazität vorgesehen ist.

Wie in der Elektrotechnik allgemein bekannt, nennt man jene zwischen Leitern, elektrischen Bauteilen und Erde auftretende zusätzliche Schaltkapazität »Streukapazität«, zum Unterschied von der in einem Kondensator konzentrierten oder punktförmig verteilten Kapazität.

Die Arbeitsweise der in Fig. 1 gezeigten Schaltung wird nun an Hand des Zeitdiagramms gemäß Fig. 2, in dem die Zeitimpulse C als eine zwischen +100V und +125V begrenzte Impulskette dargestellt sind, erläutert. Die mit »Eingang4« bezeichnete Impulsform stellt ein binäres, ebenfalls zwischen +100VoIt und + 125VoIt begrenztes »Keine Rückkehr auf Null«- Signal dar, wie es an den Eingang 4 des Schaltkreises la angelegt wird. Bei der weiteren Erläuterung der Schaltung wird angenommen, daß am Eingang 5 ein Eingangssignal von + 100 V liegt. Die das Ausgangssignal R₀ des logischen Schaltkreises la darstellende, voll ausgezogene Lnie zeigt die Form des Ausgangssignals, wie es bei Verwendung des erfindungsgemäßen Schaltkreises erzielt wird, wogegen die gestrichelte Linie 33 zeigt, wie das Ausgangssignal R₀ geformt ist, wenn keine Vorkehrung zur Behebung der im Schaltkreis 1 α auftretenden Streukapazität 26 getroffen ist.

Zur Arbeitsweise des logischen Schaltkreises la (Fig. 1) sei gesagt, daß, wenn eine oder beide der Dioden 6 und 7 infolge eines scharfen Ansteigens des Eingangssignals auf ein hohes Spannungsniveau (+125 V) plötzlich in Durchlaßrichtung leitend wird.

die Zeitkonstante an dem Ausgang des Schaltkreises la hauptsächlich bestimmt wird durch die Größe der Impedanz des Eingangs 4 (diese ist ein kleiner Wert) mal der Größe der Streukapazität 26. Dieses führt, wie in Fig. 2 gezeigt, zu einem scharfen Anstieg im Ausgangssignal R₀. Wenn das Signal am Eingang 4 jedoch scharf auf ein niederes Spannungsniveau (+100 V) abfällt, wird die Zeitkonstante der Schaltung durch die Größe des Widerstandes 9 mal der Größe der Streukapazität bestimmt. Es sei bemerkt, daß der Widerstand 9 vorzugsweise verhältnismäßig groß ist, damit der Leistungsbedarf für die logischen Schaltkreise nicht so hoch ist. Demzufolge ist diese Zeitkonstante wesentlich langer als die sich beim Anstieg des Spannungsniveaus an dem Eingang 4 ergebende, was ein allmähliches Abfallen des Ausgangssignals R₀ (Linie 33) des logischen Schaltkreisausganges bewirkt (Fig. 2).

Demnach fällt das Ausgangssignal R₀ an dem Schaltkreisausgang, obwohl es, wie durch die Linie 32 dargestellt, rasch ansteigt, verhältnismäßig langsam ab (Linie 33). Demzufolge wird_; wenn der Abfall (Linie 33) an das Gitter der zum Inverter 18 gehörenden Röhre angelegt wird, das Leiten in der Röhre so lange nicht unterbrochen, bis die Spannung des Ausgangssignals R₀ einen Grenzwert (Punkt 34) erreicht und dadurch bewirkt, daß das Inverterausgangssignal R₀' auf ein hohes Spannungsniveau ansteigt, wie durch die Linie 35 angedeutet. Eine solche Verzerrung verhindert, daß der Impuls 36 durch den »Und»-Kreis 13 hindurch zu dem „^-Eingang geleitet wird. Demzufolge wird der Flip-Flop-Kreis R₁ in dem richtigen Augenblick nicht in den »unechten« Zustand geschaltet, um an den Ausgängen R₁ bzw. R₁ das Ausgangssignal R₀ bzw. dessen Komplement R₀ neu zu bilden.

Ein weiteres Beispiel dafür, wie eine Verzerrung 33 in dem Abfall des Ausgangssignals i?₀ zu einer unzuverlässigen Arbeitsweise der Rechenmaschinen-Schaltkreise führen kann, ergibt sich daraus, wie diese Verzerrung eine ungenaue Austastung eines Impulses 38 hervorruft. Demnach würde, wenn die Austastung zum Triggern eines Flip-Flop-Kreises von einem Ausgangssignals R₀ während der genannten Zeitperiode abhängig wäre, eine Verzerrung der Impulsform wie die durch die Linie 33 dargestellte bewirken, daß der Flip-Flop-Kreis zu einem falschen Zeitpunkt getriggert, d. h. umgeschaltet wird. Aufgabe der Erfindung ist es, diese unerwünschte Verzerrung des Ausgangssignals des Schaltkreises la wirksam und wesentlich zu vermindern.

Um verständlich zu machen, wie der Leitungszustand der Röhre 19 dazu dient, die Streukapazität 26 eines typischen, logischen »Oder«-Kreises, z. B. des Schaltkreises 1 a, zu entladen, sei zuerst erläutert, wie der gemeinsame Verknüpfungspunkt 3 als ein Bezugspunkt mit veränderlicher Spannung wirkt. Wie schon erwähnt, schwankt die Spannung an dem Ausgang 10 zwischen +100 und +125 V. Eine Spannungsniveauänderung eines Eingangssignals zu dem logischen Schaltkreis, wie z.B. des Signals an dem Eingang4, erfolgt nur beim Abfallen eines Zeitimpulses, weil alle Eingangssignale zu den logischen Schaltkreisen von Flip-Flop-Kreisen oder ähnlichen Vorrichtungen, deren Zustände nur beim Abfall eines Zeitimpulses geändert werden können, abgeleitet werden.

Das phasegedrehte Zeitsignal C* wird über einen Kopplungskondensator 23 α an das Steuergitter der Röhre 19 angelegt. Die Wirkung dieses phasegedrehten Signals C ist die, daß die Röhre 19 während der letzten Hälfte der Zeitperiode abgeschaltet ist, weil zu diesem Zeitpunkt das Steuergitter gegenüber der Kathode negativ ist. Ist jedoch das phasegedrehte Zeitsignal C während der ersten Hälfte einer Zeitperiode von hoher Spannung, so leitet die Röhre 19, weil zu diesem Zeitpunkt das Steuergitter gegenüber der Kathode positiv ist. Während dieser Zeit wird die durch den gestrichelt gezeichneten Kondensator 26 dargestellte Streukapazität mittels des zusätzlichen Stromweges durch die Röhre 19 entladen. Infolgedessen fällt das Ausgangssignal R₀ gemäß dem in Fig. 2 bei 37 gezeigten Verlauf ab. Somit kann sein Komplementärsignal R₀ zum richtigen Zeitpunkt ansteigen und der Impuls 36 über den logischen »Und«- Kreis 13 an den „^-Eingang des Flip-Flop-Kreises R_x angelegt werden. Es sei erwähnt, daß, der grundlegenden Zeitlogik dieser Schaltkreise entsprechend, nur während der letzten Hälfte einer Zeitimpulsperiode die Austastung der logischen Schaltkreise wirksam ist. Infolgedessen verhindert die momentane Reduzierung der Spannung an dem gemeinsamen Verknüpfungspunkt 3 während der ersten Hälfte der Zeitperiode (C hat hohe Spannung) nicht, daß ein Ausgang während der letzten Hälfte einer Zeitimpulsperiode, in der die Austastung (Steuerwirkung) der logischen Schaltkreise wirksam ist, sein richtiges Spannungsniveau aufweist.

Daraus folgt, daß die Röhre 19 abgeschaltet wird, wenn das Zeitsignal C hohe Spannung hat (+ 125 V), und daß während dieser Zeitspanne die Spannung am Anknüpfungspunkt 3 im wesentlichen Erdspannung ist. Die Röhre 19 leitet jedoch, wenn das Zeitsignal C niedrige Spannung aufweist. Während dieser Zeit liegt der Verknüpfungspunkt 3 an einer Spannung von etwa — 250 V. Demnach fällt dank dem zusätzlichen, durch die Röhre 19 gebotenen Stromweg das Ausgangssignal R₀ nicht entlang der Exponentialkurve 33, welche sich dem Erdspannungs- oder Nullniveau als eine Asymptote nähert, sondern entlang der Exponentialkurve 37 ab.

Es sei bemerkt, daß eine ähnliche Anordnung verwendet werden könnte, um Zeitsignale zum schnellen Aufladen der Streukapazität mehrerer logischer »Und«-Kreise nutzbar zu machen, wie dies z. B. dann erforderlich ist, wenn die Ausgänge dieser »Und«- Kreise mit einer Schaltung verbunden sind, deren Arbeitsweise kritisch von scharfen Anstiegen der Impulsformen an diesen Ausgängen abhängig ist. Das große Problem, welches die Reduzierung der Impulsverzerrung in Ziffernrechenmaschinen-Schaltkreisen darstellte, ist somit auf einfache und wirksame Weise gelöst worden.

Claims (2)

PATENTANSPRÜCHE:

1. Schaltung zur Versteilerung der Flanken von Impulsen, die in logischen Netzwerken, beispielsweise für elektronische Rechenmaschinen, auftreten, dadurch gekennzeichnet, daß während des ersten Teils einer Taktperiode die Belastungswiderstände (9) mehrerer logischer Netzwerke (la) über einen einzigen vom Taktgeber der Rechenmaschine betätigten Schalter (Elektronenröhre 19) an ein vom Arbeitspotential wesentlich verschiedenes Potential gelegt werden, so daß sich die Streukapazitäten (26) schnell entladen und am Ende des zweiten Teils einer Taktperiode der Impuls eine steile Abfallflanke aufweist.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Schalter eine Elektronenröhre

(19) ist, deren Anode mit sämtlichen Belastungswiderständen (9) der logischen Netzwerke (la, Ib, Ic) und über einen Anodenwiderstand (20) mit Erde verbunden ist und deren Steuergitter mit dem Taktgeber so verbunden ist, daß die Röhre (19) während des ersten Teils der Taktperiode zur schnellen Entladung der Streukapazitäten aller Netzwerke leitet.

In Betracht gezogene Druckschriften:
Buch von C. W. Tompkins, J. H. Wakelin und

W. W. S tif ler »High-Speed Computing Devices« Mc. Graw Hill Book Comp. Inc., New York—Toronto— London 1950, S. 37 bis 41, 376;

IRE-Transact.-ElectraireComputer, September 1954,

S. 22 bis 25;

L'Oude Electrique, 1954, S. 123 bis 129.

Hierzu 1 Blatt Zeichnungen