[go: up one dir, main page]

DE1079359B - Aus elektronischen Schaltmitteln bestehende Anordnung zur Bildung der Inversion der exklusiven Oder-Bedingung - Google Patents

Aus elektronischen Schaltmitteln bestehende Anordnung zur Bildung der Inversion der exklusiven Oder-Bedingung

Info

Publication number
DE1079359B
DE1079359B DEST14252A DEST014252A DE1079359B DE 1079359 B DE1079359 B DE 1079359B DE ST14252 A DEST14252 A DE ST14252A DE ST014252 A DEST014252 A DE ST014252A DE 1079359 B DE1079359 B DE 1079359B
Authority
DE
Germany
Prior art keywords
condition
switching means
circuit
forming
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEST14252A
Other languages
English (en)
Inventor
Dipl-Phys Juergen Loesch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DEST14252A priority Critical patent/DE1079359B/de
Priority to FR805231A priority patent/FR1235213A/fr
Publication of DE1079359B publication Critical patent/DE1079359B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/212EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using bipolar transistors
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02Comparing digital values

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)

Description

DEUTSCHES
Die Erfindung bezieht sich auf eine aus elektronischen Schaltmitteln bestehende Anordnung zur Bildung der Inversion der exklusiven Oder-Bedingung, auch Identitätsbedingung genannt.
Bei Rechenautomaten tritt häufig das Problem auf, zwei binär codierte Zeichen miteinander zu vergleichen und bei Identität beider Zeichen irgendeinen Vorgang auszulösen. Als Beispiel sei die Adressenauswahl bei einer Magnettrommel genannt.
Jedes binär codierte Zeichen besteht aus- «-Elementen, die jeweils nur den Wert »1« oder »0« annehmen können. So besteht das Zeichen A z. B. aus den Elementen av a2 ... bis an. Hat man zwei Zeichen
A = (av a2 B=(bv b%
K),
die miteinander verglichen werden, so sind sie nur dann identisch, wenn
für alle k = 1,2 . .. n; also nur, wenn jeweils alle Elemente der beiden Zeichen mit dem gleichen Index identisch sind.
Die beiden Zeichen sind nicht identisch, wenn as
für mindestens ein k; wenn also auch nur zwei Elemente mit dem gleichen Index nicht identisch sind.
In der Schreibweise der Booleschen Algebra wird die Funktion gk für die Identität zweier Elemente folgendermaßen dargestellt:
Sk= [(akt>k)v(äkh)]
Die Funktion fk für die Ungleichheit zweier EIemente wird folgendermaßen dargestellt:
Ferner ist
fk= [(β*»&*) (β* w 6*)]
fk = Sk-
40
Zum Vergleich zweier Elemente ak und bk bedarf es daher, wie die angeführten Gleichungen zeigen, eines aus Und-Schaltungen, Oder-Schaltungen und Inverter-Schaltungen aufgebauten Netzwerkes. Ein bekanntes Netzwerk dieser Art ist in Fig. 1 dargestellt.
Für jedes Element ak und bk ist ein Eingang vorhanden. Die Eingänge werden einerseits direkt auf eine erste Und-Schaltung geführt, an deren Ausgang man die Funktion ak · bk erhält, und andererseits über je eine Inverterschaltung auf eine zweite Und-Schaltung geführt, an deren Ausgang man die Funktion &k-Fk erhält. Die Ausgänge der beiden Und-Schaltungen führen auf eine Oder-Schaltung, an deren
bestehende Anordnung zur Bildung
der Inversion der exklusiven
Oder-Bedingung
Anmelder:
Standard Elektrik Lorenz
Aktiengesellschaft,
Stuttgart-Zuffenhaus en,
Hellmuth-Hirth-Str. 42
Dipl.-Phys. Jürgen Lösch, Stuttgart,
ist als Erfinder genannt worden
Ausgang man die Funktion
Sk= (flk-bk) ν (flk-bk)
erhält.
Der Erfindung liegt nun die Aufgabe zugrunde, den recht beträchtlichen Aufwand in diesem Netzwerk zu verringern. Zu diesem Zweck wird die Schaltung, deren Ausgang nur dann markiert ist, wenn beide Eingänge^ und bk gleichzeitig markiert sind oder wenn beide Eingänge gleichzeitig nicht markiert sind, wenn also ak mit bk identisch ist, ersetzt durch eine aus elektronischen Schaltmitteln bestehende Anordnung zur Bildung der Identitätsbedingung, die erfindungsgemäß dadurch gekennzeichnet ist, daß jeder der beiden Eingänge mit dem Emitter eines zugeordneten Transistors verbunden ist und über einen Eingangswiderstand an einem ersten festen Potential, über einen Spannungsteiler an einem zweiten festen Potential liegt, daß die Abgriffe der Spannungsteiler jeweils mit der Basis des Transistors des anderen Eingangs verbunden sind, und daß die Kollektoren der Transistoren über einen gemeinsamen Ausgangswiderstand, an dem das Ausgangssignal abgenommen wird, an einem dritten festen Potential liegen.
Es ist zweckmäßig, das Markierpotential am Eingang so groß wie das dritte feste Potential zu wählen.
Die Erfindung wird an Hand der Fig. 2 bis 4 beispielsweise näher erläutert. Es zeigt
Fig. 2 eine Schaltungsanordnung gemäß der Erfindung,
Fig. 3 eine symbolhafte Darstellung der Schaltung zur Bildung der Identitätsbedingung,
90*769/272
Fig. 4 die Verwendung der Identitätsschaltung in einer Vergleichsschaltung.
In der erfindungsgemäßen Schaltungsanordnung ist der Eingang ak mit dem Emitter eines Transistors T1, der Eingang bk mit dem Emitter eines Transistors T2 verbunden. Ferner liegt der Eingang ak über den Widerstand R1 an Erdpotential, über den Spannungsteiler R1, R6 an einem festen Potential UB 2. Ebenso liegt der Eingang bk über einen Widerstand R2 an Erdpotential und über den Spannungsteiler R3, R5 an dem Potential UB2. Der Abgriff des Spannungsteilers R3, R5 ist mit der Basis des Transistors T1, der Abgriff des Spannungsteilers .R4, R6 mit der Basis des Transistors T2 verbunden. Die Kollektoren der beiden Transistoren T1 und T2 liegen über den gemeinsamen Widerstand R1 an dem festen Potential UBl. An diesem gemeinsamen Widerstand R1 wird das Ausgangssignal abgenommen. Bei pnp-Transistoren ist UBl negativ, UB2 positiv, bei npn-Transistoren ist UBl positiv, UB2 negativ.
Bei der Funktionsbeschreibung der Schaltungsanordnung sind drei Fälle zu unterscheiden:
1. ak und bk sind nicht markiert.
2. ak und bk sind markiert.
3. ak ist markiert, bk ist nicht markiert bzw. bk ist markiert, ak nicht markiert.
Dabei ist das Eingangspotential bei Markierung = UB v bei Nichtmarkierung = Erdpotential.
1. ak=bk = OVoIt.
Die Transistoren T1 und T2 sind hochohmig, da an die Basiselektroden über R3, R5 bzw. i?4, R6 Sperrspannung gelegt ist. Über R1 fließt nur der geringe Reststrom der Transistoren. Am Ausgang ck steht also nahezu die Spannung UBl zur Verfügung; der Ausgang ck ist also markiert.
auswirken, wenn R^R6-UBi'-UB2 gewählt wird. Es fließt also ein Strom vom Eingang bk über T2 und R1 nach UBl; dadurch entsteht am Ausgangck eine Spannung nahe Null. Der Ausgang ck ist also ■ nicht markiert.
Analog liegen die Verhältnisse, wenn bk=UBl und ak = 0 ist. Es ist für diesen Fall in obiger Beschreibung nur ak mit bk, R3 mit i?4, R5 mit R6 und T1 mit T2 zu vertauschen.
Die Widerstände R1 und R2 können von Fall zu Fall auch von den den Eingängen ak und bk vorgesehenen Schaltkreisen gebildet werden, ebenso wie der Widerstand R1 vom Eingangswiderstand der nachfolgenden Schaltung gebildet werden kann.
Fig. 3 zeigt eine symbolhafte Darstellung der beschriebenen Identitätsschaltung. Am Ausgang dieser Identitätsschaltung erhält man also sofort die Funktion.
Auch in diesem Fall liegt an den Basiselektroden Sperrspannung. Es fließt aber nicht einmal ein Reststrom, da zwischen Emitter und Kollektor praktisch kein Spannungsgefälle besteht. Am Ausgang ck steht wieder die Spannung1 UB t zur Verfugung, er ist also auch in diesem Fall markiert. 3. ak=UBl, bk = 0.
Der Transistor T1 ist gesperrt, da sein Emitter auf Kollektorpotential liegt, an die Basis aber über R3, R5 Sperrspannung gelegt wird. Der Emitter des Transistors T2 liegt auf Erdpotential. Der Transistor T2 ist niederohmig, da an seine Basis über i?4 Durchlaßspannung gelegt wird. Die über R6 anliegende Sperrspannung UB2 kann sich nicht
d. h. der Ausgang ist nur dann markiert, wenn die Elemente mit gleichem Index identisch sind.
In Fig. 4 ist eine Schaltanordnung gezeigt, die eine Identitätsschaltung für ein vollständiges Zeichen bildet. Die Ausgänge der den einzelnen Indizes k zugeordneten Identitätsschaltungen sind in der w-fachen Und-Schaltung zusammengefaßt,- damit erhält man am Ausgang dieser Und-Schaltung die Funktion
= [0, bj) ν (ä, F1)] [O2 b2) ν O2 F2)] [O3 ..-)]...

Claims (1)

  1. Patentanspruch:
    Aus elektronischen Schaltmitteln bestehende Anordnung zur Bildung der Identitätsbedingung
    dadurch gekennzeichnet, daß jeder der beiden Eingänge (ak; bk) mit dem Emitter eines zugeordneten Transistors (T1; T2 verbunden ist und über einen Eingangswiderstand (R1; R2) an einem ersten festen Potential, über einen Spannungsteiler (R3, R5; R1, R6) an einem zweiten festen Potential liegt, daß die Abgriffe der Spannungsteiler jeweils mit der Basis des Transistors des anderen Eingangs verbunden sind, und daß die Kollektoren über einen gemeinsamen Ausgangswiderstand (R1), an dem das Ausgangssignal abgenommen wird, an einem dritten festen Potential liegen.
    Hierzu 1 Blatt Zeichnungen
    © 909 769/272 3.60
DEST14252A 1958-09-18 1958-09-18 Aus elektronischen Schaltmitteln bestehende Anordnung zur Bildung der Inversion der exklusiven Oder-Bedingung Pending DE1079359B (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DEST14252A DE1079359B (de) 1958-09-18 1958-09-18 Aus elektronischen Schaltmitteln bestehende Anordnung zur Bildung der Inversion der exklusiven Oder-Bedingung
FR805231A FR1235213A (fr) 1958-09-18 1959-09-16 Perfectionnements aux circuits de commutation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEST14252A DE1079359B (de) 1958-09-18 1958-09-18 Aus elektronischen Schaltmitteln bestehende Anordnung zur Bildung der Inversion der exklusiven Oder-Bedingung

Publications (1)

Publication Number Publication Date
DE1079359B true DE1079359B (de) 1960-04-07

Family

ID=7456293

Family Applications (1)

Application Number Title Priority Date Filing Date
DEST14252A Pending DE1079359B (de) 1958-09-18 1958-09-18 Aus elektronischen Schaltmitteln bestehende Anordnung zur Bildung der Inversion der exklusiven Oder-Bedingung

Country Status (2)

Country Link
DE (1) DE1079359B (de)
FR (1) FR1235213A (de)

Also Published As

Publication number Publication date
FR1235213A (fr) 1960-07-01

Similar Documents

Publication Publication Date Title
DE2920934C2 (de) Analog-Digital-Umsetzer
DE2059933C3 (de) Digital-Analog-Umsetzer
DE1116936B (de) Anordnung zur automatischen Erkennung von Zeichen
DE3121450A1 (de) Digital/analog-umsetzer
DE2323478A1 (de) Datenuebertragungsanordnung
DE1011181B (de) Matrix-Schaltung
DE3213037A1 (de) Schaltungsanordnung zum schutz eines daten-treibers gegen ueberstrom
DE2416534B2 (de) Transistorschaltung zum umkehren der stromrichtung in einem verbraucher
DE1034890B (de) íÀAusschliessliche-ODERíÂ-Schaltung mit zwei Transistoren
EP0048352A1 (de) Binärer MOS-Switched-Carry-Paralleladdierer
DE69128116T2 (de) Flash-A/D-Wandler mit Prüfschaltung
DE2509732A1 (de) Programmierbarer schwellenwertindikator
DE1079359B (de) Aus elektronischen Schaltmitteln bestehende Anordnung zur Bildung der Inversion der exklusiven Oder-Bedingung
DE2525690B2 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
DE2842144A1 (de) Stromschalter fuer digitalanalogumsetzer
DE3137085C2 (de) Stromquellenschaltung
EP0014351A2 (de) Monolithisch integrierbares NAND-Glied
AT210176B (de) Aus elektronischen Schaltmitteln bestehende Anordnung zur Bildung der Inversion der exklusiven Oder-Bedingung
DE1084763B (de) Anordnung zur Ableitung von Impulsgruppen aus einer Hauptimpulsfolge
DE2539940B2 (de) Schalter, insbesondere zur Verwendung in Drahtfunksystemen
DE2023290C (de) Monolithisch integrierbare Flipflop-Schaltung
DE1910071C (de) Auswahlschaltung
EP0048821A1 (de) Binärer MOS-Ripple-Carry-Volladdierer
DE2205966B2 (de) Schaltungsanordnung mit zwei zueinander antivalente signale fuehrenden ausgaengen
DE1144509B (de) Einrichtung zur UEberwachung von Signalen