CN223566612U - 一种GaN芯片的封装结构和电子设备 - Google Patents

Abstract

本实用新型公开了一种GaN芯片的封装结构和电子设备，GaN芯片的封装结构包括：GaN芯片、引线框架、第一导电结构、第二导电结构和第三导电结构；第一导电结构、第二导电结构和第三导电结构与引线框架连接；GaN芯片包括半导体本体、栅极、源极和漏极，半导体本体设置有第一导电柱；栅极、源极和漏极中的一个连接至第一导电结构，栅极、源极和漏极中的另两个分别连接至第二导电结构和第三导电结构；或者，栅极、源极和漏极中的两个分别连接至第一导电结构和第二导电结构，栅极、源极和漏极中的另一个连接至第三导电结构。本实用新型的GaN芯片的封装结构的散热路径短，从而大大减小了GaN芯片的封装结构的寄生热阻。

Description

一种GaN芯片的封装结构和电子设备

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种GaN芯片的封装结构和电子设备。

背景技术

氮化镓(GaN)芯片的栅极、源极和漏极位于GaN芯片的同一面，目前对于GaN芯片的封装也是基于其栅极、源极和漏极位于同一面通过引线键合等工艺实现封装。但由于GaN芯片的栅极、源极和漏极位于同一面，会导致在封装时只能采用细引线实现栅极、源极和漏极与引线框架的连接，较细的引线可能会导致发生电极击穿。同时GaN芯片产生的热量需要从结通过衬底往下传递，散热路径长，导致GaN芯片封装的寄生热阻较大。

实用新型内容

本实用新型提供了一种GaN芯片的封装结构和电子设备，以解决目前GaN芯片的封装结构导致电极击穿以及寄生热阻大的问题。

第一方面，本实用新型提供了一种GaN芯片的封装结构，GaN芯片的封装结构包括：GaN芯片、引线框架、第一导电结构、第二导电结构和第三导电结构；第一导电结构、第二导电结构和第三导电结构与引线框架连接；

GaN芯片包括半导体本体、栅极、源极和漏极，栅极、源极和漏极位于半导体本体的第一表面；半导体本体设置有第一导电柱；

第一导电结构位于半导体本体的第二表面，第二导电结构和第三导电结构间隔位于漏极远离半导体本体的一侧；栅极、源极和漏极中的一个通过第一导电柱连接至第一导电结构，栅极、源极和漏极中的另两个分别连接至第二导电结构和第三导电结构；

或者，第一导电结构和第二导电结构间隔位于半导体本体的第二表面，第三导电结构位于漏极远离半导体本体的一侧；栅极、源极和漏极中的两个通过第一导电柱分别连接至第一导电结构和第二导电结构，栅极、源极和漏极中的另一个连接至第三导电结构。

可选的，GaN芯片还包括：介质层；

介质层位于半导体本体的第一表面，介质层在第一表面的垂直投影覆盖栅极、源极和漏极在第一表面的垂直投影，介质层用于将栅极、源极和漏极相互绝缘；介质层设置有第二导电柱；

第一导电结构位于半导体本体的第二表面，第二导电结构和第三导电结构间隔位于介质层远离半导体本体的一侧；栅极、源极和漏极中的一个通过第一导电柱连接至第一导电结构，栅极、源极和漏极中的另两个通过第二导电柱分别连接至第二导电结构和第三导电结构；

或者，第一导电结构和第二导电结构间隔位于半导体本体的第二表面，第三导电结构位于介质层远离半导体本体的一侧；栅极、源极和漏极中的两个通过第一导电柱分别连接至第一导电结构和第二导电结构，栅极、源极和漏极中的另一个通过第二导电柱连接至第三导电结构。

可选的，第一导电结构和第二导电结构间隔位于半导体本体的第二表面，第三导电结构位于漏极远离半导体本体的一侧；

漏极连接至第三导电结构，栅极和源极通过第一导电柱分别连接至第一导电结构和第二导电结构。

可选的，第三导电结构包括：第一导电层和第二导电层；

第一导电层位于漏极远离半导体本体的一侧，第二导电层位于第一导电层远离漏极的一侧；第二导电层和引线框架连接。

可选的，第一导电结构和第二导电结构通过引线键合与引线框架连接；第三导电结构焊接在引线框架上。

可选的，第一导电结构位于半导体本体的第二表面，第二导电结构和第三导电结构间隔位于漏极远离半导体本体的一侧；

源极通过第一导电柱连接至第一导电结构，栅极和漏极分别连接至第二导电结构和第三导电结构。

可选的，第二导电结构包括第三导电层和第四导电层，第三导电结构包括第一导电层和第二导电层；

第三导电层位于漏极远离半导体本体的一侧，第四导电层位于第三导电层远离漏极的一侧；第四导电层和引线框架连接；第一导电层位于漏极远离半导体本体的一侧，第二导电层位于第一导电层远离漏极的一侧；第二导电层和引线框架连接。

可选的，第一导电结构焊接在引线框架上，第二导电结构和第三导电结构通过引线键合与引线框架连接。

可选的，引线框架包括铜层，第一导电结构、第二导电结构和第三导电结构与铜层连接。

第二方面，本实用新型提供了一种电子设备，其中，电子设备包括上述第一方面提供的GaN芯片的封装结构。

本实用新型实施例的技术方案，通过在GaN芯片的半导体本体中设置第一导电柱，使GaN芯片中的栅极、源极和漏极中的一个或者两个连接至位于半导体本体的第二表面的导电结构，并通过半导体本体的第二表面的导电结构与引线框架进行连接。GaN芯片中的其余两个或者一个连接至位于漏极远离半导体本体一侧的导电结构，并通过位于漏极远离半导体本体一侧的导电结构与引线框架进行连接。本实用新型实施例的技术方案，在GaN芯片的封装结构中，GaN芯片的栅极、源极和漏极不在同一个平面，使GaN芯片的电极可以采用较粗的引线与引线框架进行连接，或者与引线框架大面积焊接在一起，有效解决了现有的GaN芯片的封装结构中会发生电极击穿的问题。同时由于GaN芯片的栅极、源极和漏极不在同一个平面，且GaN芯片的电极可以采用较粗的引线与引线框架进行连接，或者与引线框架大面积焊接在一起，GaN芯片产生的热量可以从结通过电极与引线框架的连接结构双面传递到引线框架进行散热，实现了GaN芯片的封装结构的双面散热，散热路径短，从而大大减小了GaN芯片的封装结构的寄生热阻。

应当理解，本部分所描述的内容并非旨在标识本实用新型的实施例的关键或重要特征，也不用于限制本实用新型的范围。本实用新型的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种GaN芯片的封装结构的结构示意图；

图2是本实用新型实施例提供的另一种GaN芯片的封装结构的结构示意图；

图3-图6是本实用新型实施例提供的一种制备图2所示的GaN芯片的封装结构的制备方法中各步骤对应的结构图；

图7-图9是本实用新型实施例提供的一种制备图1所示的GaN芯片的封装结构的制备方法中各步骤对应的结构图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及其任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

图1是本实用新型实施例提供的一种GaN芯片的封装结构的结构示意图，图2是本实用新型实施例提供的另一种GaN芯片的封装结构的结构示意图，GaN芯片2的封装结构包括：GaN芯片2、引线框架1、第一导电结构3、第二导电结构4和第三导电结构5。第一导电结构3、第二导电结构4和第三导电结构5与引线框架1连接。GaN芯片2包括半导体本体21、栅极22、源极24和漏极23，栅极22、源极24和漏极23位于半导体本体21的第一表面；半导体本体21设置有第一导电柱211。如图1所示，第一导电结构3位于半导体本体21的第二表面，第二导电结构4和第三导电结构5间隔位于漏极23远离半导体本体21的一侧。栅极22、源极24和漏极23中的一个通过第一导电柱211连接至第一导电结构3，栅极22、源极24和漏极23中的另两个分别连接至第二导电结构4和第三导电结构5。或者，如图2所示，第一导电结构3和第二导电结构4间隔位于半导体本体21的第二表面，第三导电结构5位于漏极23远离半导体本体21的一侧。栅极22、源极24和漏极23中的两个通过第一导电柱211分别连接至第一导电结构3和第二导电结构4，栅极22、源极24和漏极23中的另一个连接至第三导电结构5。

具体的，引线框架1可以包括直接覆铜(Direct bonded copper，DBC)陶瓷基板，半导体本体21可以包括衬底、缓冲层、沟道层、势垒层和p型栅层等。图1示例性的示出了源极24通过第一导电柱211连接至位于半导体本体21的第二表面的第一导电结构3，在本实用新型的一些实施例中还包括栅极22或者漏极23通过第一导电柱211连接至位于半导体本体21的第二表面的第一导电结构3，在此不做具体限定。示例性的，源极24可以通过第一导电柱211连接至位于半导体本体21的第二表面的第一导电结构3，栅极22和漏极23可以分别连接至第二导电结构4和第三导电结构5。第一导电结构3、第二导电结构4和第三导电结构5与引线框架1连接，即GaN芯片2的栅极22、源极24和漏极23分别通过第二导电结构4、第一导电结构3和第三导电结构5与引线框架连接，实现GaN芯片2的封装。

图2示例性的示出了栅极22和源极24通过第一导电柱211连接至位于半导体本体21的第二表面的第一导电结构3和第二导电结构4，在本实用新型的一些实施例中还包括栅极22和漏极23或者源极24和漏极23通过第一导电柱211连接至位于半导体本体21的第二表面的第一导电结构3和第二导电结构4，在此不做具体限定。示例性的，栅极22可以通过第一导电柱211连接至位于半导体本体21的第二表面的第一导电结构3，源极24可以通过第一导电柱211连接至位于半导体本体21的第二表面的第二导电结构4，漏极23可以连接至第三导电结构5。第一导电结构3、第二导电结构4和第三导电结构5与引线框架1连接，即GaN芯片2的栅极22、源极24和漏极23分别通过第一导电结构3、第二导电结构4和第三导电结构5与引线框架连接，实现GaN芯片2的封装。示例性的，第一导电柱211可以包括钨插塞。

GaN芯片2的封装结构还可以包括塑封体6，塑封体6在引线框架1上的垂直投影覆盖GaN芯片2以及GaN芯片2与引线框架1的连接结构在引线框架1上的垂直投影，即塑封体6包裹GaN芯片2以及GaN芯片2与引线框架1的连接结构。塑封体6可以保护GaN芯片2以及GaN芯片2与引线框架1的电路连接结构不受外力和外部环境影响，延长GaN芯片2的封装结构的使用寿命。同时塑封体6还可以提供机械支撑，防止GaN芯片2受到机械冲击。

本实用新型实施例的技术方案，通过在GaN芯片的半导体本体中设置第一导电柱，使GaN芯片中的栅极、源极和漏极中的一个或者两个连接至位于半导体本体的第二表面的导电结构，并通过半导体本体的第二表面的导电结构与引线框架进行连接。GaN芯片中的其余两个或者一个连接至位于漏极远离半导体本体一侧的导电结构，并通过位于漏极远离半导体本体一侧的导电结构与引线框架进行连接。本实用新型实施例的技术方案，在GaN芯片的封装结构中，GaN芯片的栅极、源极和漏极不在同一个平面，使GaN芯片的电极可以采用较粗的引线与引线框架进行连接，或者与引线框架大面积焊接在一起，有效解决了现有的GaN芯片的封装结构中会发生电极击穿的问题。同时由于GaN芯片的栅极、源极和漏极不在同一个平面，且GaN芯片的电极可以采用较粗的引线与引线框架进行连接，或者与引线框架大面积焊接在一起，GaN芯片产生的热量可以从结通过电极与引线框架的连接结构双面传递到引线框架进行散热，实现了GaN芯片的封装结构的双面散热，散热路径短，从而大大减小了GaN芯片的封装结构的寄生热阻。

可选的，在上述各实施例的基础上，继续参考图1和图2，GaN芯片2还包括：介质层25。介质层25位于半导体本体21的第一表面，介质层25在第一表面的垂直投影覆盖栅极22、源极24和漏极23在第一表面的垂直投影，介质层25用于将栅极22、源极24和漏极23相互绝缘。介质层25设置有第二导电柱251，如图1所示，第一导电结构3位于半导体本体21的第二表面，第二导电结构4和第三导电结构5间隔位于介质层25远离半导体本体21的一侧。栅极22、源极24和漏极23中的一个通过第一导电柱211连接至第一导电结构3，栅极22、源极24和漏极23中的另两个通过第二导电柱251分别连接至第二导电结构4和第三导电结构5。或者，如图2所示，第一导电结构3和第二导电结构4间隔位于半导体本体21的第二表面，第三导电结构5位于介质层25远离半导体本体21的一侧。栅极22、源极24和漏极23中的两个通过第一导电柱211分别连接至第一导电结构3和第二导电结构4，栅极22、源极24和漏极23中的另一个通过第二导电柱251连接至第三导电结构5。

具体的，GaN芯片2还可以包括介质层25，介质层25中可以设置第二导电柱251，示例性的，第二导电柱251可以包括钨插塞。

如图1所示，GaN芯片2的栅极22、源极24和漏极23中的一个可以通过第一导电柱211连接至第一导电结构3，另外两个电极可以通过第二导电柱251分别连接至第二导电结构4和第三导电结构5。第二导电结构4和第三导电结构5可以通过介质层25进行隔离绝缘。

如图2所示，GaN芯片2的栅极22、源极24和漏极23中的两个可以通过第一导电柱211分别连接至第一导电结构3和第二导电结构4，另外一个电极可以通过第二导电柱251连接至第三导电结构5。

可选的，在上述各实施例的基础上，继续参考图2，在GaN芯片2的栅极22、源极24和漏极23中的任意两个通过第一导电柱211连接至半导体本体21的第二表面时，第一导电结构3和第二导电结构4间隔位于半导体本体21的第二表面，第三导电结构5位于漏极23远离半导体本体21的一侧。漏极23连接至第三导电结构5，栅极22和源极24通过第一导电柱211分别连接至第一导电结构3和第二导电结构4。

具体的，GaN芯片2的栅极22、源极24和漏极23中的任意两个可以通过第一导电柱211连接至半导体本体21的第二表面，示例性的，栅极22可以通过第一导电柱211连接至位于半导体本体21的第二表面的第一导电结构3，源极24可以通过第一导电柱211连接至位于半导体本体21的第二表面的第二导电结构4，漏极23可以连接至第三导电结构5。第一导电结构3、第二导电结构4和第三导电结构5与引线框架1连接，即GaN芯片2的栅极22、源极24和漏极23分别通过第一导电结构3、第二导电结构4和第三导电结构5与引线框架连接，实现GaN芯片2的封装。

在GaN芯片的封装结构中，GaN芯片的栅极、源极和漏极不在同一个平面，使GaN芯片的电极可以采用较粗的引线与引线框架进行连接，或者与引线框架大面积焊接在一起，有效解决了现有的GaN芯片的封装结构中会发生电极击穿的问题。同时可以实现GaN芯片的封装结构的双面散热，散热路径短，从而大大减小了GaN芯片的封装结构的寄生热阻。

可选的，在上述各实施例的基础上，继续参考图2，在GaN芯片2的栅极22、源极24和漏极23中的任意两个通过第一导电柱211连接至半导体本体21的第二表面时，第三导电结构5包括：第一导电层51和第二导电层52。第一导电层51位于漏极23远离半导体本体21的一侧，第二导电层52位于第一导电层51远离漏极23的一侧。第二导电层52和引线框架1连接。

具体的，GaN芯片2的栅极22、源极24和漏极23中的任意两个可以通过第一导电柱211连接至半导体本体21的第二表面，另外一个电极可以通过第二导电柱251连接至位于介质层25远离半导体本体21一侧的导电结构。第三导电结构5位于漏极23远离半导体本体21的一侧，即第三导电结构5位于介质层25远离半导体本体21的一侧，此时可以设置第三导电结构5包括第一导电层51和第二导电层52，第一导电层51的材料可以和与其连接的电极的材料相同，第二导电层52的材料可以为铜、镍金合金或者钛镍银合金等。

可选的，在上述各实施例的基础上，继续参考图2，在GaN芯片2的栅极22、源极24和漏极23中的任意两个通过第一导电柱211连接至半导体本体21的第二表面时，第一导电结构3和第二导电结构4通过引线键合与引线框架1连接；第三导电结构5焊接在引线框架1上。

具体的，GaN芯片2的栅极22、源极24和漏极23中的两个可以通过第一导电柱211分别连接至第一导电结构3和第二导电结构4，另外一个电极可以通过第二导电柱251连接至第三导电结构5。且第三导电结构5靠近引线框架1设置，第一导电结构3和第二导电结构4远离引线框架1设置，此时第三导电结构5可以焊接在引线框架1上，还可以通过导电胶粘贴在引线框架1上。第一导电结构3和第二导电结构4可以通过引线键合与引线框架1连接，即引线7和第一导电结构3以及第二导电结构4键合连接，引线7还和引线框架1键合连接。此外，引线7还可以焊接在第一导电结构3以及第二导电结构4上，还可以焊接在引线框架1上。

可选的，在上述各实施例的基础上，继续参考图1，在GaN芯片2的栅极22、源极24和漏极23中的任意一个通过第一导电柱211连接至半导体本体21的第二表面时，第一导电结构3位于半导体本体21的第二表面，第二导电结构4和第三导电结构5间隔位于漏极23远离半导体本体21的一侧。源极24通过第一导电柱211连接至第一导电结构3，栅极22和漏极23分别连接至第二导电结构4和第三导电结构5。

具体的，GaN芯片2的栅极22、源极24和漏极23中的任意一个可以通过第一导电柱211连接至半导体本体21的第二表面，示例性的，源极24可以通过第一导电柱211连接至位于半导体本体21的第二表面的第一导电结构3，栅极22和漏极23可以分别连接至第二导电结构4和第三导电结构5。第一导电结构3、第二导电结构4和第三导电结构5与引线框架1连接，即GaN芯片2的栅极22、源极24和漏极23分别通过第二导电结构4、第一导电结构3和第三导电结构5与引线框架连接，实现GaN芯片2的封装。

在GaN芯片的封装结构中，GaN芯片的栅极、源极和漏极不在同一个平面，使GaN芯片的电极可以采用较粗的引线与引线框架进行连接，或者与引线框架大面积焊接在一起，有效解决了现有的GaN芯片的封装结构中会发生电极击穿的问题。同时可以实现GaN芯片的封装结构的双面散热，散热路径短，从而大大减小了GaN芯片的封装结构的寄生热阻。

可选的，在上述各实施例的基础上，继续参考图1，在GaN芯片2的栅极22、源极24和漏极23中的任意一个通过第一导电柱211连接至半导体本体21的第二表面时，第二导电结构4包括第三导电层41和第四导电层42，第三导电结构5包括第一导电层51和第二导电层52。第三导电层41位于漏极23远离半导体本体21的一侧，第四导电层42位于第三导电层41远离漏极23的一侧。第四导电层42和引线框架1连接。第一导电层51位于漏极23远离半导体本体21的一侧，第二导电层52位于第一导电层51远离漏极23的一侧。第二导电层52和引线框架1连接。

具体的，GaN芯片2的栅极22、源极24和漏极23中的任意一个可以通过第一导电柱211连接至半导体本体21的第二表面，另外两个电极可以通过第二导电柱251分别连接至位于介质层25远离半导体本体21一侧的导电结构。第二导电结构4和第三导电结构5间隔位于介质层25远离半导体本体21的一侧，此时可以设置第二导电结构4包括第三导电层41和第四导电层42，第三导电结构5包括第一导电层51和第二导电层52，第三导电层41和第一导电层51的材料可以和与其连接的电极的材料相同，第四导电层42和第二导电层52的材料可以为铜、镍金合金或者钛镍银合金等。

可选的，在上述各实施例的基础上，继续参考图1，在GaN芯片2的栅极22、源极24和漏极23中的任意一个通过第一导电柱211连接至半导体本体21的第二表面时，第一导电结构3焊接在引线框架1上，第二导电结构4和第三导电结构5通过引线键合与引线框架1连接。

具体的，GaN芯片2的栅极22、源极24和漏极23中的任意一个可以通过第一导电柱211连接至第一导电结构3，另外两个电极可以通过第二导电柱251分别连接至第二导电结构4和第三导电结构5。第一导电结构3靠近引线框架1设置，第二导电结构4和第三导电结构5远离引线框架1设置，此时第一导电结构3可以焊接在引线框架1上，还可以通过导电胶粘贴在引线框架1上。第二导电结构4和第三导电结构5可以通过引线键合与引线框架1连接，即引线7和第二导电结构4和第三导电结构5键合连接，引线7还和引线框架1键合连接。此外，引线7还可以焊接在第二导电结构4和第三导电结构5上，还可以焊接在引线框架1上。

可选的，在上述各实施例的基础上，继续参考图1和图2，引线框架1包括铜层11，第一导电结构3、第二导电结构4和第三导电结构5与铜层11连接。

具体的，引线框架1可以包括铜层11，铜层11通过光刻和刻蚀进行图形化处理。示例性的，如图1所示，引线7可以和铜层11键合连接，也可以和铜层11焊接在一起。第一导电结构3可以焊接在铜层11上，也可以通过导电胶带粘贴在铜层11上。如图2所示，引线7可以和铜层11键合连接，也可以和铜层11焊接在一起。第三导电结构5可以焊接在铜层11上，也可以通过导电胶带粘贴在铜层11上。

本实用新型实施例提供了一种电子设备，其中，电子设备包括上述任一实施例提供的任一GaN芯片的封装结构，具备本实用新型上述任一实施例提供的任一GaN芯片的封装结构的有益效果。

可选的，图3-图6是本实用新型实施例提供的一种制备图2所示的GaN芯片的封装结构的制备方法中各步骤对应的结构图，如图3所示，图3是一种GaN芯片的俯视图，在半导体本体21中设置第一导电柱211，在介质层中设置第二导电柱251。图3中未示出介质层。如图4所示，图4是一种GaN芯片的剖面图，在介质层25远离半导体本体21的一侧形成第一导电层51，漏极23通过第二导电柱251连接至第一导电层51。并对半导体本体21的第二表面进行打薄处理。如图5所示，在第一导电层51远离半导体本体21的一侧形成第二导电层52，在半导体本体21的第二表面形成第一导电结构3和第二导电结构4。如图6所示，图6是一种GaN芯片的封装结构的俯视图，对GaN芯片进行贴片处理，并通过引线键合或者锡膏焊接的方式将第一导电结构3和第二导电结构4连接至铜层11。

可选的，图7-图9是本实用新型实施例提供的一种制备图1所示的GaN芯片的封装结构的制备方法中各步骤对应的结构图，如图7所示，图7是一种GaN芯片的俯视图，在半导体本体21中设置第一导电柱211，在介质层中设置第二导电柱251。图7中未示出介质层。如图8所示，在半导体本体21的第二表面形成第一导电结构3，在介质层25远离半导体本体21的一侧形成第二导电结构4和第三导电结构5。如图9所示，图9是一种GaN芯片的封装结构的俯视图，对GaN芯片进行贴片处理，并通过引线键合或者锡膏焊接的方式将第二导电结构4和第三导电结构5连接至铜层11。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本实用新型中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本实用新型的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本实用新型保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等，均应包含在本实用新型保护范围之内。

Claims (10)

1.一种GaN芯片的封装结构，其特征在于，包括：GaN芯片、引线框架、第一导电结构、第二导电结构和第三导电结构；所述第一导电结构、所述第二导电结构和所述第三导电结构与所述引线框架连接；

所述GaN芯片包括半导体本体、栅极、源极和漏极，所述栅极、所述源极和所述漏极位于所述半导体本体的第一表面；所述半导体本体设置有第一导电柱；

所述第一导电结构位于所述半导体本体的第二表面，所述第二导电结构和所述第三导电结构间隔位于所述漏极远离所述半导体本体的一侧；所述栅极、所述源极和所述漏极中的一个通过所述第一导电柱连接至所述第一导电结构，所述栅极、所述源极和所述漏极中的另两个分别连接至所述第二导电结构和所述第三导电结构；

或者，所述第一导电结构和所述第二导电结构间隔位于所述半导体本体的第二表面，所述第三导电结构位于所述漏极远离所述半导体本体的一侧；所述栅极、所述源极和所述漏极中的两个通过所述第一导电柱分别连接至所述第一导电结构和所述第二导电结构，所述栅极、所述源极和所述漏极中的另一个连接至所述第三导电结构。

2.根据权利要求1所述的GaN芯片的封装结构，其特征在于，所述GaN芯片还包括：介质层；

所述介质层位于所述半导体本体的第一表面，所述介质层在所述第一表面的垂直投影覆盖所述栅极、所述源极和所述漏极在所述第一表面的垂直投影，所述介质层用于将所述栅极、所述源极和所述漏极相互绝缘；所述介质层设置有第二导电柱；

所述第一导电结构位于所述半导体本体的第二表面，所述第二导电结构和所述第三导电结构间隔位于所述介质层远离所述半导体本体的一侧；所述栅极、所述源极和所述漏极中的一个通过所述第一导电柱连接至所述第一导电结构，所述栅极、所述源极和所述漏极中的另两个通过所述第二导电柱分别连接至所述第二导电结构和所述第三导电结构；

或者，所述第一导电结构和所述第二导电结构间隔位于所述半导体本体的第二表面，所述第三导电结构位于所述介质层远离所述半导体本体的一侧；所述栅极、所述源极和所述漏极中的两个通过所述第一导电柱分别连接至所述第一导电结构和所述第二导电结构，所述栅极、所述源极和所述漏极中的另一个通过所述第二导电柱连接至所述第三导电结构。

3.根据权利要求1所述的GaN芯片的封装结构，其特征在于，所述第一导电结构和所述第二导电结构间隔位于所述半导体本体的第二表面，所述第三导电结构位于所述漏极远离所述半导体本体的一侧；

所述漏极连接至所述第三导电结构，所述栅极和源极通过所述第一导电柱分别连接至所述第一导电结构和所述第二导电结构。

4.根据权利要求3所述的GaN芯片的封装结构，其特征在于，所述第三导电结构包括：第一导电层和第二导电层；

所述第一导电层位于所述漏极远离所述半导体本体的一侧，所述第二导电层位于所述第一导电层远离所述漏极的一侧；所述第二导电层和所述引线框架连接。

5.根据权利要求3所述的GaN芯片的封装结构，其特征在于，所述第一导电结构和所述第二导电结构通过引线键合与所述引线框架连接；所述第三导电结构焊接在所述引线框架上。

6.根据权利要求1所述的GaN芯片的封装结构，其特征在于，所述源极通过所述第一导电柱连接至所述第一导电结构，所述栅极和所述漏极分别连接至所述第二导电结构和所述第三导电结构。

7.根据权利要求6所述的GaN芯片的封装结构，其特征在于，所述第二导电结构包括第三导电层和第四导电层，所述第三导电结构包括第一导电层和第二导电层；

所述第三导电层位于所述漏极远离所述半导体本体的一侧，所述第四导电层位于所述第三导电层远离所述漏极的一侧；所述第四导电层和所述引线框架连接；所述第一导电层位于所述漏极远离所述半导体本体的一侧，所述第二导电层位于所述第一导电层远离所述漏极的一侧；所述第二导电层和所述引线框架连接。

8.根据权利要求6所述的GaN芯片的封装结构，其特征在于，所述第一导电结构焊接在所述引线框架上，所述第二导电结构和所述第三导电结构通过引线键合与所述引线框架连接。

9.根据权利要求1所述的GaN芯片的封装结构，其特征在于，所述引线框架包括铜层，所述第一导电结构、所述第二导电结构和所述第三导电结构与所述铜层连接。

10.一种电子设备，其特征在于，包括权利要求1-9任一项所述的GaN芯片的封装结构。