CN223245601U - 电子封装件 - Google Patents

Abstract

一种电子封装件，主要于具有凹槽及多个穿孔的包覆结构上形成线路结构，且将多个导电柱设于该多个穿孔中以电性连接该线路结构，并将电子元件设于该凹槽中以电性连接该线路结构，之后将布线结构设于该包覆结构上以电性连接该多个导电柱与该电子元件，故通过该电子元件设于该凹槽中，使该包覆结构包覆该电子元件，以利于降低热应力。

Description

电子封装件

技术领域

本申请有关一种半导体装置，尤指一种可提升产品良率的电子封装件。

背景技术

随着近年来可携式电子产品的蓬勃发展，各类相关产品逐渐朝向高密度、高性能以及轻、薄、短、小的趋势而走，各式样封装堆叠(package on package，简称PoP)制程也因而配合推陈出新，以期能符合轻薄短小与高密度的要求。

图1A至图1D为现有半导体封装件1的制法的剖面示意图。

如图1A所示，在一承载件9上设有一线路结构10，且于该线路结构10上形成有多个导电柱13，并将至少一半导体芯片11以其非作用面11b通过一置晶胶层18设于该线路结构10上，且该半导体芯片11的作用面11a上具有多个导电凸块12。

如图1B所示，形成一封装胶体15于该线路结构10上，以令该封装胶体15包覆该半导体芯片11与该些导电柱13。接着，通过整平制程，使该封装胶体15的表面齐平该导电柱13的端面，令该导电柱13外露出该封装胶体15的表面。

如图1C所示，形成一布线结构16于该封装胶体15上，以令该布线结构16电性连接该些导电柱13与该多个导电凸块12，使该布线结构16上可形成多个如C4凸块规格的导电元件17及其它被动元件14。

如图1D所示，移除该承载件9，以外露该线路结构10，再于该线路结构10上形成多个焊球19，以令该些焊球19电性连接该线路结构10。

但，现有半导体封装件1的制法中，该封装胶体15与半导体芯片11之间的热膨胀系数(Coefficient of thermal expansion，简称CTE)不匹配(mismatch)，容易发生热应力不均匀的情况，易造成该封装胶体15发生翘曲，导致该半导体封装件1(尤其是半导体芯片11)发生破裂(Crack)情形，且该置晶胶层18容易发生脱层(peeling)的问题，甚至使该封装胶体15于制程中产生气泡(void)的问题。

再者，现有半导体封装件1的制法中，于较先制程设置半导体芯片11，故该半导体芯片11需经历封装胶体15制作、布线结构16(如RDL规格)及C4凸块规格的导电元件17等高温热制程，使该半导体芯片1会受到热伤害，如热能积存(thermal budget)，且伤害逐次累积增加，因而容易超过半导体芯片11负荷，导致半导体芯片11产生异常、甚至损毁，进而发生产品可靠度问题。

又，于该线路结构10上直接制作该导电柱13，需通过曝光显影及电镀等繁杂制程，因而不利于降低该半导体封装件1的制作成本。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

实用新型内容

鉴于上述现有技术的种种缺失，本申请提供一种电子封装件，包括：包覆结构，具有相对的第一表面与第二表面，其中，该包覆结构具有至少一凹槽及多个连通该第一表面与第二表面的穿孔，且该凹槽底面形成有连通该第一表面的多个凹部，以令该凹槽通过该多个凹部连通该第一表面与第二表面；线路结构，设于该包覆结构的第一表面上并外露于该多个凹部与该多个穿孔；多个导电柱，设于该多个穿孔中且电性连接该线路结构；电子元件，设于该凹槽中且电性连接该线路结构；以及布线结构，设于该包覆结构的第二表面上且电性连接该多个导电柱及/或该电子元件。

本申请亦提供一种电子封装件的制法，包括：提供一包覆结构，其具有相对的第一表面与第二表面，其中，该包覆结构的第二表面上具有至少一凹槽；形成线路结构于该包覆结构的第一表面上；于该包覆结构的第二表面上形成多个连通该第一表面与第二表面的穿孔，且于该凹槽底面上形成多个凹部；于该多个穿孔中形成多个电性连接该线路结构的导电柱，并将至少一电子元件设于该凹槽，且该电子元件电性连接该线路结构；以及形成布线结构于该包覆结构的第二表面上，且令该布线结构电性连接该多个导电柱。

前述的电子封装件及其制法中，该包覆结构为半导体材质的板体。

前述的电子封装件及其制法中，该电子元件与该凹槽之间填充有绝缘材料。例如，该电子元件具有相对的作用面与非作用面，并以其作用面通过多个导电凸块电性连接该线路结构，其中，该多个导电凸块设于该多个凹部中，且该非作用面与该布线结构之间无胶材。进一步，该非作用面接触该布线结构。

前述的电子封装件及其制法中，该线路结构未接触包覆结构的表面上形成有导电元件。

由上可知，本申请的电子封装件及其制法中，主要通过该包覆结构的设计，以将该电子元件设于该凹槽中，使该包覆结构包覆该电子元件，因而有利于降低热应力，故相较于现有技术，本申请于进行热制程时，不仅可避免现有置晶胶层脱层(peeling)及封装胶体产生气泡(void)等问题，且该包覆结构不易发生翘曲的问题，因而可避免发生该电子封装件或电子元件碎裂的问题。

再者，本申请的制法先制作线路结构及导电元件，再设置电子元件，故相较于现有技术，本申请可避免该电子元件于制程中受到RDL制程及导电元件所产生的热积存的损伤，以利于提高制程及产品可靠度。

又，本申请的制法利用激光方式于该包覆结构上形成穿孔以制作该导电柱，故相较于现有技术，本申请的制法有效简化制程，因而可有利于降低该电子封装件的制作成本。

附图说明

图1A至图1D为现有半导体封装件的制法的剖视示意图。

图2A至图2E为本申请的电子封装件的制法的剖视示意图。

附图标记说明

1 半导体封装件

10,20 线路结构

11 半导体芯片

11a,21a 作用面

11b,21b 非作用面

12,22 导电凸块

13,23 导电柱

14 被动元件

15 封装胶体

16,26 布线结构

17,27 导电元件

18 置晶胶层

19 焊球

2 电子封装件

200 介电层

201 线路层

203 绝缘保护层

21 电子元件

210 电极垫

220 凹部

230 穿孔

24 辅助功能元件

25 包覆结构

25a 第一表面

25b 第二表面

250 凹槽

260 绝缘层

261 布线层

262 电性接触垫

28 绝缘材料

29 导电件

9 承载件。

具体实施方式

以下通过特定的具体实施例说明本申请的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本申请的其他优点及功效。

需知，本说明书所附附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“一”等的用语，亦仅为便于叙述的明了，而非用以限定本申请可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本申请可实施的范畴。

图2A至图2E为本申请的电子封装件2的制法的剖视示意图。

如图2A所示，提供一具有凹槽250的包覆结构25。

于本实施例中，该包覆结构25例如为半导体材质(如硅或玻璃)的板体，其具有相对的第一表面25a与第二表面25b，以令该凹槽250形成于该第二表面25b上。例如，可通过激光、蚀刻或其它方式形成该凹槽250，使该凹槽250未贯穿该包覆结构25。

如图2B所示，于该包覆结构25的第一表面25a上形成一线路结构20。

于本实施例中，该线路结构20为无核心层式(coreless)，其包含多个介电层200与设于该介电层200上的线路层201，如线路重布层(Redistribution layer，简称RDL)规格。例如，形成该线路层201的材质为铜，且形成该介电层200的材质如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材料(Prepreg，简称PP)或其它等的介电材料。

再者，于该线路结构20的最外侧的线路层201上形成多个如焊锡材料的导电元件27，如C4凸块规格。例如，可形成一如防焊层的绝缘保护层203于该介电层200上，且于该绝缘保护层203上形成多个开孔，以令该线路层201外露出该些开孔，俾供结合该导电元件27。

又，于该线路结构20的最外侧线路层201上可接置至少一辅助功能元件24，如被动元件。

如图2C所示，于该包覆结构25的第二表面25b上形成多个连通该第一表面25a与第二表面25b的穿孔230，且于该凹槽250底面上形成多个凹部220。

于本实施例中，该凹部220贯穿该包覆结构25，以令该线路结构20的线路层201外露于该凹部220及该穿孔230。例如，可通过激光、蚀刻或其它方式形成该凹部220及该穿孔230。

如图2D所示，于外露该穿孔230的线路结构20上形成有多个电性连接该线路层201的导电柱23，并将至少一电子元件21通过多个导电凸块22置放于该凹部220中而设于该凹槽250中，并电性连接线路结构20。

所述的导电柱23以电镀方式形成于该线路层201上以电性连接该线路层201。例如，形成该导电柱23的材质为如铜的金属材料或焊锡材料。

所述的电子元件21为主动元件、被动元件或其二者组合等，其中，该主动元件为半导体芯片、且该被动元件为电阻、电容或电感。

于本实施例中，该电子元件21为半导体芯片，其具有相对的作用面21a与非作用面21b，且以其作用面21a的电极垫210通过多个如铜柱、焊锡球等的导电凸块22采用作用面21a面下(face down)的覆晶方式，设于外露出该凹部220的该线路层201上并电性连接该线路层201。

再者，通过如底胶的绝缘材料28配置于该电子元件21与该凹槽250之间(包含电子元件21侧面与凹槽250壁面之间及电子元件21作用面21a与凹槽250底面之间)，并令该绝缘材料28包覆该些导电凸块22。

又，可进行整平制程。例如，通过研磨方式，移除该导电柱23的部分材质、该电子元件21的部分材质与该包覆结构25的部分材质，使该导电柱23的端面、该电子元件21的非作用面21b与该包覆结构25的第二表面25b共平面(或相互齐平)。

如图2E所示，形成一布线结构26于该包覆结构25的第二表面25b上，且令该布线结构26电性连接该些导电柱23。

于本实施例中，该布线结构26包括多个绝缘层260、及设于该绝缘层260上的多个布线层261，且最外层的绝缘层260可作为防焊层，以令最外层的布线层261部分外露出该防焊层，供作为电性接触垫262，并可于该电性接触垫262上设置多个导电件29(例如为焊锡材料)，以供后续通过该多个导电件29接置及电性连接一电子元件(图略)。例如，形成该布线层261的材质为铜，且形成该绝缘层260的材质为如聚对二唑苯(PBO)、聚酰亚胺(PI)、预浸材料(PP)或其它等的介电材料。

于后续制程中，该电子封装件2可通过该些导电元件27接置一如电路板的电子装置(图略)上。

因此，本申请的制法主要通过半导体材质的板体作为该包覆结构25的设计，以将该电子元件21设于该凹槽250中，使该包覆结构25包覆该电子元件21，因该包覆结构25与该电子元件21之间的热膨胀系数(CTE)相匹配，进而有利于降低热应力，故相较于现有技术，本申请的制法于进行热制程时，不仅能避免现有置晶胶层18脱层(peeling)及封装胶体15产生气泡(void)等问题，且该包覆结构25不易发生翘曲，而能避免该电子封装件2或电子元件21碎裂、球况不佳(即该导电元件27掉落而电性断路)、导电元件27不沾锡(non-wetting)或该线路结构20(或布线结构26)脱层等可靠度问题，进而能提升应用该电子封装件的终端电子产品(如电脑、手机等)的可靠度问题。

再者，本申请的制法先制作线路结构20及C4凸块规格的导电元件27，再设置电子元件21，故相较于现有技术(先设置半导体芯片11，再制作布线结构16及C4凸块规格的导电元件17)，本申请能避免该电子元件21(或半导体芯片)于制程中受到RDL制程及导电元件27所产生的热积存的损伤，以利于提高制程及产品可靠度。

又，本申请的制法利用激光方式于该包覆结构25上形成穿孔230以制作该导电柱23，故相较于现有曝光显影及电镀等繁杂制程，本申请的制法有效简化制程，因而有利于降低该电子封装件2的制作成本。

本申请提供一种电子封装件2，包括：一包覆结构25、一电子元件21、多个导电柱23、一线路结构20以及一布线结构26。

所述的包覆结构25具有相对的第一表面25a与第二表面25b，其中，该包覆结构25于该第二表面25b设有一凹槽250及多个连通该第一表面25a与第二表面25b的穿孔230，且该凹槽250底面形成有连接该第一表面25a的多个凹部220，以令该凹槽250结合该多个凹部220而连通该第一表面25a与第二表面25b。

所述的线路结构20设于该包覆结构25的第一表面25a上并外露于该多个凹部220与该多个穿孔230。

所述的多个导电柱23设于该多个穿孔230中且电性连接该线路结构20。

所述的电子元件21设于该凹槽250中且电性连接该线路结构20。

所述的布线结构26设于该包覆结构25的第二表面25b上且电性连接该多个导电柱23及/或该电子元件21。

于一实施例中，该包覆结构25为半导体材质的板体。

于一实施例中，该电子元件21为半导体芯片。例如，该电子元件21具有相对的作用面21a与非作用面21b，且以其作用面21a电性连接该线路结构20，并使该非作用面21b与该布线结构26之间无胶材。进一步，该非作用面21b接触该布线结构26。

于一实施例中，该线路结构20未接触包覆结构25的表面上形成有导电元件27。

综上所述，本申请的电子封装件及其制法，通过该包覆结构的设计，以将该电子元件设于该包覆结构的凹槽中，使该包覆结构包覆该电子元件，因而有利于降低热应力，故本申请于进行热制程时，不仅能避免现有置晶胶层脱层(peeling)及封装胶体产生气泡(void)等问题，且该包覆结构不易发生翘曲的问题，因而能避免发生该电子封装件或电子元件碎裂的问题。

再者，本申请的制法先制作线路结构及导电元件，再设置电子元件，故本申请能避免该电子元件(或半导体芯片)于制程中受到RDL制程及导电元件所产生的热积存的损伤，以利于提高制程及产品可靠度。

又，本申请的制法利用激光方式于该包覆结构上形成穿孔以制作该导电柱，故本申请的制法有效简化制程，因而有利于降低该电子封装件的制作成本。

上述实施例仅用以例示性说明本申请的原理及其功效，而非用于限制本申请。本领域技术人员可在不违背本申请的精神及范畴下，对上述实施例进行修改。因此本申请的权利保护范围，应如权利要求书所列。

Claims (6)

1.一种电子封装件，其特征在于，包括：

包覆结构，具有相对的第一表面与第二表面，其中，该包覆结构于该第二表面设有一凹槽，并设有连通该第一表面与第二表面的多个穿孔，且该凹槽底面形成有连通该第一表面的多个凹部，以令该凹槽结合该多个凹部而连通该第一表面与第二表面；

线路结构，设于该包覆结构的第一表面上，并外露于该多个凹部与该多个穿孔；

多个导电柱，设于该多个穿孔中且电性连接该线路结构；

电子元件，设于该凹槽中且电性连接该线路结构；以及

布线结构，设于该包覆结构的第二表面上且电性连接该多个导电柱及/或该电子元件。

2.如权利要求1所述的电子封装件，其特征在于，该包覆结构为半导体材质的板体。

3.如权利要求1所述的电子封装件，其特征在于，该电子元件与该凹槽之间填充有绝缘材料。

4.如权利要求1所述的电子封装件，其特征在于，该电子元件具有相对的作用面与非作用面，并以其作用面通过多个导电凸块电性连接该线路结构，其中，该多个导电凸块设于该多个凹部中，且该非作用面与该布线结构之间无胶材。

5.如权利要求4所述的电子封装件，其特征在于，该非作用面接触该布线结构。

6.如权利要求1所述的电子封装件，其特征在于，该线路结构未接触包覆结构的表面上形成有多个导电元件。