CN213814665U - 一种双控存储设备vpd信息写入结构 - Google Patents

Abstract

本实用新型公开的一种双控存储设备VPD信息写入结构，应用于双控存储设备VPD信息写入，包括背板，其中，所述背板上设置上拉电阻，所述上拉电阻电性连接上拉电源，所述上拉电阻电性连接所述双控存储设备一个主板的OSES处理模块和VPD存储模块；所述背板上设置接地端，所述接地端通过接口电性连接所述双控存储设备另一个主板的OSES处理模块和VPD存储模块；两个所述OSES处理模块通过背板上的总线连接；两个所述OSES处理模块分别通过各自主板上的总线连接各自对应的所述VPD存储模块。通过检测所述OSES处理模块的GPIO的电平信号获取目标VPD存储模块的地址信息，并根据目标VPD存储模块的地址信息执行VPD信息写入程序，从而确保VPD信息始终能写入到正确的主板的VPD存储模块中。

Description

一种双控存储设备VPD信息写入结构

技术领域

本实用新型涉及VPD信息烧写装置领域，尤其涉及一种双控存储设备 VPD信息写入结构。

背景技术

双控存储设备在板卡的生产过程中，烧录重要产品数据(Vital Product Data，VPD)信息是一个必须的步骤，其中，目前VPD信息的烧录是在linux系统下运行脚本烧录的。

对于双控存储设备来说，由于本身带有两个主板，在进行烧录时，往往将VPD信息的目标主板作为测试主板，另一块主板作为工装主板，然而如果工装主板和测试主板位置颠倒，那么VPD存储模块的位置颠倒，那么VPD存储模块的地址信息颠倒，Linux环境运行VPD写入程序，由于程序中地址信息仍然是原来的地址，VPD信息就会因VPD存储模块地址信息颠倒而写入到工装主板而不会被写入测试主板的目标VPD存储模块。因此对现有的治具装备，如果颠倒位置则会造成烧写VPD信息错误。

实用新型内容

为解决上述问题，本实用新型提供一种双控存储设备VPD信息写入结构，应用于双控存储设备VPD信息写入，包括背板，其中，

所述背板上设置上拉电阻，所述上拉电阻电性连接上拉电源，所述上拉电阻电性连接所述双控存储设备一个主板的OSES处理模块和VPD存储模块；

所述背板上设置接地端，所述接地端通过接口电性连接所述双控存储设备另一个主板的OSES处理模块和VPD存储模块；

两个所述OSES处理模块通过总线连接；

两个所述OSES处理模块分别通过总线连接各自对应的所述VPD存储模块。

更进一步地，所述上拉电阻电性连接一个主板OSES处理模块的GPIO。

更进一步地，所述VPD存储模块为EEPROM，所述上拉电阻电性连接一个主板VPD存储模块的地址配置管脚。

更进一步地，所述接地端电性连接另一个主板OSES处理模块的GPIO。

更进一步地，所述接地端电性连接另一个主板VPD存储模块的地址配置管脚，且两个所述地址配置管脚位置相对应设置，其他的地址配置管脚接相同的配置信号。

更进一步地，所述总线包括I2C总线。

本申请提出的一种双控存储设备VPD信息写入结构具体有以下有益效果：

本申请提供的双控存储设备VPD信息写入结构通过检测所述OSES处理模块的GPIO的电平信号获取目标VPD存储模块的地址信息，并根据目标 VPD存储模块的地址信息执行VPD信息写入程序，从而确保VPD信息始终能写入到正确的主板的VPD存储模块中。避免出现因所述双控存储设备的两个主板位置颠倒而导致VPD信息写入错误。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1是本实用新型实施例中双控存储设备VPD信息写入结构一种连接示意图；

图2是本实用新型实施例中双控存储设备VPD信息写入结构另一种连接示意图。

本实用新型目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。下面结合附图对本实用新型进行详细解释，其中，图1是本实用新型实施例中双控存储设备VPD信息写入结构一种连接示意图；图2是本实用新型实施例中双控存储设备VPD信息写入结构另一种连接示意图。

结合参阅图1和图2所示，本实用新型提供一种双控存储设备VPD信息写入结构，应用于双控存储设备VPD信息写入，包括背板，其中，

所述背板上设置上拉电阻，所述上拉电阻的一端电性连接上拉电源，具体实施过程中，所述上拉电源由DC-DC电压调节器提供，所述上拉电阻的另一端电性连接所述双控存储设备一个主板的OSES处理模块和VPD存储模块；具体的，所述上拉电阻电性连接一个主板OSES处理模块的GPIO，所述上拉电阻电性连接一个主板的所述VPD存储模块的一个地址配置管脚，而另外的其他地址配置管脚均接地。具体实施过程中，所述VPD存储模块为EEPROM，所述VPD存储模块通过主板上的I2C总线连接同一个主板上的 OSES处理模块。

所述背板上设置接地端，所述接地端通过接口电性连接所述双控存储设备另一个主板的OSES处理模块和VPD存储模块；具体的，所述接地端电性连接另一个主板OSES处理模块的GPIO，所述接地端电性连接另一个主板 VPD存储模块的一个地址配置管脚，该地址配置管脚的序号与所述上拉电阻连接的地址配置管脚的序号相同，另一个所述VPD存储模块的其他地址配置管脚接地。另一个所述OSES处理模块通过另一个主板上的I2C总线连接另一个VPD存储模块。

两个所述OSES处理模块通过两个I2C总线连接，连接两个所述OSES 的I2C总线设置于所述背板上。

本申请提供的一种双控存储设备VPD信息写入结构原理如下：

在VPD写入程序中添加GPIO读取判断模块，所述GPIO读取判断模块读取所述OSES处理模块GPIO的电平信号，并根据电平信号获取相应的VPD 存储模块地址；具体的，如果GPIO电平信号为高电平，说明待测主板VPD 存储模块决定VPD存储模块地址的地址管脚为高电平；如果GPIO电平信号为低电平，说明待测主板VPD存储模块决定VPD存储模块地址的地址管脚为低电平；这样根据GPIO电平信号控制VPD存储模块地址，能够保证无论双控存储设备如何放置，VPD信息的写入始终正确。

本申请提供的双控存储设备VPD信息写入结构通过检测所述OSES处理模块的GPIO的电平信号获取目标VPD存储模块的地址信息，并根据目标 VPD存储模块的地址信息执行VPD信息写入程序，从而确保VPD信息始终能写入到正确的主板的VPD存储模块中。避免出现因所述双控存储设备的两个主板位置颠倒而导致VPD信息写入错误。

应当注意的是，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本实用新型可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (6)

1.一种双控存储设备VPD信息写入结构，应用于双控存储设备VPD信息写入，其特征在于，包括背板，其中，

所述背板上设置上拉电阻，所述上拉电阻电性连接上拉电源，所述上拉电阻电性连接所述双控存储设备一个主板的OSES处理模块和VPD存储模块；

所述背板上设置接地端，所述接地端通过接口电性连接所述双控存储设备另一个主板的OSES处理模块和VPD存储模块；

两个所述OSES处理模块通过背板上的总线连接；

两个所述OSES处理模块分别通过各自主板上的总线连接各自对应的所述VPD存储模块。

2.根据权利要求1所述的双控存储设备VPD信息写入结构，其特征在于，所述上拉电阻电性连接一个主板OSES处理模块的GPIO。

3.根据权利要求2所述的双控存储设备VPD信息写入结构，其特征在于，所述VPD存储模块为EEPROM，所述上拉电阻电性连接一个主板VPD存储模块的地址配置管脚。

4.根据权利要求3所述的双控存储设备VPD信息写入结构，其特征在于，所述接地端电性连接另一个主板OSES处理模块的GPIO。

5.根据权利要求4所述的双控存储设备VPD信息写入结构，其特征在于，所述接地端电性连接另一个主板VPD存储模块的地址配置管脚，且两个所述地址配置管脚位置相对应设置，其他的地址配置管脚接相同的配置信号。

6.根据权利要求1所述的双控存储设备VPD信息写入结构，其特征在于，所述总线包括I2C总线。

Images