[go: up one dir, main page]

CN211700278U - Hemt功率器件和集成电路 - Google Patents

Hemt功率器件和集成电路 Download PDF

Info

Publication number
CN211700278U
CN211700278U CN202020144357.8U CN202020144357U CN211700278U CN 211700278 U CN211700278 U CN 211700278U CN 202020144357 U CN202020144357 U CN 202020144357U CN 211700278 U CN211700278 U CN 211700278U
Authority
CN
China
Prior art keywords
region
layer
hemt
power device
heterostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020144357.8U
Other languages
English (en)
Inventor
D·G·帕蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of CN211700278U publication Critical patent/CN211700278U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/664—Inverted VDMOS transistors, i.e. source-down VDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0163—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including enhancement-mode IGFETs and depletion-mode IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/84—Combinations of enhancement-mode IGFETs and depletion-mode IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本公开的实施例涉及HEMT功率器件和集成电路。功率器件由彼此级联的D模式HEMT和MOSFET形成，并且被集成在具有基底主体和基底主体上的异质结构层的芯片中。D模式HEMT包括形成在异质结构层中的沟道区域；MOSFET包括形成在基底主体中的第一和第二导电区域，并且包括形成在异质结构层中的绝缘栅极区域，该绝缘栅极区域沿着横向方向与D模式HEMT电绝缘。第一金属区域延伸穿过异质结构层，在沟道区域的侧面并且与沟道区域和第一导电区域电接触。

Description

HEMT功率器件和集成电路
技术领域
本公开涉及一种在增强模式下操作的HEMT功率器件。
背景技术
众所周知，HEMT(高电子迁移率晶体管，也被称为HFET(异质结构场效应晶体管)或MODFET(调制掺杂的场效应晶体管)) 由于其在高频率下操作的能力，以及承受高击穿电压的能力，而受到广泛的传播。特别地，基于Si-GaN(或GaN-On-Si“硅上氮化镓”) 技术的HEMT器件因其低成本和高可扩展性而日益普及。
特别地，基于Si-GaN技术的HEMT在功率转换器设备中具有广泛的应用。众所周知，它们基本上包括通常被集成在分离的芯片中的控制级和至少一个功率元件。
特别地，存在两种主要的基于GaN-On-Si技术的N型HEMT：
在增强模式(E模式)下操作的晶体管，通常关断；即，当栅极至源极电压Vgs为零时，它们关断，并且需要正Vgs电压(Vgs>0V) 来导通；和
在耗尽模式(D模式)下操作的晶体管，通常导通；即，当电压Vgs为零时，它们导通，并且需要负Vgs电压(Vgs<0V)来关断。
D模式晶体管比在E模式下操作的晶体管更成熟、本质上更鲁棒和可靠。但是，D模式晶体管与通常设计成与E模式晶体管一起工作的功率转换器的驱动器不兼容。出于该原因，通常使用级联模式转换电路将D模式晶体管操作性地转换为E模式晶体管(在0Vgs下关断)。为此，模式转换电路与D模式晶体管分开形成，并且在组装期间在封装或板级处经由接线连接而连接到该D模式晶体管。但是，互连线的存在限制了可在高频应用(诸如功率转换器)中使用的最大开关频率，并且需要较大的板面积。另外，这也导致功率转换效率的降低。
实用新型内容
本公开提供一种克服现有技术的缺点的HEMT功率器件。
在第一方面，提供了一种HEMT功率器件。HEMT功率器件包括：在同一个芯片中：耗尽模式D模式HEMT；和级联耦合到所述D模式HEMT的MOSFET晶体管；其中所述HEMT功率器件可操作在操作的增强模式E模式中。
在一个实施例中，所述芯片包括半导体材料的基底主体和叠加在所述基底主体上的异质结构层；所述D模式HEMT包括形成在所述异质结构层中的沟道区域和延伸穿过所述异质结构层的第一金属区域；所述MOSFET晶体管包括均形成在所述基底主体中的第一导电区域和第二导电区域，并且包括绝缘栅极区域，所述绝缘栅极区域形成在所述异质结构层中并且沿着横向方向与所述D模式HEMT电绝缘；并且所述第一金属区域在横向上接触所述沟道区域并且与所述沟道区域和所述第一导电区域电接触。
在一个实施例中，所述基底主体包括硅，并且所述异质结构层包括GaN-AlGaN。
在一个实施例中，所述基底主体包括具有晶体定向的衬底和被布置在所述衬底与所述异质结构层之间的外延层。
在一个实施例中，所述异质结构层包括在所述基底主体之上延伸的电介质层、在所述电介质层之上延伸的沟道层以及在所述沟道层之上延伸的屏障层；所述MOSFET的所述第一导电区域和所述第二导电区域均与所述电介质层相接；所述基底主体具有第一导电类型，并且所述第一导电区域和所述第二导电区域均具有与所述第一导电类型不同的第二导电类型；所述MOSFET晶体管的所述绝缘栅极区域包括形成在所述电介质层中的栅极-电介质区域和形成在所述沟道层中的栅极电极；并且所述D模式HEMT包括叠置在所述屏障层上的绝缘栅极区域，并且包括第二金属区域，所述第二金属区域延伸穿过所述屏障层并且与所述沟道层直接电接触，所述第一金属区域延伸穿过所述屏障层、所述沟道层和所述电介质层。
在一个实施例中，所述芯片包括第三金属区域，所述第三金属区域延伸穿过所述屏障层、所述沟道层和所述电介质层并且与所述第二导电区域和所述基底主体直接电接触。
在一个实施例中，所述基底主体包括衬底和布置在所述衬底和所述异质结构层之间的外延层，所述衬底具有高于所述外延层的掺杂水平，所述外延层容纳增强区域，所述增强区域相对于所述第二导电区域横向延伸并且与所述第二导电区域直接电接触，所述增强区域具有所述第一导电类型并且具有比所述外延层更高的掺杂水平；并且还包括与所述增强区域直接电接触的第三金属区域。
在一个实施例中，HEMT功率器件还包括：第四金属区域，延伸穿过所述屏障层并且与所述MOSFET的所述栅极电极直接电接触；以及绝缘材料的第一电绝缘区域和第二电绝缘区域，所述第一电绝缘区域和所述第二电绝缘区域延伸穿过所述异质结构层并且使以下各项彼此电绝缘：容纳所述第三金属区域的所述异质结构层的第一部分；容纳所述栅极绝缘区域和所述MOSFET的栅极电极的所述异质结构层的第二部分，所述异质结构层的所述第二部分还容纳所述第四金属区域；和容纳所述第一金属区域和所述沟道区域的所述异质结构层的第三部分。
在第二方面，提供了一种集成电路。该集成电路包括：驱动器电路系统；和功率器件，所述功率器件包括耗尽模式HEMT和MOSFET 晶体管，所述HEMT的第一源极/漏极端子耦合到所述MOSFET晶体管的第一漏极/源极端子，所述HEMT的栅极耦合到所述驱动器电路系统的第一输出节点，并且所述MOSFET晶体管的栅极耦合到所述驱动器电路系统的第二输出节点，所述第二输出节点与所述第一输出节点不同。
在一个实施例中，所述驱动器电路系统包括电阻性元件，所述电阻性元件耦合在所述驱动器电路系统的所述第二输出节点与所述MOSFET晶体管的第二漏极/源极端子之间。
实际上，提供了一种功率器件，该功率器件在同一个芯片中集成了D模式HEMT和转换晶体管；后者使功率器件在增强模式(E模式)下操作，并且使D模式HEMT能够使用与用于E模式晶体管的驱动器相同的驱动器进行驱动。因此，在转换晶体管和D模式HEMT 之间不需要连接线。具体地，例如MOSFET类型的转换晶体管形成在D模式HEMT的异质结构层下方的半导体材料(例如，硅)的衬底中；衬底还承担电活性功能。注意，常规地，HEMT器件中的衬底通常不具有自身的电功能，而仅用作机械支撑。
根据本公开的一个方面，在本功率器件中，集成了D模式HEMT 和MOSFET转换晶体管的半导体材料的芯片具有第一、第二和第三外部连接端子，其中第一外部连接端子耦合到D模式HEMT的第一导电端子，D模式HEMT的第二导电端子耦合到MOSFET的第一导电端子，MOSFET的第二导电端子耦合到第二外部连接端子，并且 MOSFET的栅极端子耦合到第三外部连接端子。
例如，如果MOSFET是N沟道MOSFET(P型衬底)，则D模式HEMT的漏极端子连接到第一外部连接端子，D模式HEMT的源极端子连接到MOSFET的漏极端子，并且MOSFET的源极端子连接到第二外部连接端子。如果MOSFET是P沟道MOSFET(N型衬底)，则D模式HEMT的漏极端子连接到第一外部连接端子，D模式HEMT 的源极端子连接到MOSFET的源极端子，并且MOSFET的漏极端子连接到第二外部连接端子。
D模式HEMT的栅极端子可以耦合到该芯片的第四外部连接端子(如果存在)，或者可以耦合到第二外部连接端子。
而且，半导体材料的芯片可以包括第五外部连接端子，该第五外部连接端子耦合到在D模式HEMT的第二导电端子(源极)和 MOSFET的第一导电端子(源极或漏极，根据MOSFET的沟道类型) 之间的中间点。
根据一些实施例的功率器件具有高效率(特别是在功率转换应用中)、高开关频率(它可以在超过1MHz的频率下工作)，需要减少的面积，并且因此比非集成解决方案具有更低的成本。
附图说明
为了更好地理解本公开，现在参考附图，仅通过非限制性示例的方式描述其实施例，其中：
图1是根据一个实施例的本HEMT功率器件的截面；
图2是图1的HEMT功率器件的可能实施方式的俯视平面图；
图3是包括图1的HEMT功率器件的电路的电路图；
图4是本HEMT功率器件的另一实施例的截面；
图5是包括图4的HEMT功率器件的电路的电路图；
图6是本HEMT功率器件的不同实施例的截面；
图7是图6的HEMT器件的等效电路图；
图8是本HEMT功率器件的又一个实施例的截面；
图9是图8的HEMT功率器件的等效电路图；以及
图10-图20是在图1的器件的连续制造步骤中穿过半导体材料晶片的一部分的截面。
具体实施方式
图1和图2示出了功率器件1，功率器件1将Si-GaN技术中的D 模式HEMT 2和MOSFET3彼此级联地集成。将注意的是，如下面更详细地说明的，关于垂直于绘图平面的第三方向Y中的几何形状，图 1(示出了笛卡尔参考系统XYZ的平面XZ中的截面)的结构可以具有不同的实施方式。特别地，如下文所述，图1的区域和结构可以沿着平行于轴Z的线延伸，或者具有圆形和/或环形的展开，具有不同的形状和对称性。具体地，图2涉及相对于中心轴O具有圆形对称性的一个实施例，并且以下描述参考该拓扑。
详细地，图1和图2的功率器件1包括主体5，该主体5由彼此叠加并直接相互接触的层的堆叠形成，包括：硅的衬底10，这里是具有晶体定向<111>的P型的衬底10；同样是P型硅的外延层11，比衬底10更少地掺杂；例如，氮化铝(AlN)的电介质层12；沟道层13，这里是氮化镓(GaN)；屏障层14，这里是氮化铝镓(AlGaN)。绝缘/钝化层18在屏障层14的表面之上延伸。在绝缘/钝化层18的内部形成具有环形形状的第一栅极区域19，在下文中也被称为“HEMT 栅极区域”。
衬底10和外延层11整体上形成基底层16，并且具有与电介质层 12的第一界面12A。沟道层13、屏障层14和电介质层12整体形成异质结构层17。沟道层13和屏障层14在它们之间形成第二界面13A，其中存在自由电子，如图1中示意性地表示的。主体5还具有由衬底 10形成的下表面5A以及由绝缘/钝化层18形成的上表面5B。
在图1所示的实施例中，硅层16容纳N型且具有相同掺杂水平的漏极区域20和源极区域21，其从第一界面12A开始在外延层11 内部延伸。另外，在所示的实施例中，漏极区域20围绕源极区域21。
P型并且具有比外延层11高的掺杂水平的增强区域23从在源极区域21之间的第一界面12A延伸并且部分地在源极区域21下面延伸直到大约衬底10。在所示的实施例中，漏极区域20和源极区域21 具有圆环形形状，并且增强区域23具有圆形形状。
功率器件1包括第一金属区域25、第二金属区域26和第三金属区域27。
在图2的俯视平面图中是圆环形形状的第一金属区域25包括管状部分25A和表面部分25B。第一金属区域25的管状部分25A垂直延伸穿过绝缘/钝化层18和异质结构层17，直到并且与漏极区域20 电接触；表面部分25B在HEMT栅极区域19上方的主体5的表面5B 之上延伸。实际上，第一金属区域25的表面部分25B具有比HEMT 栅极区域19的外径更大的外径，并且具有比HEMT栅极区域19的内径小的内径。另外，第一金属区域25的管状部分25A具有比HEMT 栅极区域19的内径小的外径，并且大致等于漏极区域20的外径，并且具有比漏极区域20的内径大的内径(与表面部分25B的内径一致)。
在图2的俯视平面图中，第二金属区域26具有圆形形状，并且延伸穿过绝缘/钝化层18和异质结构层17，直到并且与源极区域21 和增强区域23电接触。特别地，第二金属区域26具有比源极区域21 的较小直径更大的直径。实际上，第二金属区域26在一定距离处被第一金属区域25围绕，被中心轴O穿过，并且使增强区域23与源极区域21短路，并且因此使衬底10与源极区域21短路。
第三金属区域27在沟道层13上延伸，穿过屏障层14和绝缘/钝化层18，与第一金属区域25直接电接触并且在一定距离处围绕第一金属区域25。
第一电绝缘区域30和第二电绝缘区域31(例如为氧化硅或氮化硅并且具有圆柱形壁的形状)垂直且同心地延伸穿过绝缘/钝化层18 和异质结构层17，直到界面12A，第一电绝缘区域30和第二电绝缘区域31在第一金属区域25的管状部分25A与第二金属区域26之间，距其一定距离，并且彼此间隔开。第一电绝缘区域30在漏极区域20 之上垂直延伸并且与其直接接触。第二电绝缘区域31在源极区域21 上垂直延伸并且与其直接接触。
实际上，第一电绝缘区域30相对于第二电绝缘区域31被布置在外部，第二电绝缘区域31围绕容纳第二金属区域26的异质结构层17 的第一部分32，并且第一电绝缘区域30和第二电绝缘区域31在它们之间界定异质结构层17的第二部分33。
因此，异质结构层17的第二部分33具有中空圆柱形状(管状形状)，并且包括由沟道层13形成的第一部分33A和由电介质层12 形成的第二部分33B。异质结构层17的第二部分33的第一部分33A 形成MOSFET 3的栅极区域，并且异质结构层17的第二部分33的第二部分33B形成MOSFET 3的栅极-电介质区域。因此在下文中，部分33A和33B被称为“MOSFET栅极区域33A”和“MOSFET栅极- 电介质区域33B”。因此，MOSFET 3在这里具有圆形对称性(尽管这不是强制性的，如上所述)。
第四金属区域35在异质结构层17的第二部分33内部延伸，穿过绝缘/钝化层18和屏障层14，并且与沟道层13直接电接触。以这种方式，第四金属区域35形成与MOSFET 3的MOSFET栅极区域 33A接触的栅极金属化。
后金属区域40在主体5的下表面5A上延伸。
实际上，在功率器件1中，由于基底层16是P型的，所以MOSFET 3是N沟道MOSFET。
在图1的功率器件1中，基底主体16由具有晶体定向<111>的单晶形成。
使用这种定向要求在设计步骤中采取一些技术措施。实际上，集成电路中使用的有源晶体管通常在具有晶体定向<100>的衬底中形成，该衬底具有适合于MOS晶体管的可重复性、可靠性和电子迁移率特性。然而，具有晶体定向<100>的衬底不适合在其上生长GaN层。为了使MOSFET 3能够集成在D模式HEMT器件2的衬底中，因此使用具有高晶体质量的晶体定向<111>的衬底。另外，为了获得与使用<100>衬底可获得的电特性相当的电特性，适当地确定MOSFET 3 的大小。特别地，以比形成在<100>衬底中的具有相等电性能的对应MOSFET更大的尺寸来制造MOSFET 3，并且以本领域技术人员已知的方式进行大小调整，以便补偿<111>衬底中的电子的较低迁移率。
在图1的功率器件1中，衬底10是高导电性的，并且具有例如＞1019原子/cm3的掺杂浓度的掺杂剂原子。漏极区域20和源极区域 21具有例如＞1019原子/cm3的掺杂浓度。如此，漏极区域20和源极区域21也是高导电性的，即使它们具有与衬底10相反的类型的导电性。外延层11具有比衬底10低的导电性，并且具有较低浓度的掺杂原子，通常从1016原子/cm3至1017原子/cm3，或者根据功率器件1期望的击穿电压而甚至更低或更高(但仍低于衬底10)，如本领域技术人员将理解的。外延层11的厚度也取决于期望的击穿电压；例如，在较低操作电压(<10V)的情况下，厚度可能是2μm-3μm，并且在较高电压的情况下可能是5μm-10μm。
增强区域23使得第二金属区域26的接触电阻能够降低。
还参考图3，其表示功率器件1(集成在第一芯片51中)和可能的驱动器50的电气等效，图1的功率器件1的第三金属区域27形成用于D模式HEMT 2的漏极电极D，其可以耦合到功率器件1的漏极针脚52。第一金属区域25形成D模式HEMT 2的源极的浮置电极和 MOSFET3的漏极的浮置电极，其被指示为电极INT(S/D)，并且可以耦合到功率器件1的浮置针脚53；第二金属区域26和后金属区域40形成MOSFET 3的源极电极S，并且可以耦合在一起并且耦合到功率器件1的源极针脚54；如上所述，第四金属区域35形成 MOSFET 3的栅极电极G1(其可以耦合到功率器件1的第一栅极针脚55)。另外，以未示出的方式，HEMT栅极区域19通过形成D模式HEMT 2的栅极电极G2的自身金属化而耦合到功率器件1的第二栅极针脚56。
另外，如图3中所示，驱动器50包括：电阻器60，其耦合在功率器件1的第一栅极针脚55和源极针脚54之间；驱动级61，其耦合在第一供电线65和第二供电线66之间；以及上电设备62，其耦合在第一栅极针脚55与第一供电线65之间以接收控制信号Vin，并且具有耦合到功率器件1的第二栅极针脚56的输出。功率器件1的源极针脚接地。
驱动器50通常被集成在与第一芯片51分离的第二芯片68中；在这种情况下，可以使用任何已知技术将电阻器61集成在第二芯片 68或第一芯片51中。
由于功率器件1在电气上等效于已知的E模式HEMT，因此驱动级61可以是设计用于与E模式HEMT一起工作的标准类型。
由此，功率器件1具有高效率(特别是在功率转换应用中)、高开关频率(它可以在超过1MHz的频率下工作)，需要减少的面积，并且因此比非集成解决方案具有更低的成本。
图3和图4示出了一个不同的实施例，其中功率器件(现在用101 指定)形成在N型基底层116中，并且因此除HEMT 102之外还包括 P沟道MOSFET 103。
功率器件101具有类似于图1的功率器件1的结构，并且在俯视平面图中，可以具有图2中所示的相同结构。因此，与图1的同源结构类似的结构(层和区域)由增加了100的附图标记指定，并且将不进行详细描述，并且图2对于理解器件101的类型可以是有用的，将图2的附图标记增加100。
详细地，在功率器件101中，外延层111容纳P型的源极区域120 和漏极区域121；即，源极区域120电耦合到第一金属区域125，并且在一定距离处围绕MOSFET 103的漏极区域121。增强区域123在这里为N型。
另外，第一金属区域125经由端子INT连接到外部。
功率器件101具有图5中所示的电气等效，其还表示可能的驱动器150。同样在图5中，与图3的那些元件类似的元件由增加了100 的附图标记指定，并且将不再进行描述。
在图5的电路中，电阻器160耦合在功率器件101的第一栅极针脚155和中间针脚153之间。另外，上电设备162耦合在第一栅极针脚155和第二供电线166之间。
同样在这种情况下，可以使用任何已知技术将电阻器161集成在第二芯片168或第一芯片151中。
图6示出了一个实施例，其中功率器件(这里由201指定)在P 型基底层216中获得，并且具有与图1的功率器件1的结构类似的结构，除了它不具有增强区域23。因此，类似于图1的同源结构的结构 (层和区域)由增加了200的附图标记指定，并且将不进行详细描述，并且图2对于理解器件201的类型可以是有用的，考虑图2的附图标记被增加200。
另外，在图6的功率器件201中，不存在图1的后金属区域40，并且功率器件201的源极端子S由第二金属区域226形成。另外，如图7的电气等效中所示，在功率器件201中，HEMT栅极区域219没有与外部单独连接，而是电耦合到第二金属区域226并且电耦合到功率器件201的源极针脚254。因此，功率器件201只具有三个针脚252 (漏极)、254(源极)和255(栅极)，并且驱动器(未示出)连接到后者。
图8示出了一个实施例，其中功率器件(在这里由301指定)形成在N型基底层316中并且具有与图4的功率器件101类似的结构，除了没有增强区域123。因此，与图4的同源结构类似的结构(层和区域)由增加了200的附图标记指定，并且将不进行详细描述。同样在这种情况下，图2对于理解器件301的类型可以是有用的，将图2 的附图标记增加300。
在图8的功率器件301中，不存在图3的后金属区域140，并且功率器件301的源极端子S通过第二金属区域326连接到MOSFET 303的漏极区域321。另外，如图9中的电气等效所示，在功率器件 301中，HEMT栅极区域319没有单独地连接到外部，而是电耦合到第二金属区域326并且电耦合到功率器件301的源极针脚354。因此，功率器件301仅具有三个针脚352(漏极)、354(源极)和355(栅极)。
在下文中，将参照图10至图20描述用于制造图1的功率器件1 的步骤。以下描述同样适用于制造功率器件101、201和301(具有对所使用的掺杂剂的可能修改，并且可能不存在用于形成增强区域23、 123的步骤)。
图10示出了半导体材料的晶片400，其被设计成在晶片的锯切之后在制造步骤的最后形成基底层16。因此(与其他层一样)，将使用与图1的附图标记相同的附图标记。
在图10中，基底层16(包括衬底10和以已知方式生长的外延层 11)已经经受了常规的光刻步骤，以用于选择性地注入增强区域23。
在图11中，晶片400经受进一步的光刻步骤，以利用P型掺杂剂(例如，硼)注入漏极区域20和源极区域21，并且使其扩散。
在图12中，电介质层12被沉积在外延层11的表面上，以及图13，以已知方式在其上生长GaN的沟道层13和AlGaN的屏障层14，从而形成异质结构层17。
然后，图14，晶片400被深蚀刻以形成延伸穿过异质结构层17 的第一沟槽401和第二沟槽402；该蚀刻停止在外延层11上。然后，利用电介质材料(诸如氧化硅或氮化硅)填充第一沟槽401和第二沟槽402，以形成电绝缘区域30、31，并且因此其具有上述形状，特别是管状形状。以这种方式，在异质结构层17内部，异质结构层17的第一部分32和第二部分33彼此电绝缘并且与晶片400的其余部分电绝缘。然后，电介质材料(诸如氧化硅)的第一绝缘层403被沉积在异质结构层17上。
接下来，图15，通过沉积和定义导电材料(例如多晶硅或诸如钨、钛、铝的金属)，在第一绝缘层403上形成HEMT栅极区域19；然后沉积电介质材料(例如氧化硅)的第二绝缘层404。实际上，第一绝缘层403和第二绝缘层404包住HEMT栅极区域19并使其电绝缘，从而形成绝缘/钝化层18。
在图16中，朝着MOSFET栅极区域33A、沟道层13和漏极区域 20打开接触。为此，晶片400被掩蔽，并且绝缘/钝化层18和屏障层 14被蚀刻，从而形成第三沟槽405。而且，图17，在形成第三沟槽 405之前或之后，通过深蚀刻绝缘/钝化层18、屏障层14、沟道层13 和电介质层12，形成第四沟槽406，期望在其中形成第一金属区域25 的管状部分25A和第二金属区域26。
然后，图18，金属层410(例如铝、铜、钨或其任何合金)被沉积，并且填充沟槽405、406，并且，图19，金属层410被光刻地定义以形成金属区域25-27和35。在图20中，后金属区域40形成在晶片400的下表面5A上。
最后，晶片400被切割以形成单个功率器件1。
如上所述，借助于将MOSFET 3、103、203、303在与D模式HEMT 2、102、202、302集成在同一个芯片51、151、251、351中，与分立解决方案相比，功率器件1、101、201、301可以以更高的开关频率和更有效的方式操作。使用公知的过程步骤(因此其可以以有效且可靠的方式被单独地控制)以简单的方式获得集成，该集成部分地在D 模式HEMT下方并且因此不需要任何另外的面积。因此，从集成面积以及最终功率器件的成本的角度来看，所示的解决方案非常有效。
最后，清楚的是，可以在不脱离如所附权利要求中限定的本公开的范围的情况下，对本文描述和示出的功率器件以及制造过程进行修改和变化。例如，所描述的各种实施例可以被组合以提供进一步的解决方案。
另外，三维结构可以相对于以上描述而变化。例如，源极和漏极区域、金属区域和电绝缘区域可以横穿绘图平面(即在Y方向上)延伸。该结构可以仅包括所示结构的一半(例如，它可以仅包括图1的中心轴O的左侧或右侧的部分)。备选地，该结构在俯视平面图中可以具有矩形、正方形或椭圆形形状，而不是圆形，或者可以以关于图 1的边缘中的一个边缘(左边缘或右边缘，即，关于第三金属区域- 漏极金属27)圆形对称来形成该结构。所提及的变型显然也可以应用于图4、图6和图8的实施例。
如本领域技术人员已知的，可以根据期望实现的电气特性来修改所提及的材料、尺寸和电导率水平。
上述各种实施例可以被组合以提供另外的实施例。
可以根据以上详细描述对实施例进行这些和其他改变。通常，在所附权利要求中，所使用的术语不应当被解释为将权利要求限制为说明书和权利要求中公开的特定实施例，而是应当被解释为包括所有可能的实施例以及赋予这些权利要求的等同物的全部范围。因此，权利要求不受公开内容的限制。

Claims (10)

1.一种HEMT功率器件，其特征在于，包括：
在同一个芯片中：
耗尽模式D模式HEMT；和
级联耦合到所述D模式HEMT的MOSFET晶体管；
其中所述HEMT功率器件可操作在操作的增强模式E模式中。
2.根据权利要求1所述的HEMT功率器件，其特征在于：
所述芯片包括半导体材料的基底主体和叠加在所述基底主体上的异质结构层；
所述D模式HEMT包括形成在所述异质结构层中的沟道区域和延伸穿过所述异质结构层的第一金属区域；
所述MOSFET晶体管包括均形成在所述基底主体中的第一导电区域和第二导电区域，并且包括绝缘栅极区域，所述绝缘栅极区域形成在所述异质结构层中并且沿着横向方向与所述D模式HEMT电绝缘；并且
所述第一金属区域在横向上接触所述沟道区域并且与所述沟道区域和所述第一导电区域电接触。
3.根据权利要求2所述的HEMT功率器件，其特征在于，所述基底主体包括硅，并且所述异质结构层包括GaN-AlGaN。
4.根据权利要求2所述的HEMT功率器件，其特征在于，所述基底主体包括具有晶体定向的衬底和被布置在所述衬底与所述异质结构层之间的外延层。
5.根据权利要求2所述的HEMT功率器件，其特征在于：
所述异质结构层包括在所述基底主体之上延伸的电介质层、在所述电介质层之上延伸的沟道层以及在所述沟道层之上延伸的屏障层；
所述MOSFET的所述第一导电区域和所述第二导电区域均与所述电介质层相接；
所述基底主体具有第一导电类型，并且所述第一导电区域和所述第二导电区域均具有与所述第一导电类型不同的第二导电类型；
所述MOSFET晶体管的所述绝缘栅极区域包括形成在所述电介质层中的栅极-电介质区域和形成在所述沟道层中的栅极电极；并且
所述D模式HEMT包括叠置在所述屏障层上的绝缘栅极区域，并且包括第二金属区域，所述第二金属区域延伸穿过所述屏障层并且与所述沟道层直接电接触，所述第一金属区域延伸穿过所述屏障层、所述沟道层和所述电介质层。
6.根据权利要求5所述的HEMT功率器件，其特征在于，所述芯片包括第三金属区域，所述第三金属区域延伸穿过所述屏障层、所述沟道层和所述电介质层并且与所述第二导电区域和所述基底主体直接电接触。
7.根据权利要求6所述的HEMT功率器件，其特征在于，所述基底主体包括衬底和布置在所述衬底和所述异质结构层之间的外延层，所述衬底具有高于所述外延层的掺杂水平，所述外延层容纳增强区域，所述增强区域相对于所述第二导电区域横向延伸并且与所述第二导电区域直接电接触，所述增强区域具有所述第一导电类型并且具有比所述外延层更高的掺杂水平；并且
还包括与所述增强区域直接电接触的第三金属区域。
8.根据权利要求7所述的HEMT功率器件，其特征在于，还包括：
第四金属区域，延伸穿过所述屏障层并且与所述MOSFET的所述栅极电极直接电接触；以及
绝缘材料的第一电绝缘区域和第二电绝缘区域，所述第一电绝缘区域和所述第二电绝缘区域延伸穿过所述异质结构层并且使以下各项彼此电绝缘：
容纳所述第三金属区域的所述异质结构层的第一部分；
容纳所述栅极绝缘区域和所述MOSFET的栅极电极的所述异质结构层的第二部分，所述异质结构层的所述第二部分还容纳所述第四金属区域；和
容纳所述第一金属区域和所述沟道区域的所述异质结构层的第三部分。
9.一种集成电路，其特征在于，包括：
驱动器电路系统；和
功率器件，所述功率器件包括耗尽模式HEMT和MOSFET晶体管，所述HEMT的第一源极/漏极端子耦合到所述MOSFET晶体管的第一漏极/源极端子，所述HEMT的栅极耦合到所述驱动器电路系统的第一输出节点，并且所述MOSFET晶体管的栅极耦合到所述驱动器电路系统的第二输出节点，所述第二输出节点与所述第一输出节点不同。
10.根据权利要求9所述的集成电路，其特征在于，所述驱动器电路系统包括电阻性元件，所述电阻性元件耦合在所述驱动器电路系统的所述第二输出节点与所述MOSFET晶体管的第二漏极/源极端子之间。
CN202020144357.8U 2019-01-29 2020-01-22 Hemt功率器件和集成电路 Active CN211700278U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT201900001265 2019-01-29
IT102019000001265 2019-01-29

Publications (1)

Publication Number Publication Date
CN211700278U true CN211700278U (zh) 2020-10-16

Family

ID=66166466

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202020144357.8U Active CN211700278U (zh) 2019-01-29 2020-01-22 Hemt功率器件和集成电路
CN202010075297.3A Pending CN111490043A (zh) 2019-01-29 2020-01-22 在增强模式下操作的hemt功率器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010075297.3A Pending CN111490043A (zh) 2019-01-29 2020-01-22 在增强模式下操作的hemt功率器件及其制造方法

Country Status (3)

Country Link
US (1) US11658181B2 (zh)
EP (1) EP3690928B1 (zh)
CN (2) CN211700278U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490043A (zh) * 2019-01-29 2020-08-04 意法半导体股份有限公司 在增强模式下操作的hemt功率器件及其制造方法
CN113629079A (zh) * 2021-08-30 2021-11-09 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7242285B2 (ja) * 2018-12-19 2023-03-20 キオクシア株式会社 半導体装置
US10917082B1 (en) * 2020-02-04 2021-02-09 Infineon Technologies Americas Corp. Power module and electronic system
JP7378372B2 (ja) * 2020-09-18 2023-11-13 株式会社東芝 半導体装置
CN112420826B (zh) * 2020-11-20 2022-09-20 成都挚信电子技术有限责任公司 垂直pHEMT晶体管结构及开关芯片
FR3123760B1 (fr) * 2021-06-04 2025-03-21 Commissariat Energie Atomique Dispositif électronique à transistors
CN113690236B (zh) * 2021-06-30 2023-06-09 华灿光电（浙江）有限公司 高电子迁移率晶体管芯片及其制备方法
CN114497038B (zh) * 2022-01-25 2024-02-06 西安电子科技大学 一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法
CN114496934B (zh) * 2022-01-25 2023-11-28 西安电子科技大学 GaN HEMTs与顶层氢终端金刚石MOSFETs集成结构及其制备方法
US20240339320A1 (en) * 2023-04-07 2024-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Ceramic substrate structures and methods of forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012082840A1 (en) * 2010-12-15 2012-06-21 Efficient Power Conversion Corporation Semiconductor devices with back surface isolation
KR20130004707A (ko) * 2011-07-04 2013-01-14 삼성전기주식회사 질화물 반도체 소자, 질화물 반도체 소자의 제조방법 및 질화물 반도체 파워소자
KR20130063833A (ko) * 2011-12-07 2013-06-17 삼성전기주식회사 모노리식 반도체 소자 및 그 제조 방법
US9455697B2 (en) * 2012-09-28 2016-09-27 Infineon Technologies Austria Ag Switch circuit with a first transistor device and a second transistor device connected in series
US9257424B2 (en) 2013-11-08 2016-02-09 Infineon Technologies Austria Ag Semiconductor device
US20160293597A1 (en) 2015-04-06 2016-10-06 Infineon Technologies Austria Ag Integrated Semiconductor Device
JP7015129B2 (ja) * 2017-09-11 2022-02-02 株式会社ニューフレアテクノロジー 半導体装置及びその製造方法
CN211700278U (zh) * 2019-01-29 2020-10-16 意法半导体股份有限公司 Hemt功率器件和集成电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490043A (zh) * 2019-01-29 2020-08-04 意法半导体股份有限公司 在增强模式下操作的hemt功率器件及其制造方法
CN113629079A (zh) * 2021-08-30 2021-11-09 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
CN113629079B (zh) * 2021-08-30 2025-08-19 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置

Also Published As

Publication number Publication date
EP3690928A1 (en) 2020-08-05
EP3690928B1 (en) 2022-06-01
US20200243518A1 (en) 2020-07-30
US11658181B2 (en) 2023-05-23
CN111490043A (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
CN211700278U (zh) Hemt功率器件和集成电路
US9887268B2 (en) Capacitively-coupled field-plate structures for semiconductor devices
CN101794781B (zh) 单片式半导体开关及制作方法
JP5567513B2 (ja) シリコンおよびｉｉｉ−ｖ族のモノリシック集積デバイス
US9543291B2 (en) Method of forming a high electron mobility semiconductor device and structure therefor
CN114256229B (zh) 具有氮化镓结构的电阻器、电阻晶体管逻辑电路及其制法
CN103065968B (zh) 具有穿孔接触的半导体器件及其制造方法
CN105684134A (zh) 具有用于产生附加构件的多晶硅层的氮化镓晶体管
US20190267467A1 (en) Semiconductor device
CN113035841A (zh) 具有结隔离结构的集成式芯片及其制作方法
CN118476032A (zh) 氮化镓场效应晶体管的结构和制备方法
CN112119494A (zh) 半导体装置和其制作方法
CN202721131U (zh) 一种垂直型半导体器件
CN117594595A (zh) 集成的耗尽模式和增强模式氮化镓高电子迁移率晶体管
CN112771678B (zh) 半导体器件及其制造方法
CN112670340B (zh) P型栅hemt器件
US20250176253A1 (en) Group iii-v ic with different sheet resistance 2-deg resistors
CN215220713U (zh) 具有结隔离结构的集成式芯片
CN117238958A (zh) 一种基于GaN与碳纳米管的CMOS逻辑电路及其制备方法
WO2022061181A1 (en) Iii-nitride devices with through-via structures
US20210273118A1 (en) Semiconductor Device
TWI820979B (zh) 半導體裝置
US12550702B2 (en) III-nitride devices with through-via structures
TWI834365B (zh) 半導體裝置
CN119275219B (zh) 共源共栅级联器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant