CN219832631U - 芯片封装结构 - Google Patents
芯片封装结构 Download PDFInfo
- Publication number
- CN219832631U CN219832631U CN202320998562.4U CN202320998562U CN219832631U CN 219832631 U CN219832631 U CN 219832631U CN 202320998562 U CN202320998562 U CN 202320998562U CN 219832631 U CN219832631 U CN 219832631U
- Authority
- CN
- China
- Prior art keywords
- plate portion
- semiconductor die
- interposer
- foot
- portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 221
- 239000000463 material Substances 0.000 claims abstract description 138
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 229910000679 solder Inorganic materials 0.000 claims abstract description 58
- 239000000853 adhesive Substances 0.000 claims abstract description 24
- 230000001070 adhesive effect Effects 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 description 77
- 229920006336 epoxy molding compound Polymers 0.000 description 33
- 238000000034 method Methods 0.000 description 24
- 239000012790 adhesive layer Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 239000011159 matrix material Substances 0.000 description 12
- 239000000945 filler Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000032798 delamination Effects 0.000 description 7
- 239000004593 Epoxy Substances 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 230000013011 mating Effects 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 5
- 230000003044 adaptive effect Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- RKUAZJIXKHPFRK-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,4-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=C(Cl)C=C(Cl)C=C1Cl RKUAZJIXKHPFRK-UHFFFAOYSA-N 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006247 high-performance elastomer Polymers 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- -1 interposer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004848 polyfunctional curative Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000003707 silyl modified polymer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000012798 spherical particle Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种芯片封装结构包括：组合件，含有中介物及半导体管芯；封装基底，经由焊料材料部分贴合至组合件；以及盖结构，贴合至封装基底。盖结构包括：第一板部分，具有第一厚度且位于在平面图中与中介物具有区域交叠的中介物投影区中；第二板部分，具有小于第一厚度的第二厚度，在侧向上环绕及邻接于第一板部分且位于中介物投影区之外；以及多个脚部分，邻接于第二板部分，在侧向上与第一板部分间隔开且经由相应的黏合剂部分贴合至封装基底的相应的顶表面区段。
Description
技术领域
本实用新型实施例是有关于芯片封装结构。
背景技术
在集成芯片封装中使用盖结构来增加封装基底、中介物及半导体管芯的组合件的机械稳定性。
实用新型内容
本实用新型实施例的一种芯片封装结构，包括：包括中介物及半导体管芯的组合件；经由焊料材料部分贴合至所述组合件的封装基底；以及贴合至所述封装基底的盖结构。所述盖结构包括：具有第一厚度的第一板部分，第一板部分位于在平面图中与所述中介物具有区域交叠的中介物投影区中；具有小于所述第一厚度的第二厚度的第二板部分，第二板部分在侧向上环绕及邻接于所述第一板部分且位于所述中介物投影区之外；以及邻接于所述第二板部分的多个脚部分，多个脚部分在侧向上与所述第一板部分间隔开且经由相应的黏合剂部分贴合至所述封装基底的相应的顶表面区段。
本实用新型实施例的一种芯片封装结构，包括：包括中介物及半导体管芯的组合件；经由焊料材料部分贴合至所述组合件的封装基底；以及贴合至所述封装基底的盖结构。所述盖结构包括：具有第一厚度的第一板部分，第一板部分位于在平面图中具有与所述中介物相同的区域的中介物投影区中；具有小于所述第一厚度的第二厚度的第二板部分，第二板部分在侧向上环绕及邻接于所述第一板部分且位于所述中介物投影区之外；以及邻接于所述第二板部分的多个脚部分，其中所述第一板部分的顶表面、所述第二板部分的顶表面与所述多个脚部分的顶表面位于同一水平面内。
附图说明
结合附图阅读以下详细说明，能最好地理解本实用新型的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰，可任意增大或减小各种特征的尺寸。
图1A是根据本实用新型实施例的包括第一载体基底及重布线结构的结构的垂直剖视图。
图1B是图1A的结构的区的俯视图。
图2A是根据本实用新型实施例的在形成中介物侧凸块结构之后的结构的区的垂直剖视图。
图2B是图2A的结构的区的俯视图。
图3A是根据本实用新型实施例的在对半导体管芯进行贴合之后的结构的区的垂直剖视图。
图3B是图3A的结构的区的俯视图。
图3C是图3A的结构的替代性配置的区的俯视图。
图3D是图3A的结构的另一替代性配置的区的俯视图。
图3E是高带宽存储器管芯的放大垂直剖视图。
图4是在形成第一底部填充胶材料部分之后的结构的垂直剖视图。
图5A是根据本实用新型实施例的在形成环氧树脂模塑化合物(EMC)基质之后的结构的垂直剖视图。
图5B是沿图5A的水平面I-I’的结构的水平剖视图。
图6是根据本实用新型实施例的在对第二载体基底进行贴合及对第一载体基底进行拆离(detach)之后的结构的区的垂直剖视图。
图7是根据本实用新型实施例的在形成扇出型(fan-out)接合垫及第二焊料材料部分之后的结构的区的垂直剖视图。
图8是根据本实用新型实施例的在对第二载体基底进行拆离之后的结构的区的垂直剖视图。
图9是根据本实用新型实施例的在切割重布线基底及环氧树脂模塑化合物基质期间的结构的区的垂直剖视图。
图10A是根据本实用新型实施例的扇出型封装的垂直剖视图。
图10B是沿图10A的水平面I-I’的扇出型封装的水平剖视图。
图11A是根据本实用新型实施例的封装基底的垂直剖视图。
图11B是图11A的封装基底的俯视图。
图12是根据本实用新型实施例的在将扇出型封装贴合至封装基底之后以及在形成第二底部填充胶材料部分之后的结构的垂直剖视图。
图13A是根据本实用新型实施例的第一盖结构的仰视图。
图13B是沿图13A的垂直平面B-B’的第一盖结构的垂直剖视图。
图14A是根据本实用新型实施例的第二盖结构的仰视图。
图14B是沿图14A的垂直平面B-B’的第二盖结构的垂直剖视图。
图15A至图15D是根据本实用新型实施例的包括第一盖结构的结构的第一实施例的各种视图。图15A、图15B及图15C是所述结构的第一实施例的垂直剖视图。图15D是所述结构的第一实施例的俯视图。图15D中的垂直平面A-A’是图15A的垂直剖视图的切面，图15D中的垂直平面B-B’是图15B的垂直剖视图的切面，且图15D中的垂直平面C-C’是图15C的垂直剖视图的切面。
图16A至图16D是根据本实用新型实施例的包括第二示例性盖结构的结构的第二实施例的各种视图。图16A、图16B及图16C是所述结构的第二实施例的垂直剖视图。图16D是所述结构的第二实施例的俯视图。图16D中的垂直平面A-A’是图16A的垂直剖视图的切面，图16D中的垂直平面B-B’是图16B的垂直剖视图的切面，且图16D中的垂直平面C-C’是图16C的垂直剖视图的切面。
图17A及图17B以平面图形式示出图15A至图15D中的结构的第一实施例中的替代性半导体管芯排列。
图18A及图18B以平面图形式示出图16A至图16D中的结构的第二实施例中的替代性半导体管芯排列。
图19是根据本实用新型实施例的在将封装基底贴合至印刷电路板(PCB)之后的结构的垂直剖视图。
图20是示出根据本实用新型实施例的用于形成芯片封装结构的步骤的流程图。
具体实施方式
以下公开内容提供诸多不同的实施例或实例以实施所提供主题的不同特征。下文阐述组件及排列的具体实例以简化本实用新型。当然，这些仅是实例且并不旨在进行限制。举例来说，在以下说明中，第一特征形成在第二特征之上或形成在第二特征上可包括其中第一特征与第二特征形成为直接接触的实施例，且还可包括其中在第一特征与第二特征之间可形成额外特征以使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本实用新型可在各种实例中重复使用参考编号和/或字母。此种重复是出于简化及清晰目的，而并非自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明起见，本文中可使用例如“在…下面(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所说明的一个元件或特征与另一(其他)元件或特征之间的关系。除图中所绘示的取向之外，所述空间相对性用语还旨在囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性阐述语可同样相应地进行解释。除非另有明确陈述，否则具有相同参考编号的每一组件被假定为具有相同的材料组成且具有相同厚度范围内的厚度。
本实用新型是有关于一种集成电路(integrated circuit，IC)封装工艺，且更具体而言，是有关于一种芯片封装结构，所述芯片封装结构被配置成降低在其中发生机械裂缝(crack)的风险。芯片封装结构中的机械裂缝包括底部填充胶材料部分中的裂缝、黏合剂分层、热界面材料分层等。此种机械裂缝可能会在高处理温度下进行制造期间发生、在可靠性测试期间发生及/或可能会在现场应用(field application)中装置的运作期间发生。
可使用盖结构来对芯片封装结构提供机械支撑。盖结构中的设计改变可能会引起芯片封装结构中的总体机械应力分布的改变。举例而言，已发现，盖结构的脚部分(footportion)的宽度的增加可能会诱发底部填充胶材料中的裂缝频率增加及/或热界面材料中的覆盖(coverage)的损失。根据本实用新型的态样，根据本实用新型实施例的盖结构对盖结构使用双厚度板，以减轻底部填充胶材料部分中发生裂缝的风险并改良芯片封装结构中的热界面材料的覆盖。根据本实用新型实施例的盖结构亦使用脚部分，所述脚部分被配置成藉由限制脚部分的侧向范围以使脚部分完全位于盖结构的隅角区之外而在封装隅角处释放机械应力。此外，可在俯视图中不具有区域交叠的非中介物投影区(non-interposerprojection region)中对盖结构进行减薄。可将黏合剂材料层的图案修改成与脚部分的图案相匹配。此外，封装上芯片(chip-on-package，COP)结构可被优化成使底部填充胶材料部分中的裂缝最小化。现在参照附图详细阐述本实用新型的各种态样。
参照图1A及图1B，根据本实用新型实施例的结构可包括第一载体基底310及形成于第一载体基底310的前侧表面上的中介物900。第一载体基底310可包括例如玻璃基底或蓝宝石基底等光学透明基底。第一载体基底310的直径可介于150毫米至290毫米的范围内，但亦可使用更小或更大的直径。另外，第一载体基底310的厚度可介于500微米至2,000微米的范围内，但亦可使用更小或更大的厚度。作为另外一种选择，第一载体基底310可以矩形面板的形式提供。在此种替代实施例中，第一载体的尺寸可实质上相同。
可对第一载体基底310的前侧表面施加第一黏合剂层311。在一个实施例中，第一黏合剂层311可为光热转换(light-to-heat conversion，LTHC)层。LTHC层可为利用旋转涂布方法施加的溶剂型涂层。LTHC层可将紫外光转换成热量，此可使得LTHC层的材料失去黏性。作为另外一种选择，第一黏合剂层311可包含热分解黏合剂材料。举例而言，第一黏合剂层311可包含在高温下分解的丙烯酸压敏(pressure-sensitive)黏合剂。热分解黏合剂材料的剥离温度可介于150摄氏度至200摄氏度的范围内。
可在第一黏合剂层311之上形成中介物900。具体而言，中介物900可形成于每一单位区域UA内，单位区域UA是可在第一载体基底310之上以二维阵列形式进行重复的重复单元的区域。每一中介物900包括重布线结构920的相应的部分，重布线结构920是重布线介电层922与重布线配线内连线924的组合。重布线介电层922是对重布线配线内连线924进行嵌置的介电材料。在本申请案的权利要求书中，重布线介电层922可被称为第一介电层或第二介电层。重布线介电层922包含相应的介电聚合物材料，例如聚酰亚胺(polyimide，PI)、苯并环丁烯(benzocyclobutene，BCB)或聚苯并恶唑(polybenzobisoxazole，PBO)。其他合适的材料亦可处于本实用新型的涵盖范围内。可藉由旋转涂布相应的介电聚合物材料并将所述相应的介电聚合物材料烘干来形成每一重布线介电层922。每一重布线介电层922的厚度可介于2微米至40微米(例如，4微米至20微米)的范围内。可例如藉由以下方式对每一重布线介电层922进行图案化：在每一重布线介电层922上方施加相应的光刻胶层并对所述相应的光刻胶层进行图案化；以及利用蚀刻工艺(例如，各向异性蚀刻工艺)将光刻胶层中的图案转移至重布线介电层922中。可随后例如藉由灰化移除光刻胶层。
重布线配线内连线924是金属连接结构，即提供电性连接的金属结构。在本申请案的权利要求书中，重布线配线内连线924可被称为第一金属连接结构或第二金属连接结构。重布线配线内连线924中的每一者可藉由以下方式形成：藉由溅镀来对金属晶种层进行沉积；在金属晶种层之上施加光刻胶层且对光刻胶层进行图案化以形成穿过光刻胶层的开口图案；对金属填充材料(例如，铜、镍或铜与镍的堆叠)进行电镀；移除光刻胶层(例如，藉由灰化)；以及对金属晶种层的位于经电镀金属填充材料部分之间的部分进行刻蚀。金属晶种层可包括例如钛障壁层与铜晶种层的堆叠。钛障壁层可具有介于50纳米至500纳米的范围内的厚度，且铜晶种层可具有介于50纳米至500纳米的范围内的厚度。用于重布线配线内连线924的金属填充材料可包括铜、镍或铜与镍。其他合适的金属填充材料亦处于本实用新型的涵盖范围内。针对每一重布线配线内连线924沉积的金属填充材料的厚度可介于2微米至40微米的范围内(例如，4微米至10微米)，但亦可使用更小或更大的厚度。每一中介物900中的配线的层阶(即，重布线配线内连线924的层阶)的总数目可介于1至10的范围内。可在第一载体基底310之上形成中介物900的周期性二维阵列(例如，矩形阵列)。每一中介物900可形成于单位区域UA内。包括所有中介物900的层在本文中被称为中介层。中介层包括中介物900的二维阵列。在一个实施例中，中介物900的二维阵列可为中介物900的矩形周期性二维阵列，其沿第一水平方向hd1具有第一周期性且沿垂直于第一水平方向hd1的第二水平方向hd2具有第二周期性。
参照图2A及图2B，可在每一中介物900的前表面上形成中介物侧凸块结构938的至少一个阵列(即，其中重布线结构920的一部分位于相应的单位区域UA内)。中介物侧凸块结构938的单个阵列或中介物侧凸块结构938的多个阵列可形成于每一中介物900上。在一个实施例中，中介物侧凸块结构938的每一阵列可被形成为相应的周期性阵列(例如，矩形阵列)。
参照图3A及图3B，一组至少一个半导体管芯(半导体管芯701、半导体管芯703)可被接合至每一重布线结构920。在一个实施例中，重布线结构920可被排列成二维周期性阵列，且多组至少一个半导体管芯(半导体管芯701、半导体管芯703)可被接合至重布线结构920作为多组至少一个半导体管芯(半导体管芯701、半导体管芯703)的二维周期性矩形阵列。每组至少一个半导体管芯(半导体管芯701、半导体管芯703)包括至少一个半导体管芯。每组至少一个半导体管芯(半导体管芯701、半导体管芯703)可包括此项技术中已知的任一组至少一个半导体管芯。在一个实施例中，每组至少一个半导体管芯(半导体管芯701、半导体管芯703)可包括多个半导体管芯(半导体管芯701、半导体管芯703)。举例而言，每组至少一个半导体管芯(半导体管芯701、半导体管芯703)可包括至少一个系统芯片(system-on-chip，SoC)管芯(半导体管芯701)及/或至少一个存储器管芯(半导体管芯703)。每一SoC管芯(半导体管芯701)可包括应用处理器管芯、中央处理单元管芯或图形处理单元管芯。在一个实施例中，所述至少一个存储器管芯(半导体管芯703)可包括高带宽存储器(highbandwidth memory，HBM)管芯，HBM管芯包括静态随机存取存储器(static random accessmemory，SRAM)管芯的垂直堆叠。在一个实施例中，所述至少一个半导体管芯(半导体管芯701、半导体管芯703)可包括至少一个系统芯片(SoC)管芯及高带宽存储器(HBM)管芯，HBM管芯包括静态随机存取存储器(SRAM)管芯的垂直堆叠，SRAM管芯藉由微凸块内连至彼此且被环氧树脂模塑材料壳体框架(epoxy molding material enclosure frame)在侧向上环绕。
每一半导体管芯(半导体管芯701、半导体管芯703)可包括管芯侧凸块结构780的相应的阵列。半导体管芯(半导体管芯701、半导体管芯703)中的每一者可定位于面朝下的位置中，使得管芯侧凸块结构780面对第一焊料材料部分940。每组至少一个半导体管芯(半导体管芯701、半导体管芯703)可置于相应的单位区域UA内。半导体管芯(半导体管芯701、半导体管芯703)的放置可使用拾取及放置设备(pick andplace apparatus)来实行，使得管芯侧凸块结构780中的每一者可被置于第一焊料材料部分940中的相应一个第一焊料材料部分940的顶表面上。
一般而言，可提供其上包括中介物侧凸块结构938的重布线结构920，且可提供包括相应的一组管芯侧凸块结构780的至少一个半导体管芯(半导体管芯701、半导体管芯703)。所述至少一个半导体管芯(半导体管芯701、半导体管芯703)可使用第一焊料材料部分940接合至重布线结构920，第一焊料材料部分940接合至相应的中介物侧凸块结构938及管芯侧凸块结构780中的相应一个管芯侧凸块结构780。
每组至少一个半导体管芯(半导体管芯701、半导体管芯703)可经由相应的一组第一焊料材料部分940贴合至相应的重布线结构920。在平面图中，单位区域UA内的至少一个缓冲膜(cushioning film)中的每一者可位于单位区域UA中的包括所述至少一个半导体管芯(半导体管芯701、半导体管芯703)的区域之外。所述平面图是沿垂直方向的视图，所述垂直方向是垂直于重布线结构层的平坦顶表面的方向。
图3C是图3A的结构的替代性配置的区的俯视图。图3D是图3A的结构的另一替代性配置的区的俯视图。图3C及图3D中所示的配置仅为例示性的，且可采用半导体管芯(半导体管芯701、半导体管芯703)的任何排列。一般而言，多个半导体管芯(半导体管芯701、半导体管芯703)可贴合至每一中介物900。在一个实施例中，所述多个半导体管芯(半导体管芯701、半导体管芯703)可包括至少一个SoC管芯(半导体管芯701)及至少一个存储器管芯(半导体管芯703)。在一个实施例中，贴合至相应的中介物900的每一多个半导体管芯(半导体管芯701、半导体管芯703)可排列于相应的矩形区域内，使得所述相应的多个半导体管芯(半导体管芯701、半导体管芯703)的子集的侧壁位于相应的矩形区域的四个侧处。
参照图3E，示出高带宽存储器(HBM)管芯810，其可用作图4、图5A及图6的结构内的存储器管芯(半导体管芯703)。HBM管芯810可包括静态随机存取存储器管芯811、静态随机存取存储器管芯812、静态随机存取存储器管芯813、静态随机存取存储器管芯814及静态随机存取存储器管芯815的垂直堆叠，SRAM管芯经由微凸块820内连至彼此且被环氧树脂模塑材料壳体框架816在侧向上环绕。在垂直方向上相邻的随机存取存储器管芯811、随机存取存储器管芯812、随机存取存储器管芯813、随机存取存储器管芯814及随机存取存储器管芯815对之间的间隙可被在侧向上环绕相应的一组微凸块820的HBM底部填充胶材料部分822填充。HBM管芯810可包括管芯侧凸块结构780的阵列，所述阵列被配置成接合至单位区域UA内的中介物侧凸块结构938的阵列的子集。HBM管芯810可被配置成或可不被配置成提供在JEDEC标准(即，由JEDEC固态技术协会(JEDEC Solid State TechnologyAssociation)定义的标准)下界定的高带宽。
参照图4，可在中介物900与接合至中介物900的多组至少一个半导体管芯(半导体管芯701、半导体管芯703)之间的每一间隙中施加第一底部填充胶材料。第一底部填充胶材料可包括此项技术中已知的任何底部填充胶材料。第一底部填充胶材料部分950可形成于中介物900与上覆的一组至少一个半导体管芯(半导体管芯701、半导体管芯703)之间的每一单位区域UA内。第一底部填充胶材料部分950可藉由在位于相应的单位区域UA中的第一焊料材料部分940的相应的阵列周围注射第一底部填充胶材料而形成。可利用任何已知的底部填充胶材料施加方法，所述方法可为例如毛细管底部填充方法(capillary underfillmethod)、模塑底部填充方法或印刷底部填充方法。
在每一单位区域UA内，第一底部填充胶材料部分950可在侧向上环绕并接触单位区域UA内的第一焊料材料部分940中的每一者。第一底部填充胶材料部分950可形成于单位区域UA中的第一焊料材料部分940、中介物侧(中介物上)凸块结构938及管芯侧(管芯上)凸块结构780周围并与单位区域UA中的第一焊料材料部分940、中介物侧(中介物上)凸块结构938及管芯上凸块结构接触。第一底部填充胶材料部分950形成于半导体管芯(半导体管芯701、半导体管芯703)与中介物900之间，且因此，亦被称为管芯中介物(die-interposer)底部填充胶材料部分，或DI底部填充胶材料部分。
单位区域UA中的每一中介物900包括中介物侧(中介物上)凸块结构938。包括相应的一组管芯侧(管芯上)凸块结构780的至少一个半导体管芯(半导体管芯701、半导体管芯703)经由每一单位区域UA内的相应的一组第一焊料材料部分940贴合至中介物侧(中介物上)凸块结构938。在每一单位区域UA内，第一底部填充胶材料部分950在侧向上环绕中介物侧(中介物上)凸块结构938及所述至少一个半导体管芯(半导体管芯701、半导体管芯703)的管芯侧(管芯上)凸块结构780。
一般而言，可在每一对相对的所述至少一个中介物900与至少一组所述至少一个半导体管芯(半导体管芯701、半导体管芯703)之间形成第一底部填充胶材料部分950。在一个实施例中，每一中介物900包括中介物侧(中介物上)凸块结构938，中介物侧(中介物上)凸块结构938位于包括中介物900的第一水平表面901的水平面上方，且第一底部填充胶材料部分950的在水平方向上延伸的部分位于包括中介物900的第一水平表面901的水平面上方。
参照图5A及图5B，可对相应的一组半导体管芯(半导体管芯701、半导体管芯703)的相接组合件与第一底部填充胶材料部分950之间的间隙施加环氧树脂模塑化合物(epoxymolding compound，EMC)。
EMC可包括可被硬化(即，固化)以提供具有足够硬度及机械强度的介电材料部分的含环氧树脂化合物。EMC可包括环氧树脂、硬化剂、硅石(silica，作为填料材料)及其他添加剂。可端视黏度及流动性而以液体形式或固体形式提供EMC。液体EMC提供较佳的处置、良好的流动性、较少的空隙、较佳的填充及较少的流痕(flow mark)。固体EMC提供较小的固化收缩、较佳的基准距(stand-off)及较少的管芯漂移(die drift)。EMC内的高填料含量(例如，85％重量)可缩短模塑的时间，降低模塑的收缩率，且减少模塑的翘曲。EMC中均匀的填料大小分布可减少流痕，且可增强流动性。在其中黏合剂层包含热剥离材料(thermallydebonding material)的实施例中，EMC的固化温度可低于第一黏合剂层311的释放(剥离)温度。举例而言，EMC的固化温度可介于125摄氏度至150摄氏度的范围内。
可在固化温度下对EMC进行固化以形成EMC基质910M，EMC基质910M在侧向上环绕并嵌置一组半导体管芯(半导体管芯701、半导体管芯703)及第一底部填充胶材料部分950的每一组合件。EMC基质910M包括可在侧向上彼此邻接的多个环氧树脂模塑化合物(EMC)管芯框架。每一EMC管芯框架是EMC基质910M的位于相应的单位区域UA内的一部分。因此，每一EMC管芯框架在侧向上环绕并嵌置相应的一组半导体管芯(半导体管芯701、半导体管芯703)及相应的第一底部填充胶材料部分950。纯环氧树脂的杨氏模量(Young’s modulus)为约3.35兆帕(GPa)，且藉由添加添加剂，EMC的杨氏模量可高于纯环氧树脂的杨氏模量。EMC的杨氏模量可大于3.5兆帕(GPa)。
可藉由平坦化工艺来移除EMC基质910M的上覆于包括半导体管芯(半导体管芯701、半导体管芯703)的顶表面的水平面上的部分。举例而言，可利用化学机械平坦化(chemical mechanical planarization，CMP)来移除EMC基质910M的上覆于水平面上的部分。EMC基质910M的剩余部分、半导体管芯(半导体管芯701、半导体管芯703)、第一底部填充胶材料部分950与中介物900的二维阵列的组合构成重构晶圆800W。EMC基质910M的位于单位区域UA内的每一部分构成EMC管芯框架。
参照图6，可对重构晶圆800W的实体上被暴露出的平坦表面(即，EMC基质910M、半导体管芯(半导体管芯701、半导体管芯703)及第一底部填充胶材料部分950的实体上被暴露出的表面)施加第二黏合剂层321。在一个实施例中，第二黏合剂层321可包含与第一黏合剂层311的材料相同的材料，或者可包含与第一黏合剂层311的材料不同的材料。在其中第一黏合剂层311包含热分解黏合剂材料的实施例中，第二黏合剂层321可包含在较高温度下会分解的另一种热分解黏合剂材料，或者可包含光热转换材料。
可将第二载体基底320贴合至第二黏合剂层321。相对于第一载体基底310而言，第二载体基底320可贴合至重构晶圆800W的相对的侧。一般而言，第二载体基底320可包含可用于第一载体基底310的任何材料。第二载体基底320的厚度可介于500微米至2,000微米的范围内，但亦可使用更小或更大的厚度。
可藉由紫外线辐射或者藉由在剥离温度下的热退火来分解第一黏合剂层311。在其中第一载体基底310包含光学透明材料且第一黏合剂层311包括LTHC层的实施例中，可藉由穿过透明载体基底照射紫外光来分解第一黏合剂层311。LTHC层可吸收紫外线辐射并产生热量，此能够分解LTHC层的材料且使得透明的第一载体基底310自重构晶圆800W拆离。在其中第一黏合剂层311包含热分解黏合剂材料的实施例中，可实行在剥离温度下的热退火工艺，以将第一载体基底310自重构晶圆800W拆离。
参照图7，可藉由沉积至少一种金属材料的堆叠及对所述对接进行图案化来形成扇出型接合垫928及第二焊料材料部分290，所述至少一种金属材料可用作金属凸块及焊料材料层。用于扇出型接合垫928的金属填充材料可包括铜。其他合适的材料亦处于本实用新型的涵盖范围内。扇出型接合垫928的厚度可介于5微米至100微米的范围内，但亦可使用更小或更大的厚度。扇出型接合垫928及第二焊料材料部分290可具有矩形、被修圆的矩形或圆形的水平横截面形状。其他合适的形状亦处于本实用新型的涵盖范围内。在其中扇出型接合垫928被形成为受控塌陷芯片连接(controlled collapse chip connection，C4)垫的实施例中，扇出型接合垫928的厚度可介于5微米至50微米的范围内，但亦可使用更小或更大的厚度。在一些实施例中，扇出型接合垫928可为或者包括凸块下金属(under bumpmetallurgy，UBM)结构。扇出型接合垫928的配置不限于扇出型结构。作为另外一种选择，扇出型接合垫928可被配置成用于微凸块接合(即，C2接合)，且可具有介于30微米至100微米范围内的厚度，但亦可使用更小或更大的厚度。在此种实施例中，扇出型接合垫928可被形成为侧向尺寸介于10微米至25微米的范围内且节距(pitch)介于20微米至50微米的范围内的微凸块(例如，铜柱)阵列。
扇出型接合垫928及第二焊料材料部分290可相对于中介层形成于EMC基质910M及由多组半导体管芯(半导体管芯701、半导体管芯703)形成的二维阵列的相对的侧上。中介层包括中介物900的三维阵列。每一中介物900可位于相应的单位区域UA内。每一中介物900可包括重布线介电层922、嵌置于重布线介电层922中的重布线配线内连线924以及扇出型接合垫928。扇出型接合垫928可相对于重布线介电层922位于中介物侧(中介物上)凸块结构938的相对的侧上，且可电性连接至中介物侧(中介物上)凸块结构938中的相应一个中介物侧(中介物上)凸块结构938。
参照图8，可藉由紫外线辐射或者藉由在剥离温度下的热退火来分解第二黏合剂层321。在其中第二载体基底320包含光学透明材料且第二黏合剂层321包括LTHC层的实施例中，可藉由穿过透明载体基底照射紫外光来分解第二黏合剂层321。在其中第二黏合剂层321包含热分解黏合剂材料的实施例中，可实行在剥离温度下的热退火工艺，以将第二载体基底320自重构晶圆800W拆离。
参照图9，可随后藉由实行切割工艺来沿切割通道对包括扇出型接合垫928的重构晶圆800W进行切割。切割通道与成对的相邻管芯区域(单位区域UA)之间的边界对应。来自重构晶圆800W的每一切割单元可包括扇出型封装800。换言之，多组半导体管芯(半导体管芯701、半导体管芯703)的二维阵列、第一底部填充胶材料部分950的二维阵列、EMC基质910M与中介物900的二维阵列的组合件的每一切割部分构成扇出型封装800。EMC基质910M的每一切割部分构成模塑化合物管芯框架910。中介层(其包括中介物900的二维阵列)的每一切割部分构成中介物900。
参照图10A及图10B，示出藉由在图9的工艺步骤处切割所述结构而获得的扇出型封装800。扇出型封装800包括：中介物900，包括中介物侧(中介物上)凸块结构938；至少一个半导体管芯(半导体管芯701、半导体管芯703)，包括经由相应的一组第一焊料材料部分940贴合至中介物侧(中介物上)凸块结构938的相应的一组管芯侧(管芯上)凸块结构780；第一底部填充胶材料部分950，在侧向上环绕中介物侧(中介物上)凸块结构938及所述至少一个半导体管芯(半导体管芯701、半导体管芯703)的管芯侧(管芯上)凸块结构780。
扇出型封装800可包括模塑化合物管芯框架910，模塑化合物管芯框架910在侧向上环绕所述至少一个半导体管芯(半导体管芯701、半导体管芯703)且包含模塑化合物材料。在一个实施例中，模塑化合物管芯框架910可包括在垂直方向上与中介物900的侧壁重合的侧壁(即，位于与中介物900的侧壁相同的垂直平面内)。一般而言，在每一扇出型封装800内形成第一底部填充胶材料部分950之后，可在所述至少一个半导体管芯(半导体管芯701、半导体管芯703)周围形成模塑化合物管芯框架910。模塑化合物材料接触中介物900的平坦表面的周边部分。
参照图11A及图11B，提供封装基底200。封装基底200可为包括芯基底210的有芯封装基底，或者不包括封装芯(package core)的无芯封装基底。作为另外一种选择，封装基底200可包括集成封装基底上系统(system-on-integratedpackaging substrate，SoIS)，SoIS包括重布线层及/或层间介电层、至少一个嵌置式中介物(例如，硅中介物)。此种系统集成封装基底可包括使用焊料材料部分、微凸块、底部填充胶材料部分(例如，模塑底部填充胶材料部分)及/或黏合膜的层对层内连线。尽管使用基底封装来阐述本实用新型，然而应理解，本实用新型的范围不受任何特定类型的基底封装的限制且可包括SoIS。芯基底210可包括玻璃环氧树脂板，所述玻璃环氧树脂板包括板穿孔(through-plate hole)的阵列。包含金属材料的芯穿孔(through-core via)结构214的阵列可设置于板穿孔中。每一芯穿孔结构214可包括或可不包括圆柱形中空部。可选地，可使用介电衬层212来将芯穿孔结构214与芯基底210电性隔离开。
封装基底200可包括板侧表面层状电路(surface laminar circuit，SLC)240及芯片侧表面层状电路(SLC)260。板侧SLC可包括嵌置板侧配线内连线244的板侧绝缘层242。芯片侧SLC 260可包括嵌置芯片侧配线内连线264的芯片侧绝缘层262。板侧绝缘层242及芯片侧绝缘层262可包含感旋光性环氧树脂材料，感旋光性环氧树脂材料可以微影方式被图案化且随后被固化。板侧配线内连线244及芯片侧配线内连线264可包含铜，所述铜可藉由电镀而沉积于板侧绝缘层242或芯片侧绝缘层262中的图案内。
在一个实施例中，封装基底200包括芯片侧表面层状电路260及板侧表面层状电路240，芯片侧表面层状电路260包括连接至芯片侧接合垫268的阵列的芯片侧配线内连线264，芯片侧接合垫268可接合至第二焊料材料部分290的阵列，板侧表面层状电路240包括连接至板侧接合垫248的阵列的板侧配线内连线244。板侧接合垫248的阵列被配置成容许经由焊料球进行接合。芯片侧接合垫268的阵列可被配置成容许经由C4焊料球进行接合。一般而言，可使用任何类型的封装基底200。尽管使用其中封装基底200包括芯片侧表面层状电路260及板侧表面层状电路240的实施例来阐述本实用新型，但本文中明确涵盖以下实施例：在所述实施例中，省略芯片侧表面层状电路260及板侧表面层状电路240中的一者，或者使用例如微凸块等接合结构的阵列进行代替的实施例。在例示性实例中，可使用微凸块的阵列或接合结构的任何其他阵列来代替芯片侧表面层状电路260。
参照图12，扇出型封装800可设置于封装基底200之上，其中第二焊料材料部分290的阵列位于封装基底200与扇出型封装800之间。在其中第二焊料材料部分290形成于扇出型封装800的扇出型接合垫928上的实施例中，第二焊料材料部分290可设置于封装基底200的芯片侧接合垫268上。可实行回焊工艺以对第二焊料材料部分290进行回焊，藉此诱发扇出型封装800与封装基底200之间的接合。每一第二焊料材料部分290可接合至扇出型接合垫928中的相应一个扇出型接合垫928及芯片侧接合垫268中的相应一个芯片侧接合垫268。在一个实施例中，第二焊料材料部分290可包括C4焊料球，且扇出型封装800可经由C4焊料球的阵列贴合至封装基底200。一般而言，扇出型封装800可接合至封装基底200，使得中介物900藉由焊料材料部分(例如，第二焊料材料部分290)的阵列接合至封装基底200。
藉由施加第二底部填充胶材料且使第二底部填充胶材料成形，可在第二焊料材料部分290周围形成第二底部填充胶材料部分292。可藉由在对第二焊料材料部分290进行回焊之后在第二焊料材料部分290的阵列周围注射第二底部填充胶材料来形成第二底部填充胶材料部分292。可利用任何已知的底部填充胶材料施加方法，所述方法可为例如毛细管底部填充方法、模塑底部填充方法或印刷底部填充方法。
第二底部填充胶材料部分292可形成于中介物900与封装基底200之间。第二底部填充胶材料部分292可接触第二焊料材料部分290(其可为C4焊料球或C2焊料顶盖)中的每一者，且可接触扇出型封装800的垂直侧壁。第二底部填充胶材料部分在侧向上环绕并接触第二焊料材料部分290的阵列及扇出型封装800。
在一个实施例中，扇出型封装800包括模塑化合物管芯框架910，模塑化合物管芯框架910在侧向上环绕所述至少一个半导体管芯(半导体管芯701、半导体管芯703)且接触中介物900的顶表面的周边部分。第二底部填充胶材料部分292可形成于模塑化合物管芯框架910的侧壁正上方。
一般而言，提供包括中介物900及半导体管芯(半导体管芯701、半导体管芯703)的组合件(例如，扇出型封装800)。可使用焊料材料部分的阵列(例如，第二焊料材料部分290)将所述组合件贴合至封装基底200。
参照图13A及图13B且根据本实用新型的态样，示出被配置成贴合至中介物900及半导体管芯(半导体管芯701、半导体管芯703)的组合件的盖结构294。图13A是根据本实用新型实施例的第一盖结构294的仰视图。图13B是沿图13A的垂直平面B-B’的第一盖结构294的垂直剖视图。
盖结构294具有在俯视图中与图13中所示的中介物900及半导体管芯(半导体管芯701、半导体管芯703)的组合件(例如，扇出型封装800)相同或近似相同的区域。根据本实用新型的实施例，盖结构294包括第一板部分2941、第二板部分2942及多个脚部分294F，第一板部分2941具有第一厚度t1，第二板部分2942具有小于第一厚度t1的第二厚度t2并在侧向上环绕及邻接于第一板部分2941，所述多个脚部分294F具有第三厚度t3并邻接于第二板部分2942且与第一板部分2941在侧向上间隔开。
在一个实施例中，第一板部分2941可位于在平面图中与中介物900具有区域交叠的中介物投影区中。中介物投影区是指由中介物900在水平面上的垂直投影所界定的区，并且在俯视图中与中介物900的区域重合。在一个实施例中，第二板部分2942可位于中介物投影区之外。在一个实施例中，第一板部分2941与第二板部分2942之间的边界可与中介物900的区域重合或实质上重合。
在一个实施例中，脚部分294F中的每一者沿与盖结构294的侧壁中的一者平行的相应的侧向方向在侧向上延伸。在一个实施例中，在平面图中，盖结构294的外侧壁可沿盖结构294的区域的周边定位，并且可包括沿第一水平方向hd1在侧向上延伸的第一外侧壁及沿垂直于第一水平方向hd1的第二水平方向hd2在侧向上延伸的第二外侧壁。在此实施例中，脚部分294F中的每一者可沿第一水平方向hd1或沿第二水平方向hd2在侧向上延伸。在一个实施例中，脚部分294F中的每一者可沿相应的侧向方向(第一水平方向hd1或第二水平方向hd2)具有相应的脚长度FL。
在一个实施例中，相应的脚长度FL小于第一板部分2941沿相应的侧向方向(第一水平方向hd1或第二水平方向hd2)的最大侧向尺寸。在一个实施例中，第一板部分2941可具有矩形形状或被修圆的矩形形状(即，藉由对四个隅角进行修圆而自矩形得到的形状)，并且可沿第一水平方向hd1具有第一板宽度P1W且可沿第二水平方向hd2具有第一板长度P1L。在此实施例中，脚长度FL中的每一者可小于第一板宽度P1W且可小于第一板长度P1L。
在一个实施例中，所述多个脚部分294F中的每一者具有可与第一板部分2491的相应的侧壁平行的相应的纵向侧壁，可具有较第一板部分2941的相应的侧壁小的侧向厚度，并且可与第一板部分2941的相应的侧壁在侧向上间隔开相应的均匀间距，所述均匀间距等于第二板部分2942的相应的通道区段CS的宽度(其在本文中被称为通道宽度CW)。
尽管使用其中所有脚长度FL皆相同的实施例阐述了本实用新型，然而本文中明确涵盖沿第一水平方向hd1的脚长度FL不同于沿第二水平方向hd2的脚长度FL的实施例。
在一个实施例中，第二板部分2942可包括位于第一板部分2941与脚部分294F中的相应一个脚部分294F之间的四个通道区段CS。在一个实施例中，所述四个通道区段CS中的每一者沿第一板部分2941与脚部分294F中最近的一个脚部分294F之间的侧向间距的方向具有均匀的通道宽度CW。在一个实施例中，第二板部分2942包括邻接于所述四个通道区段CS的四个隅角板区段CPS。在一个实施例中，脚部分294F中的每一者沿与自第一板部分2491分隔开的方向垂直的水平方向(第一水平方向hd1或第二水平方向hd2)具有相应的脚长度FL，并且沿与自第一板部分2491分隔开的方向平行的另一水平方向(第一水平方向hd1或第二水平方向hd2)具有相应的脚宽度FW。一般而言，脚宽度FW小于脚长度FL。
在一个实施例中，所述四个隅角板区段CPS中的每一者可具有沿第一水平方向hd1的相应的第一侧向尺寸DGX及沿第二水平方向hd2的相应的第二侧向尺寸DGY。在一个实施例中，第一侧向尺寸DGX及第二侧向尺寸DGY中的每一者大于脚部分294F的任何脚宽度FW。
在一个实施例中，第二板部分2942的所述四个隅角板区段CPS邻接于盖结构294的相应的一对两个最外侧壁。在一个实施例中，脚部分294F中的每一者包括相应的纵向侧壁(例如，面对第一板部分2941的内部纵向侧壁)，所述相应的纵向侧壁具有顶部边缘，顶部边缘在上覆于包括第一板部分2941的底表面的水平面上的水平面内邻接于第二板部分2942。
如自底侧所看到，盖结构294包括位于第二板部分2942的通道区段CS的区域中的四个沟渠。在一个实施例中，第一板部分2941的顶表面、第二板部分2942的顶表面与所述多个脚部分294F的顶表面位于同一水平面内。换言之，盖结构294的整个顶表面可位于同一水平面内。
盖结构294的几何特征的各种参数可根据需要达到优化。表1列出图13A及图13B中的参数的子集的值，其不限制参数的值而是用作例示性实例。
表1：本实用新型的盖结构294的一些参数的典型值。
参照图14A及图14B且根据本实用新型的态样，示出被配置成贴合至中介物900及半导体管芯(半导体管芯701、半导体管芯703)的组合件的替代性盖结构294。图13A是根据本实用新型实施例的第一盖结构294的仰视图。图13B是沿图13A的垂直平面B-B’的第一盖结构294的垂直剖视图。
盖结构294具有在俯视图中与图13所示的中介物900及半导体管芯(半导体管芯701、半导体管芯703)的组合件(例如，扇出型封装800)相同或近似相同的区域。根据本实用新型的实施例，盖结构294包括第一板部分2941、第二板部分2942及多个脚部分294F，第一板部分2941具有第一厚度t1，第二板部分2942具有小于第一厚度t1的第二厚度t2并在侧向上环绕及邻接于第一板部分2941，所述多个脚部分294F具有第三厚度t3并邻接于第二板部分2942且与第一板部分2941在侧向上间隔开。此外，盖结构294可包括四个缘部分294R。缘部分294R中的每一者连接至相应的一对脚部分294F，且界定盖结构294的外边界的一部分。
在一个实施例中，第一板部分2941可位于在平面图中与中介物900具有区域交叠的中介物投影区中。中介物投影区是指由中介物900在水平面上的垂直投影所界定的区，且在俯视图中与中介物900的区域重合。在一个实施例中，第二板部分2942可位于中介物投影区之外。在一个实施例中，第一板部分2941与第二板部分2942之间的边界可与中介物900的区域重合或实质上重合。
在一个实施例中，脚部分294F中的每一者沿与盖结构294的侧壁中的一者平行的相应的侧向方向在侧向上延伸。在一个实施例中，在平面图中，盖结构294的外侧壁可沿盖结构294的区域的周边定位，且可包括沿第一水平方向hd1在侧向上延伸的第一外侧壁及沿垂直于第一水平方向hd1的第二水平方向hd2在侧向上延伸的第二外侧壁。在此实施例中，脚部分294F中的每一者可沿第一水平方向hd1或沿第二水平方向hd2在侧向上延伸。在一个实施例中，脚部分294F中的每一者沿相应的侧向方向(第一水平方向hd1或第二水平方向hd2)可具有相应的脚长度FL。
缘部分294R中的每一者可包括沿第一水平方向hd1在侧向上延伸的第一区段及沿第二水平方向hd2在侧向上延伸的第二区段。一般而言，每一缘部分294R可具有「L形状的」水平横截面形状。每一缘部分294R的侧向宽度在本文中被称为缘宽度RW，缘宽度RW小于脚宽度FW。缘宽度RW可为例如约3毫米。缘部分294R的每一内侧壁的高度可与脚部分294F的每一内侧壁的高度h相同。
在一个实施例中，相应的脚长度FL小于第一板部分2941沿相应的侧向方向(第一水平方向hd1或第二水平方向hd2)的最大侧向尺寸。在一个实施例中，第一板部分2941可具有矩形形状或被修圆的矩形形状(即，藉由对所述四个隅角进行修圆而自矩形得到的形状)，并且可沿第一水平方向hd1具有第一板宽度P1W且可沿第二水平方向hd2具有第一板长度P1L。在此实施例中，脚长度FL中的每一者可小于第一板宽度P1W且可小于第一板长度P1L。
在一个实施例中，所述多个脚部分294F中的每一者具有与第一板部分2941的相应的侧壁平行的相应的纵向侧壁，具有较第一板部分2941的相应的侧壁小的侧向厚度，并且与第一板部分2941的相应的侧壁在侧向上间隔开相应的均匀间距，所述均匀间距等于第二板部分2942的相应的通道区段CS的宽度(其在本文中被称为通道宽度CW)。
尽管使用其中所有脚长度FL皆相同的实施例阐述了本实用新型，然而本文中明确涵盖沿第一水平方向hd1的脚长度FL不同于沿第二水平方向hd2的脚长度的实施例。
在一个实施例中，第二板部分2942包括位于第一板部分2941与脚部分294F中的相应一个脚部分294F之间的四个通道区段CS。在一个实施例中，所述四个通道区段CS中的每一者沿第一板部分2941与脚部分294F中最近的一个脚部分294F之间的侧向间距的方向具有均匀的通道宽度CW。在一个实施例中，第二板部分2942包括邻接于所述四个通道区段CS的四个隅角板区段CPS。在一个实施例中，脚部分294F中的每一者沿与自第一板部分2491分隔开的方向垂直的水平方向(第一水平方向hd1或第二水平方向hd2)具有相应的脚长度FL，且沿与自第一板部分2491分隔开的方向平行的另一水平方向(第一水平方向hd1或第二水平方向hd2)具有相应的脚宽度FW。一般而言，脚宽度FW小于脚长度FL。
在一个实施例中，所述四个隅角板区段CPS中的每一者具有沿第一水平方向hd1的相应的第一侧向尺寸DGX及沿第二水平方向hd2的相应的第二侧向尺寸DGY。在一个实施例中，第一侧向尺寸DGX及第二侧向尺寸DGY中的每一者大于脚部分294F的任何脚宽度FW。所述四个隅角板区段CPS中的每一者可由缘部分294R及一对脚部分294F在侧向上界定。
在一个实施例中，第二板部分2942的所述四个隅角板区段CPS藉由盖结构294的相应的缘部分294R而与盖结构294的最外侧壁在侧向上间隔开，所述缘部分294R具有与脚部分294F相同的垂直程度。在一个实施例中，脚部分294F中的每一者包括相应的纵向侧壁(例如，面对第一板部分2941的内部纵向侧壁)，所述相应的纵向侧壁具有在水平面内与第二板部分2942邻接的顶部边缘，所述水平面上覆于包括第一板部分2491的底表面的水平面。
如自底侧所看到，盖结构294包括在侧向上环绕第一板部分2941并被脚部分294F在侧向上环绕的缘沟渠(moat trench)。在一个实施例中，第一板部分2941的顶表面、第二板部分2942的顶表面、所述多个脚部分294F的顶表面与所述多个缘部分294R的顶表面位于同一水平面内。换言之，盖结构294的整个顶表面可位于同一水平面内。盖结构294的几何特征的各种参数可根据需要达到优化。
参照图15A至图15D且根据本实用新型的实施例，图13A及图13B的盖结构294可贴合至图12所示的封装基底200及半导体管芯(半导体管芯701、半导体管芯703)的组合件(例如，扇出型封装800)。图15A至图15D是根据本实用新型实施例的包括第一盖结构294的结构的第一实施例的各种视图。图15A、图15B及图15C是所述结构的第一实施例的垂直剖视图。图15D是所述结构的第一实施例的俯视图。图15D中的垂直平面A-A’是图15A的垂直剖视图的切面，图15D中的垂直平面B-B’是图15B的垂直剖视图的切面，且图15D中的垂直平面C-C’是图15C的垂直剖视图的切面。
一般而言，盖结构294的所述多个脚部分294F可经由黏合剂部分293贴合至封装基底200的平坦表面，使得盖结构294覆盖组合件(例如，扇出型封装800)。在此实施例中，黏合剂部分293可被施加至封装基底200的前表面的周边部分及盖结构294的脚部分294F的底表面中的至少一者，且盖结构294的脚部分294F及封装基底200可在进行固化的同时彼此挤靠于一起。在例示性实例中，黏合剂部分293可包含混合聚合物黏合剂材料(即，改质硅酮(modified silicone，MS)聚合物黏合剂材料)，所述混合聚合物黏合剂材料为基于改质硅烷聚合物的一体式弹性黏合剂，改质硅烷聚合物在暴露于湿气时会固化以形成高效能弹性体。
在一个实施例中，可在组合件(例如，扇出型封装800)的顶表面与第一板部分2941的底表面之间形成热界面材料(thermal interface material，TIM)层295，使得TIM层295接触组合件(例如，扇出型封装800)的顶表面及第一板部分2941的底表面。在一个实施例中，TIM层295可具有大于约2瓦/米·开尔文(W/m·K)、及/或大于10瓦/米·开尔文及/或大于50瓦/米·开尔文的热导率。TIM层295可包含作为基础材料的聚合物、树脂或环氧树脂，以及提高其热导率的填料。所述填料可包括介电填料，例如氧化铝、氧化镁、氮化铝、氮化硼及金刚石粉末。所述填料亦可为金属填料，例如银、铜、铝及类似金属填料。所述填料可为球形微粒的形式。替代性热界面材料亦可用于TIM层295。在一个实施例中，TIM层295的周边可与扇出型封装800的顶表面的周边及/或第一板部分2941的周边重合或实质上重合。在一个实施例中，TIM层295可包含环氧树脂系热界面材料。
在一个实施例中，在将盖结构294的所述多个脚部分294F贴合至封装基底200的平坦表面时，第一板部分2941可定位于在平面图中与中介物900具有区域交叠的中介物投影区中。在一个实施例中，在将盖结构294的所述多个脚部分294F贴合至封装基底200的平坦表面时，第二板部分2942可定位于中介物投影区之外。
在一个实施例中，第一板部分2941可位于在平面图中与中介物900具有区域交叠的中介物投影区中。中介物投影区是指由中介物900在水平面上的垂直投影所界定的区，并且在俯视图中与中介物900的区域重合。在一个实施例中，第二板部分2942可位于中介物投影区之外。在一个实施例中，第一板部分2941与第二板部分2942之间的边界可与中介物900的区域重合或实质上重合。
在一个实施例中，在将盖结构的所述多个脚部分294F贴合至封装基底200的平坦表面时，形成在侧向上环绕第一板部分2941及组合件(例如，扇出型封装800)的盖内(intra-lid)空腔299。盖内空腔299被脚部分294F在侧向上环绕。盖内空腔299经由位于脚部分294F之间的多个开口连接至位于盖结构294的最外侧壁之外的环境。
参照图16A至图16D且根据本实用新型的替代实施例，图14A及图14B的盖结构294可贴合至图12所示的封装基底200及半导体管芯(半导体管芯701、半导体管芯703)的组合件(例如，扇出型封装800)。图16A至图16D是根据本实用新型实施例的包括第二盖结构294的结构的第二实施例的各种视图。图16A、图16B及图16C是所述结构的第二实施例的垂直剖视图。图16D是所述结构的第二实施例的俯视图。图16D中的垂直平面A-A’是图16A的垂直剖视图的切面，图16D中的垂直平面B-B’是图16B的垂直剖视图的切面，且图16D中的垂直平面C-C’是图16C的垂直剖视图的切面。
在一个实施例中，在将盖结构的所述多个脚部分294F贴合至封装基底200的平坦表面时，形成在侧向上环绕第一板部分2941及组合件(例如，扇出型封装800)的盖内空腔299。盖内空腔299被脚部分294F在侧向上环绕。盖内空腔299被包封于盖结构294内，且藉由脚部分294F与盖结构294的缘部分294R的组合而与位于盖结构294的最外侧壁之外的环境断开，缘部分294R连接脚部分294F且具有较脚部分294F小的侧向厚度。
参照图17A及图17B，在平面图中示出图15A至图15D中的结构的第一实施例中的替代性半导体管芯排列。图17A的配置对应于图3C所示的半导体管芯(半导体管芯701、半导体管芯703)的配置。图17B的配置对应于图3D所示的半导体管芯(半导体管芯701、半导体管芯703)的配置。一般而言，半导体管芯(半导体管芯701、半导体管芯703)的任何排列可与图15A至图15D中的结构的第一实施例结合使用。
参照图18A及图18B，在平面图中示出图16A至图16D中的结构的第二实施例中的替代性半导体管芯排列。图18A的配置对应于图3C所示的半导体管芯(半导体管芯701、半导体管芯703)的配置。图18B的配置对应于图3D所示的半导体管芯(半导体管芯701、半导体管芯703)的配置。一般而言，半导体管芯(半导体管芯701、半导体管芯703)的任何排列可与图16A至图16D中的结构的第一实施例结合使用。
参照图19，可提供包括印刷电路板(printed circuitboard，PCB)基底110及PCB接合垫180的PCB 100。PCB 100包括位于PCB基底110的至少一个侧上的印刷电路系统(未示出)。可形成焊接接头190的阵列，以将板侧接合垫248的阵列接合至PCB接合垫180的阵列。可藉由在板侧接合垫248的阵列与PCB接合垫180的阵列之间设置焊料球的阵列且藉由对焊料球的阵列进行回焊来形成焊接接头190。可藉由施加底部填充胶材料且使底部填充胶材料成形而在焊接接头190周围形成底部填充胶材料部分192。封装基底200经由焊接接头190的阵列贴合至PCB 100。
图20是示出根据本实用新型实施例的用于形成芯片封装结构的步骤的流程图。
参照步骤2010及图1A至图10B，提供包括中介物900及半导体管芯(半导体管芯701、半导体管芯703)的组合件(例如，扇出型封装800)。
参照步骤2020及图11A至图12，使用焊料材料部分(例如，第二焊料材料部分290的阵列)将组合件贴合至封装基底200。
参照步骤2030以及图13A、图13B、图14A及图14B，提供盖结构294，盖结构294包括第一板部分2941、第二板部分2942及多个脚部分294F，第一板部分2941具有第一厚度t1，第二板部分2942具有小于第一厚度t1的第二厚度t2且在侧向上环绕及邻接于第一板部分2941，所述多个脚部分294F邻接于第二板部分2942且在侧向上与第一板部分2941间隔开。
参照步骤2040及图15A至图19，可经由黏合剂部分293将盖结构294的所述多个脚部分294F贴合至封装基底200的平坦表面，使得盖结构294覆盖组合件(例如，扇出型封装800)。
共同参照本实用新型的所有附图且根据本实用新型的各种实施例，提供芯片封装结构，所述芯片封装结构包括：组合件(例如，扇出型封装800)，包括中介物900及半导体管芯(半导体管芯701、半导体管芯703)；封装基底200，经由焊料材料部分(例如，第二焊料材料部分290)贴合至组合件(例如，扇出型封装800)；以及盖结构294，贴合至封装基底200，且盖结构294包括：第一板部分2941，具有第一厚度t1且位于在平面图中与中介物900具有区域交叠的中介物投影区中；第二板部分2942，具有小于第一厚度t1的第二厚度t2，在侧向上环绕及邻接于第一板部分2941且位于中介物投影区之外；以及多个脚部分294F，邻接于第二板部分2942，在侧向上与第一板部分2941隔开且经由相应的黏合剂部分293贴合至封装基底200的相应的顶表面区段。
在一个实施例中，所述多个脚部分294F中的每一者沿与盖结构294的侧壁中的一者平行的相应的侧向方向(第一水平方向hd1或第二水平方向hd2)在侧向上延伸，且沿相应的侧向方向(第一水平方向hd1或第二水平方向hd2)具有相应的脚长度FL；并且相应的脚长度FL小于第一板部分2941沿相应的侧向方向(第一水平方向hd1或第二水平方向hd2)的最大侧向尺寸。
在一个实施例中，第二板部分2942包括位于第一板部分2941与脚部分294F中的相应一个脚部分294F之间的四个通道区段CS。在一个实施例中，所述四个通道区段CS中的每一者沿第一板部分2941及脚部分294F中最近的一个脚部分294F之间的侧向间距的方向具有均匀的通道宽度CW。在一个实施例中，第二板部分2942包括与所述四个通道区段CS邻接的四个隅角板部分区段CPS；并且脚部分294F中的每一者沿与自第一板部分2491分隔开的方向垂直的水平方向(第一水平方向hd1或第二水平方向hd2)具有相应的脚长度FL，且沿与自第一板部分2491分隔开的方向平行的另一水平方向(第一水平方向hd1或第二水平方向hd2)具有相应的脚宽度FW。
在一个实施例中，所述四个隅角板部分区段CPS中的每一者具有沿第一水平方向hd1的相应的第一侧向尺寸DGX及沿第二水平方向hd2的相应的第二侧向尺寸DGY；并且第一侧向尺寸DGX及第二侧向尺寸DGY中的每一者大于脚部分294F的任何脚宽度FW。
在一个实施例中，第二板部分2942的所述四个隅角板部分区段CPS邻接于盖结构294的相应的一对两个最外侧壁。在一个实施例中，第二板部分2942的所述四个隅角板部分区段CPS藉由盖结构294的相应的缘部分294R而在侧向上与盖结构294的最外侧壁间隔开，缘部分294R具有与脚部分294F相同的垂直程度。
在一个实施例中，脚部分294F中的每一者包括相应的纵向侧壁(例如，内部纵向侧壁)，所述相应的纵向侧壁具有：顶部边缘，在上覆于包括第一板部分2941的底表面的水平面上的水平面内邻接于第二板部分2942；以及底部边缘，位于下伏于组合件(例如，扇出型封装800)的最底表面下的另一水平面内。
在一个实施例中，芯片封装结构包括热界面材料(TIM)层295，热界面材料层295位于组合件(例如，扇出型封装800)的顶表面与第一板部分2941的底表面之间并与组合件的顶表面及第一板部分2941的底表面接触。
在一个实施例中，芯片封装结构包括盖内空腔299，盖内空腔299在侧向上环绕第一板部分2941及组合件(例如，扇出型封装800)，且被脚部分294F在侧向上环绕，其中盖内空腔299经由位于脚部分294F之间的多个开口连接至位于盖结构294的最外侧壁之外的环境，如图15A至图15D所示。
在一个实施例中，芯片封装结构包括盖内空腔299，盖内空腔299在侧向上环绕第一板部分2941及组合件(例如，扇出型封装800)，且被脚部分294F在侧向上环绕，其中盖内空腔299被包封于盖结构294内，且藉由脚部分294F与盖结构294的缘部分294R的组合而与位于盖结构294的最外侧壁之外的环境断开，缘部分294R连接脚部分294F且具有较脚部分294F小的侧向厚度，如图16A至图16D所示。
根据本实用新型的另一态样，提供一种芯片封装结构，所述芯片封装结构包括：组合件(例如，扇出型封装800)，包括中介物900及半导体管芯(半导体管芯701、半导体管芯703)；封装基底200，经由焊料材料部分(例如，第二焊料材料部分290)贴合至组合件(例如，扇出型封装800)；以及盖结构294，贴合至封装基底200，且所述盖结构294包括：第一板部分2941，具有第一厚度t1且位于在平面图中具有与中介物900相同的区域的中介物投影区中；第二板部分2942，具有小于第一厚度t1的第二厚度t2，在侧向上环绕及邻接于第一板部分2941且位于中介物投影区之外；以及多个脚部分294F，邻接于第二板部分2942，其中第一板部分2941的顶表面、第二板部分2942的顶表面与所述多个脚部分294F的顶表面位于同一水平面内。
在一个实施例中，所述多个脚部分294F中的每一者具有与第一板部分2941的相应的侧壁平行的相应的纵向侧壁，具有较第一板部分2941的相应的侧壁小的侧向厚度，并且与第一板部分2491的相应的侧壁在侧向上间隔开相应的均匀间距，所述均匀间距等于第二板部分2942的相应的通道区段CS的宽度。
根据本实用新型的又一态样，提供一种形成芯片封装结构的方法，所述方法包括：提供包括中介物及半导体管芯的组合件；使用焊料材料部分将所述组合件贴合至封装基底；提供包括第一板部分、第二板部分及多个脚部分的盖结构，所述第一板部分具有第一厚度，所述第二板部分具有小于所述第一厚度的第二厚度且在侧向上环绕及邻接于所述第一板部分，所述多个脚部分邻接于所述第二板部分且在侧向上与所述第一板部分间隔开；以及经由黏合剂部分将所述盖结构的所述多个脚部分贴合至所述封装基底的平坦表面，使得所述盖结构覆盖所述组合件。
在一个实施例中，当将所述盖结构的所述多个脚部分贴合至所述封装基底的所述平坦表面时，所述第一板部分位于在平面图中与所述中介物具有区域交叠的中介物投影区中；并且当将所述盖结构的所述多个脚部分贴合至所述封装基底的所述平坦表面时，所述第二板部分位于所述中介物投影区之外。
在一个实施例中，所述方法还包括在所述组合件的顶表面与所述第一板部分的底表面之间形成热界面材料层，使得所述热界面材料层接触所述组合件的所述顶表面及所述第一板部分的所述底表面。
在一个实施例中，当将所述盖结构的所述多个脚部分贴合至所述封装基底的所述平坦表面时，形成在侧向上环绕所述第一板部分及所述组合件的盖内空腔；所述盖内空腔被所述多个脚部分在侧向上环绕；并且所述盖内空腔经由位于所述多个脚部分之间的多个开口连接至位于所述盖结构的最外侧壁之外的环境。
在一个实施例中，当将所述盖结构的所述多个脚部分贴合至所述封装基底的所述平坦表面时，形成在侧向上环绕所述第一板部分及所述组合件的盖内空腔；所述盖内空腔被所述多个脚部分在侧向上环绕；并且所述盖内空腔被包封于所述盖结构内，且藉由所述多个脚部分及所述盖结构的多个缘部分的组合而与位于所述盖结构的最外侧壁之外的环境断开，所述多个缘部分连接所述多个脚部分且具有较所述多个脚部分小的侧向厚度。
在一个实施例中，所述多个脚部分中的每一者具有与所述第一板部分的相应的侧壁平行的相应的纵向侧壁，具有较所述第一板部分的所述相应的侧壁小的侧向厚度，且在侧向上与所述第一板部分的所述相应的侧壁间隔开相应的均匀间距，所述均匀间距等于所述第二板部分的相应的通道区段的宽度。
本实用新型的各种实施例可降低位于中介物900与封装基底200之间的底部填充胶材料部分(例如，第二底部填充胶材料部分292)的隅角分层的风险。由本实用新型的发明者所实行的仿真显示，相较于第一板部分与第二板部分之间不存在厚度差(即，第二厚度t2＝第一厚度t1)且所有脚部分被合并为单个连续结构的比较结构而言，本实用新型实施例的结构中的第二底部填充胶材料部分292分层的概率可降低6％至14％的范围内的百分比。所述仿真亦显示，相较于比较结构而言，本实用新型实施例的结构中的黏合剂部分293分层的概率可降低约70％的百分比。因此，本实用新型实施例的结构可增强芯片封装结构的机械可靠性。
根据本实用新型各种实施例的盖结构294提供了容许对盖结构294的各种部分的刚度进行局部独立控制的有利结构特征。此种结构特征包括以下结构特征中的一或多者：将盖结构294的位于非中介物投影区中的区域减薄；移除盖结构294的四个隅角处的盖脚(lid foot)区段；以及藉由独立控制脚长度及脚宽度来控制盖脚刚度。所述结构特征中的每一者及/或所述结构特征的组合为本文中所公开的各种实施例盖结构294提供了增强的机械性质。所述增强的机械性质包括藉由释放机械应力来防止在侧向上环绕第二焊料材料部分290(其可为C4凸块)的第二底部填充胶材料部分292的隅角区中的底部填充胶破裂，机械应力可能会在芯片封装的运作期间或者在可靠性测试期间因半导体管芯(半导体管芯701、半导体管芯703)与封装基底200之间的热膨胀系数(coefficients ofthermalexpansion，CTE)不匹配而产生且被施加至第二底部填充胶材料部分292。此外，盖结构294的实施例结构特征可在芯片封装自在峰值运作期间可能达到的高温冷却至空闲期间的低温期间减少黏合剂层(黏合剂部分293)的应力剥除，藉此防止及/或减少黏合剂分层且增加总体芯片封装寿命。
各种实施例结构特征可为盖结构294提供增强的机械性质且亦可用于定制盖变形特性。举例而言，为了满足各种类型的芯片封装配置对封装变形限制的各种要求，可对变形形状及/或量值的模式进行调整。在其中半导体管芯(半导体管芯701、半导体管芯703)可经历各种管芯翘曲条件的情况下，各种实施例结构特征可用于提供具有增强的封装变形控制的封装配置。此种特征可有利于提高其中具有多个半导体管芯的大芯片封装的可靠性。
各种实施例结构特征可有利地用于为芯片封装提供增强的热控制。举例而言，与热界面材料(TIM)层295接触的盖部分的底表面可在TIM层295的整个区域上具有自适应性配合接触(self-adapting mating contact)。举例而言，盖结构294的位于中介物投影区(即，与中介物900具有区域交叠的区)内的部分可产生翘曲形貌，此为TIM层295与盖结构294的上覆部分以及半导体管芯(半导体管芯701、半导体管芯703)的下伏表面及模塑化合物管芯框架910之间的自适应性配合接触。此种自适应性配合接触使得TIM层295能够在封装基底的热膨胀期间在TIM层295的整个区域上具有更均匀的机械应力分布。此外，此种自适应性配合接触可避免TIM层295因在其中施加向下夹紧力的盖组合件工艺期间诱发的过量压缩应力而永久变形。另外，在盖组合件工艺的冷却阶段期间TIM层295分层的风险可得到降低，所述分层可能会伴随着自约150摄氏度至室温的温度变化而发生。
除了由本文中所公开的盖结构294的各种实施例结构特征提供的机械优点之外，各种实施例盖结构294亦可在操作期间提供增强的热效能。具体而言，各种实施例盖结构294可在半导体管芯(半导体管芯701、半导体管芯703)的运作期间耗散更多的热量，半导体管芯可包括系统芯片半导体管芯及/或高带宽存储器(HBM)管芯。由于第二板部分2942(位于第一板部分与脚部分之间的非交叠区域中)的厚度相对于在平面图中与中介物900具有区域交叠的第一板部分2491而言减小，因此盖结构294的第一板部分可变得可变形，并且可适形于半导体管芯(半导体管芯701、半导体管芯703)的顶表面中的形貌改变。换言之，本文中所公开的各种实施例盖结构294可更易变形，且因此，可在TIM层295的区域内提供机械顺应性(compliancy)/一致性(conformity)，以动态地适形于盖结构294的第一板部分的底表面的轮廓。即使当半导体管芯(半导体管芯701、半导体管芯703)在高工作负载条件期间在高温下形成翘曲形貌时，亦可为半导体管芯(半导体管芯701、半导体管芯703)提供良好热接触。
在一些实施例(例如，图14A及图14B所示的实施例)中，可对所述四个缘部分294R的厚度及长度进行控制以减轻总体封装(例如，球栅阵列封装(ball grid array，BGA)型封装形式)的共面性。在此种情形中，可采用所述四个缘部分294R来防止在采用焊接接头将芯片封装组装至印刷电路板期间的BGA冷接合(BGA coldjoin)。
本实用新型的各种实施例盖结构294一般是可变形的，且因此，在操作期间能够提供较佳的热效能。举例而言，可将系统散热方案(例如，风扇冷却(fan cooling)或冷板散热片(coldplate heat sink))安装于本实用新型的芯片封装顶上，且可将系统散热方案的安装力转移至芯片封装的盖结构294上。本实用新型的芯片封装的盖结构294的可变形性可在此种机械应力下维持TIM层295的自适应性配合接触，使得可在多个接触界面(例如，在系统散热方案及盖结构294与位于盖结构294和包括半导体管芯(半导体管芯701、半导体管芯703)的扇出型封装之间的TIM层295之间形成的外部热界面层)之间提供良好热接触。在不利的机械应力条件下的良好热接触可明显地增强自半导体管芯(半导体管芯701、半导体管芯703)经由盖结构294至系统散热方案的总体散热。
上述内容概述了若干实施例的特征，以使所属领域的技术人员可更好地理解本实用新型的各方面。所属领域的技术人员应了解，他们可容易地使用本实用新型作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域的技术人员还应意识到这些等效构造并不背离本实用新型的精神及范围，且其可在不背离本实用新型的精神及范围的情况下在本文中做出各种变化、替代及更改。
Claims (10)
1.一种芯片封装结构，其特征在于，包括：
组合件，包括中介物及半导体管芯；
封装基底，经由焊料材料部分贴合至所述组合件；以及
盖结构，贴合至所述封装基底，并且所述盖结构包括：
第一板部分，具有第一厚度且位于在平面图中与所述中介物具有区域交叠的中介物投影区中；
第二板部分，具有小于所述第一厚度的第二厚度，在侧向上环绕及邻接于所述第一板部分且位于所述中介物投影区之外；以及
多个脚部分，邻接于所述第二板部分，在侧向上与所述第一板部分间隔开且经由相应的黏合剂部分贴合至所述封装基底的相应的顶表面区段。
2.根据权利要求1所述的芯片封装结构，其特征在于，
所述多个脚部分中的每一者在侧向上沿与所述盖结构的侧壁中的一者平行的相应的侧向方向延伸，且沿所述相应的侧向方向具有相应的脚长度；并且
所述相应的脚长度小于所述第一板部分沿所述相应的侧向方向的最大侧向尺寸。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述第二板部分包括位于所述第一板部分与所述多个脚部分中的相应一个脚部分之间的四个通道区段。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述四个通道区段中的每一者沿所述第一板部分与所述多个脚部分中最近的一个脚部分之间的侧向间距的方向具有均匀的通道宽度。
5.根据权利要求3所述的芯片封装结构，其特征在于，
所述第二板部分包括与所述四个通道区段邻接的四个隅角板部分区段；并且
所述多个脚部分中的每一者沿与自所述第一板部分分隔开的方向垂直的水平方向具有相应的脚长度，且沿与自所述第一板部分分隔开的所述方向平行的另一水平方向具有相应的脚宽度。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述多个脚部分中的每一者包括相应的纵向侧壁，所述相应的纵向侧壁具有：
顶部边缘，在上覆于包括所述第一板部分的底表面的水平面上的水平面内邻接于所述第二板部分；以及
底部边缘，位于下伏于所述组合件的最底表面下的另一水平面内。
7.根据权利要求1所述的芯片封装结构，其特征在于，还包括盖内空腔，所述盖内空腔在侧向上环绕所述第一板部分及所述组合件且被所述多个脚部分在侧向上环绕，其中所述盖内空腔经由位于所述多个脚部分之间的多个开口连接至位于所述盖结构的最外侧壁之外的环境。
8.根据权利要求1所述的芯片封装结构，其特征在于，还包括盖内空腔，所述盖内空腔在侧向上环绕所述第一板部分及所述组合件且被所述多个脚部分在侧向上环绕，其中所述盖内空腔被包封于所述盖结构内且藉由所述多个脚部分及所述盖结构的多个缘部分的组合而与位于所述盖结构的最外侧壁之外的环境断开，所述多个缘部分连接所述多个脚部分且具有较所述多个脚部分小的侧向厚度。
9.一种芯片封装结构，包括：
组合件，包括中介物及半导体管芯；
封装基底，经由焊料材料部分贴合至所述组合件；以及
盖结构，贴合至所述封装基底，且所述盖结构包括：
第一板部分，具有第一厚度且位于在平面图中具有与所述中介物相同的区域的中介物投影区中；
第二板部分，具有小于所述第一厚度的第二厚度，在侧向上环绕及邻接于所述第一板部分且位于所述中介物投影区之外；以及
多个脚部分，邻接于所述第二板部分，
其中所述第一板部分的顶表面、所述第二板部分的顶表面与所述多个脚部分的顶表面位于同一水平面内。
10.根据权利要求9所述的芯片封装结构，其特征在于，所述多个脚部分中的每一者具有与所述第一板部分的相应的侧壁平行的相应的纵向侧壁，具有较所述第一板部分的所述相应的侧壁小的侧向厚度，且与所述第一板部分的所述相应的侧壁在侧向上间隔开相应的均匀间距，所述均匀间距等于所述第二板部分的相应的通道区段的宽度。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63/346,277 | 2022-05-26 | ||
| US17/898,834 US12538835B2 (en) | 2022-05-26 | 2022-08-30 | Integrated chip package including a crack-resistant lid structure and methods of forming the same |
| US17/898,834 | 2022-08-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219832631U true CN219832631U (zh) | 2023-10-13 |
Family
ID=88282030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320998562.4U Active CN219832631U (zh) | 2022-05-26 | 2023-04-27 | 芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219832631U (zh) |
-
2023
- 2023-04-27 CN CN202320998562.4U patent/CN219832631U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11670577B2 (en) | Chip package with redistribution structure having multiple chips | |
| CN108630615A (zh) | 半导体封装结构和基板结构 | |
| CN107546193A (zh) | 积体扇出型封装体 | |
| US20250300113A1 (en) | Die corner removal for underfill crack suppression in semiconductor die packaging | |
| US12347758B2 (en) | Dual-underfill encapsulation for packaging and methods of forming the same | |
| US20250316639A1 (en) | Semiconductor chip package having underfill material surrounding a fan-out package and contacting a stress buffer structure sidewall | |
| US20240099030A1 (en) | Chip package and methods for forming the same | |
| US20250357227A1 (en) | Methods of forming anchor-containing underfill structures for a chip package | |
| US20230137691A1 (en) | Hybrid organic and non-organic interposer with embedded component in molding structure and methods for forming the same | |
| TW201701429A (zh) | 晶圓級封裝及其製作方法 | |
| TWI730891B (zh) | 半導體封裝結構 | |
| US20230317671A1 (en) | Substrate trench for controlling underfill fillet area and methods of forming the same | |
| TW202324619A (zh) | 半導體結構 | |
| TWI762841B (zh) | 半導體封裝結構 | |
| TW202310259A (zh) | 封裝結構及其形成方法 | |
| US20240387317A1 (en) | Semiconductor packages with thermal lid and methods of forming the same | |
| CN219832631U (zh) | 芯片封装结构 | |
| TWI896961B (zh) | 半導體封裝體及其形成方法 | |
| US20240321758A1 (en) | Deformation-resistant interposer for a local silicon interconnect and methods for forming the same | |
| TWI852346B (zh) | 晶片封裝結構及其形成方法 | |
| TWI892249B (zh) | 半導體裝置結構及其形成方法 | |
| US12424586B2 (en) | Bridging-resistant microbump structures and methods of forming the same | |
| US12557645B2 (en) | Semiconductor packages with thermal lid and methods of forming the same | |
| US20240222287A1 (en) | Package including composite interposer and/or composite packaging substrate and methods of forming the same | |
| TW202510232A (zh) | 包括扇出型封裝的裝置結構及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |