CN218351409U - 一种半导体结构 - Google Patents
一种半导体结构 Download PDFInfo
- Publication number
- CN218351409U CN218351409U CN202221664248.4U CN202221664248U CN218351409U CN 218351409 U CN218351409 U CN 218351409U CN 202221664248 U CN202221664248 U CN 202221664248U CN 218351409 U CN218351409 U CN 218351409U
- Authority
- CN
- China
- Prior art keywords
- growth substrate
- support structure
- semiconductor structure
- substrate
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H10P72/74—
-
- H10P90/00—
-
- H10P72/7422—
-
- H10P72/7424—
-
- H10P90/1914—
-
- H10W10/181—
Landscapes
- Engineering & Computer Science (AREA)
- Recrystallisation Techniques (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本实用新型提供了一种半导体结构,包括支撑结构,以及依次形成于支撑结构上的第一介质层和生长衬底,支撑结构与生长衬底的重心错位设置,避免了生长衬底与石墨盘的直接接触,将石墨盘对生长衬底施加的离心力转移到支撑结构上,进一步确保生长衬底的质量,极大程度上降低裂片的概率,以确保后续外延层的晶体质量,且支撑结构形成于生长衬底的底部,有效提高了该半导体结构的机械强度,增强稳定性,抑制半导体结构发生形变。
Description
技术领域
本实用新型涉及半导体器件技术领域,具体涉及一种半导体结构。
背景技术
半导体材料外延生长过程中,为了降低成本通常选用Si、SiC或蓝宝石等材料作为外延衬底,然而外延材料与衬底材料的不同存在晶格常数以及热膨胀系数的差异,另外,外延过程中石墨盘转速较快,衬底抵靠石墨盘受到极大的离心力,衬底易发生形变翘曲,从而引入较大的应力,导致衬底机械强度降低从而产生裂片后果。
为了降低应力,传统做法中通过对外延层材料进行调制,但受到材料本身性质的限制,该方法改善的空间不大且易引起外延层晶体质量降低导致器件性能下降;而降低石墨盘转速以降低离心力大小则会引起更强的预反应,从而降低生长速率,且预反应颗粒增加,外延层形貌恶化,生长质量得不到保障的同时增加生产成本;此外,传统做法中还可以对石墨盘承载槽的形状做设计以减小衬底与石墨盘的受力,但是该做法对于不同的衬底需要匹配不同的形状,大大提高了研发成本和降低了普适性。
实用新型内容
为了解决上述技术问题,提出了本实用新型。本实用新型实施例提供了一种半导体结构,包括支撑结构,以及依次形成于支撑结构上的第一介质层和生长衬底,支撑结构与生长衬底的重心错位设置。
进一步地,支撑结构的尺寸不小于生长衬底的尺寸。
更进一步地,支撑结构的尺寸大于生长衬底的尺寸,生长衬底全部位于支撑结构上方。
进一步地,支撑结构和/或生长衬底的侧壁形成倒角。
进一步地,支撑结构包括支撑衬底以及包裹于支撑衬底表面的第二介质层。
更进一步地,第二介质层的硬度小于支撑衬底的硬度。
进一步地,半导体结构还包括第三介质层,第三介质层设于生长衬底的侧壁。
进一步地,从支撑结构指向生长衬底的方向上,支撑结构的宽度逐渐减小或先增大后减小。
进一步地,支撑结构的材料为Si、AlN、Al2O3、SiC或陶瓷中的一种或多种。
进一步地,支撑结构的厚度小于生长衬底厚度的倍。
进一步地,支撑结构的尺寸大于生长衬底尺寸的.倍。
进一步地,支撑结构和生长衬底包括缺陷,支撑结构的缺陷密度大于生长衬底的缺陷密度。
进一步地,支撑结构的硬度大于生长衬底的硬度。
进一步地,支撑结构的热膨胀系数小于生长衬底的热膨胀系数。
本实用新型提供的半导体结构中,支撑结构形成于生长衬底的底部,有效提高了该半导体结构的机械强度,增强稳定性,抑制形变更降低了裂片的概率;
第一介质层位于支撑结构与生长衬底之间,可有效阻挡支撑结构中的缺陷向上延伸至生长衬底中,提高了生长衬底的质量,减小后道工艺时出现裂片的可能性;
支撑衬底和生长衬底的重心错位设置避免了生长衬底与石墨盘的直接接触,将石墨盘对生长衬底施加的离心力转移到支撑结构上,进一步确保生长衬底的质量,极大程度上降低裂片的概率,以确保后续外延层的晶体质量。
附图说明
通过结合附图对本实用新型实施例进行更详细的描述,本实用新型的上述以及其他目的、特征和优势将变得更加明显。附图用来提供对r本实用新型实施例的进一步理解,并且构成说明书的一部分,与本实用新型实施例一起用于解释本实用新型,并不构成对本实用新型的限制。在附图中,相同的参考标号通常代表相同部件。
图1为本实用新型实施例一的结构示意图;
图2为本实用新型实施例一的另一结构示意图;
图3为本实用新型实施例二的结构示意图;
图4为本实用新型实施例二的另一结构示意图;
图5为本实用新型实施例三的结构示意图;
图6为本实用新型实施例四的结构示意图。
1-支撑结构;11-支撑衬底;12-第二介质层;2-第一介质层;3-生长衬底;31-第三介质层;4-倒角。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
实施例一
图1为本实用新型实施例一的结构示意图,参考图1,本实施例提供了一种半导体结构,包括支撑结构1,以及依次形成于支撑结构1上的第一介质层2和生长衬底3,其中,支撑结构1与生长衬底3的重心错位设置。
本实施例提供的半导体结构中,支撑结构1和生长衬底3非同心键合,支撑结构1形成于生长衬底3的底部,有效提高了该半导体结构的机械强度,增强稳定性,抑制形变更降低了裂片的概率;本实施例提供的半导体结构放置于石墨盘中,优选地,支撑结构1未被生长衬底3覆盖的部分位于远离石墨盘中心一侧,即石墨盘对半导体结构施加向心力的一侧,以进一步确保生长衬底3的质量。
第一介质层2位于支撑结构1与生长衬底3之间,可有效阻挡支撑结构1中的缺陷向上延伸至生长衬底3中,提高了生长衬底3的质量,减小后道工艺时出现裂片的可能性。进一步地,生长衬底3的尺寸和支撑结构1的尺寸相同或不同,优选地,生长衬底3的尺寸小于支撑结构1的尺寸。设置支撑结构1的尺寸大于生长衬底3的尺寸避免了生长衬底3与石墨盘的直接接触,将石墨盘对生长衬底3施加的离心力转移到支撑结构1上,进一步确保生长衬底3的质量,极大程度上降低裂片的概率,以确保后续外延层的晶体质量。进一步地参考图2,生长衬底3的尺寸小于支撑结构1的尺寸时,生长衬底3全部位于支撑结构1的上方,以避免仅生长衬底3与石墨盘抵接的情况,降低生长衬底3损伤的可能。
作为优选的实施方案,支撑结构1的硬度大于生长衬底3的硬度,以进一步提高生长衬底3的机械强度,抑制形变翘曲。
进一步地,支撑结构1的热膨胀系数小于生长衬底3的热膨胀系数,可有效减缓外延过程中因温度对生长衬底3造成的形变影响,进而提高外延层的晶体质量。
优选地,支撑结构1的厚度大于生长衬底3,且支撑结构1的厚度小于生长衬底3厚度的3倍。
优选地,支撑结构1的尺寸比生长衬底3大20%,以确保生长衬底3与石墨盘侧壁隔离。
本实施例中,支撑结构1的材料包括Si、AlN、Al2O3、SiC或陶瓷中的一种或多种;第一介质层2的材料包括SiO2、AlN、Al2O3、SiN或Poly Si中的一种或多种;生长衬底3的材料包括Si、AlN、Al2O3、SiC中的一种或多种。
实施例二
实施例二与实施例一的内容大致相同,区别仅在于,如图3和图4所示,图3和图4为实施例二提供的半导体结构的结构示意图,从支撑结构1指向生长衬底3的方向上,支撑结构1的宽度逐渐减小或先先增大或减小,支撑结构1的侧壁可以是倾斜侧壁或弯曲的弧形侧壁,本实施例对支撑结构1的侧壁形状不做限定,仅实现支撑结构1的最大宽度大于生长衬底3即可。优选地,支撑结构1靠近生长衬底3一侧的表面的宽度大于生长衬底3的宽度以确保生长衬底3的稳定性。
实施例三
实施例三与实施例一和实施例二的内容大致相同,区别点仅在于,如图5所示,支撑结构1包括支撑衬底11以及包裹于支撑衬底11表面的第二介质层12。第二介质层12形成于支撑衬底11的表面,以起到对支撑衬底11的缓冲保护作用,避免支撑衬底11因受到石墨盘的离心力的作用而产生裂片结果。
第二介质层12的材料与第一介质层2的材料相同或不同,第二介质层12的材料包括SiO2、AlN、Al2O3、SiN或Poly Si中的一种或多种,进一步地,第二介质层12的硬度小于支撑衬底11的硬度,以加强对支撑衬底11的缓冲保护作用。
支撑衬底11的材料包括Si、AlN、Al2O3、SiC或陶瓷中的一种或多种。
进一步地,半导体结构还可以包括第三介质层31,第三介质层31至少设于生长衬底3的侧壁,第三介质层31可形成于生长衬底3的侧壁以及生长衬底3靠近支撑结构1一侧的表面。第三介质层31的材料与第二介质层12的材料相同或不同,第三介质层31的材料包括SiO2、AlN、Al2O3、SiN或Poly Si中的一种或多种,进一步地,第三介质层31的硬度小于生长衬底3的硬度,以加强对生长衬底3的缓冲保护作用。
实施例四
实施例四与实施例一至实施例三中任意一项的内容大致相同,区别仅在于,如图6所示,支撑结构1和生长衬底3的侧壁形成倒角4,以减小衬底侧壁和石墨盘的接触面积,从而减少衬底侧壁的回熔现象,提高衬底边缘处上方外延层的晶体质量,更进一步地避免衬底侧壁因受力不均匀而产生裂片后果。倒角4可以形成为梯形或弧形等任意形状,能实现减小沉底侧壁和石墨盘的接触面积即可。
在其他实施例中,也可以仅在支撑结构1或仅在生长衬底3的侧壁设置倒角4,支撑结构1设置倒角4可避免支撑结构1裂片进而确保生长衬底3的质量;生长衬底3的侧壁设置倒角4则确保不发生裂片现象的同时提高生长衬底3边缘上外延层的晶体质量。
以上结合具体实施例描述了本实用新型的基本原理,但是,需要指出的是,在本实用新型中提及的优点、优势、效果等仅是示例而非限制,不能认为这些优点、优势、效果等是本实用新型的各个实施例必须具备的。另外,上述公开的具体细节仅是为了示例的作用和便于理解的作用,而非限制,上述细节并不限制本实用新型为必须采用上述具体的细节来实现。
为了例示和描述的目的已经给出了以上描述。此外,此描述不意图将本实用新型的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例,但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。
Claims (14)
1.一种半导体结构,其特征在于,包括:
支撑结构(1),以及依次形成于所述支撑结构(1)上的第一介质层(2)和生长衬底(3),所述支撑结构(1)与所述生长衬底(3)的重心错位设置。
2.根据权利要求1所述的半导体结构,其特征在于,
所述支撑结构(1)的尺寸不小于所述生长衬底(3)的尺寸。
3.根据权利要求2所述的半导体结构,其特征在于,
所述支撑结构(1)的尺寸大于所述生长衬底(3)的尺寸,所述生长衬底(3)全部位于所述支撑结构上方。
4.根据权利要求1所述的半导体结构,其特征在于,
所述支撑结构(1)和/或所述生长衬底(3)的侧壁形成倒角(4)。
5.根据权利要求1-4中任意一项所述的半导体结构,其特征在于,
所述支撑结构(1)包括支撑衬底(11)以及包裹于所述支撑衬底(11)表面的第二介质层(12)。
6.根据权利要求5所述的半导体结构,其特征在于,
所述第二介质层(12)的硬度小于所述支撑衬底(11)的硬度。
7.根据权利要求1-4中任意一项所述的半导体结构,其特征在于,
所述半导体结构还包括第三介质层(31),所述第三介质层(31)设于所述生长衬底(3)的侧壁。
8.根据权利要求1所述的半导体结构,其特征在于,
从所述支撑结构(1)指向所述生长衬底(3)的方向上,所述支撑结构(1)的宽度逐渐减小或先增大后减小。
9.根据权利要求1所述的半导体结构,其特征在于,
所述支撑结构(1)的材料为Si、AlN、Al2O3、SiC或陶瓷中的一种。
10.根据权利要求1所述的半导体结构,其特征在于,
所述支撑结构(1)的厚度小于所述生长衬底(3)厚度的3倍。
11.根据权利要求1所述的半导体结构,其特征在于,
所述支撑结构(1)的尺寸大于所述生长衬底(3)尺寸的1.2倍。
12.根据权利要求1所述的半导体结构,其特征在于,
所述支撑结构(1)和所述生长衬底(3)包括缺陷,所述支撑结构(1)的缺陷密度大于所述生长衬底(3)的缺陷密度。
13.根据权利要求1所述的半导体结构,其特征在于,
所述支撑结构(1)的硬度大于所述生长衬底(3)的硬度。
14.根据权利要求1所述的半导体结构,其特征在于,
所述支撑结构(1)的热膨胀系数小于所述生长衬底(3)的热膨胀系数。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221664248.4U CN218351409U (zh) | 2022-06-30 | 2022-06-30 | 一种半导体结构 |
| US18/344,084 US20240006219A1 (en) | 2022-06-30 | 2023-06-29 | Semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221664248.4U CN218351409U (zh) | 2022-06-30 | 2022-06-30 | 一种半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218351409U true CN218351409U (zh) | 2023-01-20 |
Family
ID=84911408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221664248.4U Active CN218351409U (zh) | 2022-06-30 | 2022-06-30 | 一种半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20240006219A1 (zh) |
| CN (1) | CN218351409U (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011114670A1 (de) * | 2011-09-30 | 2013-04-04 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| JP6128198B1 (ja) * | 2015-12-22 | 2017-05-17 | 株式会社Sumco | ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法 |
| US20190035628A1 (en) * | 2016-01-20 | 2019-01-31 | Massachusetts Institute Of Technology | Method and structure for reducing substrate fragility |
| CN110957986A (zh) * | 2018-09-26 | 2020-04-03 | 信越化学工业株式会社 | 声表面波器件用复合基板及其制造方法 |
| US11094536B2 (en) * | 2019-02-28 | 2021-08-17 | Nichia Corporation | Method of manufacturing semiconductor elements |
| JP7618401B2 (ja) * | 2020-07-01 | 2025-01-21 | 信越化学工業株式会社 | 大口径iii族窒化物系エピタキシャル成長用基板とその製造方法 |
| US20240387170A1 (en) * | 2021-09-21 | 2024-11-21 | Shin-Etsu Handotai Co., Ltd. | Nitride semiconductor substrate and method for manufacturing same |
| US20230411141A1 (en) * | 2022-06-16 | 2023-12-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for removing edge of substrate in semiconductor structure |
-
2022
- 2022-06-30 CN CN202221664248.4U patent/CN218351409U/zh active Active
-
2023
- 2023-06-29 US US18/344,084 patent/US20240006219A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20240006219A1 (en) | 2024-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109716508B (zh) | 多晶陶瓷衬底及其制造方法 | |
| JP6425835B2 (ja) | ダイヤモンド−半導体複合基板を製造する方法 | |
| JP6085371B2 (ja) | 半導体デバイス用基板 | |
| CN101740525B (zh) | 晶背的封装结构 | |
| CN108183065A (zh) | 一种消除晶圆翘曲的方法及复合衬底 | |
| CN101185156A (zh) | 贴合晶片的制造方法及贴合晶片的外周磨削装置 | |
| CN108356684B (zh) | 一种半导体晶片抛光装置用真空吸附模板及抛光装置 | |
| CN104364905A (zh) | 半导体用复合基板的操作基板 | |
| CN104620384B (zh) | Soi晶圆的制造方法 | |
| CN218351409U (zh) | 一种半导体结构 | |
| TWI636165B (zh) | 磊晶晶圓 | |
| JP3958397B2 (ja) | 化学気相蒸着炭化ケイ素材の製造方法 | |
| US7605055B2 (en) | Wafer with diamond layer | |
| CN105190838B (zh) | 半导体用复合基板的操作基板以及半导体用复合基板 | |
| CN104064511B (zh) | 硅片接触孔工艺方法 | |
| CN100468651C (zh) | 沟槽绝缘方法 | |
| CN204441320U (zh) | 一种晶圆衬底 | |
| JP2019504505A (ja) | 基板の壊れやすさを低減するための方法及び構造 | |
| CN222684840U (zh) | 基于碳化硅的电子器件 | |
| US20240332011A1 (en) | Polycrystalline silicon carbide substrate and method of manufacturing the same | |
| CN118016710B (zh) | 一种GaN HEMT器件及其制作方法 | |
| JP6225605B2 (ja) | 半導体装置の製造方法 | |
| CN114267757B (zh) | 一种双抛薄衬底氮化物外延层的制备方法及其外延层 | |
| CN119297150A (zh) | 一种硅基异质衬底结构及其制备方法、半导体器件 | |
| CN115896939A (zh) | 一种氮化镓外延衬底及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |