CN218038804U - 电感结构 - Google Patents

Abstract

一种电感结构，其于绝缘体中埋设多个组并列串联的电感线路及至少一连接两相邻电感线路的导接线路，以借由各该电感线路构成一螺旋状线圈的立体架构，提升电感值及品质因子，故本申请的电感结构无需使用现有导磁件及现有磁性粉末的混合物，即可满足所需的要求。

Description

电感结构

技术领域

本申请有关一种电感结构，尤指一种可嵌埋于封装基板中的基板型电感(Substrate-based Inductor)的多个组并列串联的线圈电感结构。

背景技术

一般半导体应用装置，例如通讯或高频半导体装置中，常需要将电阻器、电感器、电容器及振荡器(oscillator)等多数射频(radio frequency)被动元件电性连接至所封装的半导体芯片，以使该半导体芯片具有特定的电流特性或发出讯号。例如：传统电感有诸多的种类，有其各种应用(滤波、扼流、DC-DC converter等，但不限于上述)及其优劣势。

以常用于具有射频模块的装置中的螺旋电感元件为例，在射频模块高密度元件配置及微型化的需求下，缩小了各个元件之间的距离，同时也造成各个元件之间的容易产生电磁干扰，因此，如何避免各个元件之间的电磁干扰，且电感元件如何提供更佳的磁遮罩性、防电磁干扰的能力及电感元件本身的微型化，乃传统的电感元件所面临的问题。

另外，螺旋电感元件在高频应用时，如何提供较低的磁性损耗与涡流效应及较高的电感值，以得到较佳的Q值，进而降低电感元件能耗并提升效能，以达到良好的电性，亦为传统的电感元件另一个不断要克服的课题。

基于上述问题，业界如TWI611439专利(如图1所示)的使用磁性包覆件130提供磁遮罩及防电磁干扰能力，但于绝缘材中混合磁性粉末后其导磁率比起原磁性粉末相对地较低，致使该混合物对电感元件于提高电感值及磁遮罩及防电磁干扰能力依然有所限制。

再者，于绝缘材中混合磁性粉末，该混合物的均匀性较差，导致难以控制导磁性，且磁性粉末于载板成型后，因其材料特性不宜进行线路图案化制程，故后续无法于该介电层或该磁性包覆件上进行增层线路的制作。

另外，TWI611439专利的线圈元件100因采用射出成型、转注成型或低温共烧等方式制作，致使加工性不佳，因而仅只能进行小面积加工，无法大板面量产制作，导致电感的加工成本提高，且所制作出的线圈元件的几何精度不佳，导致电感值的精度(Tolerance)不佳。

因此，如何克服上述现有技术的问题，实已成为目前业界亟待克服的课题。

实用新型内容

有鉴于现有技术的问题，本申请提供一种电感结构，无需使用现有导磁件及现有磁性粉末的混合物，即可满足所需的要求。

本申请的电感结构，包括：一绝缘体；多个电感线路，其由呈层状间隔的多个线圈堆叠而埋设于该绝缘体中，且每层至少有二个并列而彼此未电性连接的线圈，其中，各该电感线路至少一单圈螺旋状线圈，且该电感线路的一最外层的线圈彼此电性连接；多个墙状的导电体，其埋设于该绝缘体中并连接任二相邻间隔堆叠的该线圈；一第一导电柱，其埋设于该绝缘体中并电性连接该电感线路最底层的线圈，且该第一导电柱至少其中的一端面露出于该绝缘体并连接一电性接触垫；以及一第二导电柱，其埋设于该绝缘体中并电性连接该电感线路最底层的线圈，且该第二导电柱至少其中的一端面露出于该绝缘体并连接一电性接触垫。

前述的电感结构中，该导电体的图案形状对应该电感线路的局部弧形区段。

前述的电感结构中，该导电体的图案形状对应该电感线路的全部区段。

前述的电感结构中，该多个墙状的导电体的部分层的各该导电体的图案形状对应该电感线路的全部区段，而该多个墙状的导电体的部分层的各该导电体的图案形状对应该电感线路的局部区段。

前述的电感结构中，该多个电感线路的同层的线圈的圈身图案形状呈两个半圆形。

前述的电感结构中，该第一导电柱的截面形状对应所连接的该电性接触垫的图案形状。

前述的电感结构中，该第二导电柱的截面形状对应所连接的该电性接触垫的图案形状。

前述的电感结构中，还包括嵌埋于该绝缘体中的遮蔽层，其由若干彼此间并未电性连接的导电线段组合而成，且该遮蔽层至少遮蔽该多个电感线路的其中一外侧面且未电性连接该电感线路。

由上可知，本申请的电感结构，主要借由该多个组并列且多个层电感线路串联的螺旋状线圈的设计，以提升电感值及品质因子，故相较于现有技术，本申请的电感结构无需使用现有导磁件及现有磁性粉末的混合物，即可满足所需的要求，因而得以克服现有技术的种种缺失。

附图说明

图1为现有电感结构的剖面示意图。

图2为本申请的电感结构的剖面示意图。

图2-1为图2的另一实施例的剖面示意图。

图2A为本申请的电感结构的另一实施例的剖面示意图。

图2A-1为图2A的另一实施例的剖面示意图。

图2B为本申请的电感结构的另一实施例的剖面示意图。

图2B-1为图2B的另一实施例的剖面示意图。

图3A为图2-1的绝缘体的其中一侧的上视平面示意图。

图3B、图3C及图3D为图2的各层线圈的上视平面示意图。

图3E为图2的绝缘体的另一侧的下视平面示意图。

图3F为图2的电感结构的另一侧的下视平面示意图。

图3F-1至图3F-4为图3A的其它实施例的上视平面示意图。

其中，附图标记说明如下：

100：线圈元件

130：磁性包覆件

3：电感结构

3a：电感本体

20：绝缘体

20a：第一侧

20b：第二侧

22a、22b、32a、32b、32c、32d：电感线路

220,221、222、223：线圈

221a、222a、223a：线圈组

23,33a、33b,43：导电体

24a：第一导电柱

24b：第二导电柱

25a：第一电性接触垫

25b：第二电性接触垫

26：表面处理层

27b：绝缘保护层

300：开口区

31a、31b：遮蔽层

310：线段

32c：导接线路

320：起始点

321：第一中继点

322：第二中继点

323：第三中继点

324：第四中继点

325：停止点

H：厚度

t：距离。

具体实施方式

以下借由特定的具体实施例说明本申请的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本申请的其他优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本申请可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本申请可实施的范畴。

图2为本申请的电感结构3的剖面示意图。如图2所示，所述的电感结构3包括一绝缘体20、以及一埋设于该绝缘体20中的电感本体3a，且该电感本体3a包含多个组(如图2所示的左右两组并列)电感线路32a、32b、及连接各组电感线路32a、32b的导接线路32c。

所述的绝缘体20具有相对的第一侧20a与第二侧20b。于本实施例中，该绝缘体20为介电材，如ABF(Ajinomoto Build-up Film)、感光型树脂、聚酰亚胺(Polyimide，简称PI)、双马来酰亚胺三嗪(Bismaleimide Triazine，简称BT)、FR5的预浸材(Prepreg，简称PP)、模压树脂(Molding Compound)、膜状环氧模压树脂(Epoxy Molding Compound，简称EMC)或其它适当材质。该绝缘体20的较佳的材料为易于做线路加工的PI、ABF或EMC。

所述的电感线路32a、32b立体螺旋状线圈，其借由多层(如三层)线圈221、222、223与导电体33a、33b构成一立体(3D)架体，其中，该两组电感线路32a、32b的线圈221借由该导接线路32c串联相接。

于本实施例中，该电感线路32a、32b的绕圈路径由图3D所示的电感线路32a的线圈223的起始点320(即其中一接点)经过第一中继点321与导电体33b来到图3C所示的电感线路32a的线圈222，再经过第二中继点322与导电体33a来到图3B所示的电感线路32a的线圈221，再经过该导接线路32c来到图3B所示的另一电感线路32b的线圈221，之后，经过图3B所示的另一电感线路32b的线圈221的第三中继点323与导电体33a来到图3C所示的电感线路32b的线圈222，最后，经过图3C所示的电感线路32b的线圈222的第四中继点324与导电体33b回到图3D所示的电感线路32b的线圈223而于其停止点325(即另一接点)结束，使各该电感线路32a、32b的同层的线圈221、222、223的圈身图案形状呈如图3B、图3C及图3D所示的两个半圆形(即两个类D形)。

再者，该导电体33a、33b的图案形状对应该电感线路32a、32b的线圈221、222、223的局部弧形区段。

应可理解地，该电感本体3a可依需求增设多组绕圈路径的立体线圈，如图2A所示的增厚型电感线路22a、22b，其中，各该电感线路22a、22b将同一绕圈路径定义为线圈组221a、222a、223a，且每一线圈组由多层线圈220借由墙形导电体23相叠接而成。或者，亦可将所有线圈221、222、223以墙形导电体43叠接成一个厚度H更厚的电感线路32c、32d，如图2B所示，且该导电体43的图案形状对应该电感线路32c、32d的线圈221、222、223的全部区段。应可理解地，该导电体33a、33b,43的图案形状于同一电感本体3a中可依需求对应该线圈221、222、223的全部区段及/或局部区段，且有关该电感线路的厚度可依需求设计，并不限于上述。

所述的导电体33a、33b叠架各层线圈221、222、223，使该些导电体33a、33b位于各层线圈221、222、223之间，以令该电感本体3a呈纵向立体线圈实施例。

于本实施例中，该导电体33a、33b呈墙状，其对应连接各该电感线路32a、32b的各层线圈221、222、223的区段，如图3B至图3D所示，故相较于现有技术用激光开圆孔的导电盲孔或通孔的方式，更能取得大面积接触该些电感线路32a、32b,32c的需求。

再者，该电感本体3a的两接点(即起始点320与停止点325)分别位于两电感线路32a、32b的外端部，以作为输入端口及输出端口。例如，于该绝缘体20中埋设第一导电柱24a与第二导电柱24b，以令该第一导电柱24a连通该绝缘体20的第二侧20b与其中一电感线路32b以连接其中一接点(如图3D所示的停止点325)，且该第二导电柱24b连通该绝缘体20的第二侧20b与另一电感线路32a以连接另一接点(如图3D所示的起始点320)。应可理解地，该第一导电柱24a与第二导电柱24b可依需求连通该绝缘体20的第一侧20a。

另外，该第一导电柱24a的端面连接一设于该绝缘体20第二侧20b上的第一电性接触垫25a，且该第二导电柱24b的端面连接一设于该绝缘体20第二侧20b上的第二电性接触垫25b，以令该第一与第二电性接触垫25a、25b用以外接其它电子元件，该第一与第二电性接触垫25a、25b可设于单侧或两侧(如图2及图3A所示)。例如，该第一导电柱24a与第二导电柱24b为实心不规则柱状，且该第一导电柱24a与第二导电柱24b的截面形状对应所连接的第一与第二电性接触垫25a、25b的图案形状，以接触该第一与第二电性接触垫25a、25b较多面积，借以取得最大的导通面积。

另外，可于该第一与第二电性接触垫25a、25b上形成一表面处理层26及/或焊锡材料，以利于接置其它电子元件，其中，形成该表面处理层26的材质为镍/金(Ni/Au)、镍/钯/金(Ni/Pd/Au)或有机保焊剂(OSP)等。例如，可于该绝缘体20的第二侧20b上形成一绝缘保护层27b，并外露出该第一与第二电性接触垫25a、25b或其上的表面处理层26，其中，形成该绝缘保护层27b的材质为介电材、感光或非感光的有机绝缘材，如防焊材、ABF及EMC等。

应可理解地，可于该绝缘体20的第一侧20a上形成另一绝缘保护层(图略)，且该另一绝缘保护层的材质为介电材、感光或非感光的有机绝缘材，如防焊材、ABF及EMC等，但不限于上述。进一步，该绝缘保护层27b与该绝缘体20可为相同材质或不同材质，且为相同材质时，可简化材料组合。

于另一实施例中，如图2-1、图2A-1及图2B-1所示，可于该绝缘体20中嵌埋至少一遮蔽层31a、31b，其由若干彼此间并未电性连接的导电线段310(如图3A及图3B所示)组合而成，且该遮蔽层31a、31b至少遮蔽该多个电感线路22a、22b、32a、32b、32c、32d的其中一外侧面且未电性连接该电感线路。

所述的遮蔽层31a、31b嵌埋于该绝缘体20的第一侧20a及第二侧20b中，以布设于该电感本体3a的上下两侧而遮蔽该些电感线路22a、22b、32a、32b、32c、32d，且该遮蔽层31a、31b未电性连接该电感本体3a(或该电感线路32a、32b)，其中，该遮蔽层31a、31b包含多个不互相连接的线段310(如图3A及图3E所示)，且各该线段310之间的距离t可相同或不相同。

于本实施例中，该遮蔽层31a、31b以电镀、溅镀(Sputtering)或物理气相沉积(Physical Vapor Deposition，简称PVD)等方式沉积而成，且该些线段310可为排设成圆形轮廓、多边形轮廓(如图3F-1所示)或其它轮廓等的图案，亦可呈现辐射状、多环状(如图3F-2所示)或其它形状等。应可理解地，该线段310的图案可为对称形式(如图3F-2或图3F-3所示)或非对称形式(如图3F-4所示)。

再者，该遮蔽层31a、31b为导磁性材料，其包含铁(Fe)、镍(Ni)、钴(Co)、锰(Mn)、锌(Zn)或其合金，亦或其它等磁性物质。此外，亦可组合导磁材料及铜(Cu)等非磁性金属以形成该遮蔽层31a、31b，例如，先电镀或化学镀铜(Cu)，再镀上导磁材料，亦或先镀上导磁层再镀非磁性金属。

另外，其中一遮蔽层31b未外露于该绝缘体20的第一侧20a(如图3F所示)，而另一遮蔽层31a可外露于该绝缘体20的第一侧20a，且于该绝缘体20的第一侧20a上可形成绝缘保护层(图略)，以覆盖该遮蔽层31a。例如，可借由该遮蔽层31a凹陷于该第一侧20a的设计，使该遮蔽层31a与该绝缘保护层之间具有较佳的结合力。

因此，本申请的电感结构3主要借由立体绕圈路径形成该电感本体3a，使该些电感线路22a、22b、32a、32b、32c、32d产生多个开口区300，如图3B至图3D所示，以增加磁感应面积。

再者，该电感结构3在该电感本体3a的相对两侧的至少一侧上形成一含有导磁材料的遮蔽层31a、31b，以覆盖该些电感线路22a、22b、32a、32b、32c、32d，较佳者为形成一组相对的遮蔽层31a、31b，借以降低电磁干扰效应，并增加抗电磁干扰效应的能力，以提升电感值及品质因子(或电感的Q值，即ωL/R，其中，ω代表频率，L为电感，R为电感的电阻)。进一步，为了提高Q值，在各该电感线路22a、22b、32a、32b、32c、32d的层间的导通连接方式可采用微影图案化电镀金属柱的方式制作该些导电体23、33a、33b,43，其形状对应各该电感线路22a、22b、32a、32b、32c、32d的弧形，如图3B至图3D所示，以获取较宽的导电面积而降低电感的电阻R及较高的热传导性能。

另外，该遮蔽层31a、31b可依电感值的需求选择符合导磁率条件的导磁性材料。

综上所述，本申请的电感结构3，其可采用电路板(PCB)或载板的加工方式进行制作，以轻易地进行大板面量产，且采用无核心层(coreless)实施例的图案化增层线路制法将导磁材料以电镀或沉积方式形成，使该遮蔽层31a、31b的精度的控制极佳，故相较于现有技术，本申请的电感结构3的几何图案(如电感线路22a、22b、32a、32b、32c、32d的螺旋状及遮蔽层31a、31b的图案)的精度佳，且电感值的精度控制极佳。

再者，由于可轻易地使用导磁材料及绝缘体知各层绝缘层进行图案化线路制程，故该电感结构3有利于各种设计及应用。

另外，该遮蔽层31a、31b借由不互相连接的线段310的设计，以提升磁屏蔽效应及其抗电磁(EMI)干扰的能力，并可降低涡电流及磁损耗对Q值的影响。

另外，相较于现有技术的铁芯块的配置，本申请的电感结构3的电感线路22a、22b、32a、32b、32c、32d的厚度可依需求调整而无需配置铁芯块，因而更易于微型化，以利于终端产品符合微小化的需求。应可理解地，相较于现有技术的磁粉介电层的配置，本申请的电感结构3的绝缘体20易于制作无需掺杂磁粉，因而更能降低制作成本，以利于终端产品符合经济效益的需求。

上述实施例仅用以例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟习此项技艺的人士均可在不违背本申请的精神及范畴下，对上述实施例进行修改。因此本申请的权利保护范围，应如权利要求书所列。

Claims (8)

1.一种电感结构，其特征在于，包括：

一绝缘体；

多个电感线路，其由呈层状间隔的多个线圈堆叠而埋设于该绝缘体中，且每层至少有二个并列而彼此未电性连接的线圈，其中，各该电感线路至少一单圈螺旋状线圈，且该电感线路的最外层的线圈彼此电性连接；

多个墙状的导电体，其埋设于该绝缘体中并连接任二相邻间隔堆叠的该线圈；

一第一导电柱，其埋设于该绝缘体中并电性连接该电感线路最底层的线圈，且该第一导电柱至少其中的一端面露出于该绝缘体并连接一电性接触垫；以及

一第二导电柱，其埋设于该绝缘体中并电性连接该电感线路最底层的线圈，且该第二导电柱至少其中的一端面露出于该绝缘体并连接一电性接触垫。

2.如权利要求1所述的电感结构，其特征在于，该导电体的图案形状对应该电感线路的局部弧形区段。

3.如权利要求1所述的电感结构，其特征在于，该导电体的图案形状对应该电感线路的全部区段。

4.如权利要求1所述的电感结构，其特征在于，该多个墙状的导电体的部分层的各该导电体的图案形状对应该电感线路的全部区段，而该多个墙状的导电体的部分层的各该导电体的图案形状对应该电感线路的局部区段。

5.如权利要求1所述的电感结构，其特征在于，该多个电感线路的同层的线圈的圈身图案形状呈两个半圆形。

6.如权利要求1所述的电感结构，其特征在于，该第一导电柱的截面形状对应所连接的该电性接触垫的图案形状。

7.如权利要求1所述的电感结构，其特征在于，该第二导电柱的截面形状对应所连接的该电性接触垫的图案形状。

8.如权利要求1所述的电感结构，其特征在于，该电感结构还包括嵌埋于该绝缘体中的遮蔽层，其由若干彼此间并未电性连接的导电线段组合而成，且该遮蔽层至少遮蔽该多个电感线路的其中一外侧面且未电性连接该电感线路。

Images