CN216819815U - 芯片复位电路、芯片及电子设备 - Google Patents

Abstract

本实用新型公开了一种芯片复位电路、芯片及电子设备，该芯片复位电路包括：第一检测单元，用于在检测到芯片内部的至少一个复位信号触发时输出第一触发信号；第一逻辑电路；第二逻辑电路；第二检测单元，其中，当多个芯片级联设置时，第一逻辑电路接收并输出本级芯片的第一触发信号；第二逻辑电路接收其他芯片输出的第一触发信号，输出第二触发信号；第二检测单元接收第一触发信号和/或第二触发信号，复位本级芯片。本实用新型可以在多颗级联芯片中的任一颗芯片触发复位时实现所有级联芯片的同时复位，能够有效的防止由于异常事件同步不及时导致系统卡死等问题，应用灵活。

Description

芯片复位电路、芯片及电子设备

技术领域

本实用新型涉及芯片复位技术领域，具体涉及一种芯片复位电路、芯片及电子设备。

背景技术

复位功能是指芯片上电之后或遇到不正常的工作状态时，将芯片恢复为初始配置和状态，使得芯片从初始状态开始工作的恢复功能。

对于大尺寸的触摸显示一体化显示屏例如平板电脑，由于其显示屏上所具有的像素数量远远多于手机显示屏，且由于现有手机驱动芯片的设计已相对成熟，因此可以将多颗手机用的驱动芯片例如TDDI(Touch and Display Driver Integration，触控与显示驱动器集成)芯片级联设计来实现对平板电脑的显示屏的驱动，以避免重新设计带来的复杂工作及时间消耗。

手机的触控芯片中的触摸控制电路通常有多个复位源，常见的有上电复位，外部IO复位，软件复位，内部ESD复位，看门狗复位，异常掉电复位等等。在多芯片级联工作时，一般需要实现多颗级联芯片的同时复位以确保多颗芯片级联驱动工作的稳定，因此，就需要多颗级联芯片中任何一颗芯片内部触发的复位源都可以同时复位级联工作的多颗芯片，使整个系统重启。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

实用新型内容

为了解决上述技术问题，本实用新型提供了一种芯片复位电路、芯片及电子设备，可以在多颗级联芯片中的任一颗芯片触发复位时实现所有级联芯片的同时复位，进而触发系统快速复位，能够有效的防止由于异常事件同步不及时导致系统卡死等问题，且能够灵活地适应各种级联芯片的应用。

根据本公开第一方面，提供了一种一种芯片复位电路，包括：第一检测单元，接收芯片内部的至少一个复位信号，输出第一触发信号；

第一逻辑电路，包括第一输入端和输出端，所述第一逻辑电路的第一输入端与所述第一检测单元的输出端连接；

第二逻辑电路，包括第一输入端和输出端；

第二检测单元，包括第一输入端和第二输入端，所述第二检测单元的第一输入端与所述第一检测单元的输出端连接，所述第二检测单元的第二输入端与所述第二逻辑电路的输出端连接，

其中，当多个芯片级联设置时，所述第一逻辑电路的输出端与其他级联芯片中的所述第二逻辑电路的第一输入端连接；以及

所述第一逻辑电路接收并输出本级芯片的所述第一触发信号；所述第二逻辑电路接收其他芯片输出的所述第一触发信号，输出第二触发信号；所述第二检测单元接收所述第一触发信号和/或所述第二触发信号，复位本级芯片。

可选地，所述第一逻辑电路和所述第二逻辑电路均包括与逻辑电路、或逻辑电路和非逻辑电路中的至少一种。

可选地，所述芯片复位电路还包括：

第三检测单元，用于在检测到来自芯片外部的至少一个复位信号触发时输出第三触发信号；以及

第二检测单元还包括第三输入端，所述第二检测单元的第三输入端与所述第三检测单元的输出端连接，所述第二检测单元用于在接收到所述第一触发信号、所述第二触发信号和所述第三触发信号中的至少一个时，复位本级芯片。

可选地，所述第一检测单元、所述第二检测单元和所述第三检测单元均包括与逻辑电路、或逻辑电路和非逻辑电路中的至少一种。

可选地，所述第一逻辑电路和所述第二逻辑电路均还包括用于接收级联使能信号的第二输入端，所述级联使能信号用于同时控制所述第一逻辑电路和所述第二逻辑电路的输出状态。

可选地，所述第一逻辑电路还包括用于接收输出使能信号的第三输入端，所述输出使能信号用于控制所述第一逻辑电路的输出状态。

可选地，所述第二逻辑电路还包括用于接收输入使能信号的第三输入端，所述输入使能信号用于控制所述第二逻辑电路的输出状态。

可选地，芯片内部的至少一个复位信号包括上电复位信号、软件复位信号、ESD复位信号、看门狗复位信号、异常掉电复位信号中的至少一个。

根据本公开第二方面，提供了一种芯片，其中，包括：

如上所述的芯片复位电路，所述芯片复位电路用于实现芯片内部电路的复位功能。

可选地，所述芯片包括：

级联输出引脚，用于输出本级芯片的第一触发信号；

级联输入引脚，用于接收其他级联芯片的第一触发信号。

可选地，所述芯片包括：

至少一个外部复位引脚，用于接收来自芯片外部的至少一个复位信号。

根据本公开第三方面，提供了一种电子设备，其中，包括：显示面板；以及级联的多个如上所述的芯片，用于向所述显示面板提供驱动和/或触控信号。

可选地，所述显示面板包括：阴极射线管显示面板、数字光处理显示面板、液晶显示面板、发光二极管显示面板、有机发光二极管显示面板、量子点显示面板、Mirco-LED显示面板、Mini-LED显示面板、场发射显示面板、电浆显示面板、电泳显示面板或电润湿显示面板。

本实用新型的有益效果至少包括：

本实用新型实施例的芯片复位电路中，第一逻辑电路可以在一个芯片触发内部复位时输出触发信号表征该芯片的复位信号，第二逻辑电路可以使得一个芯片接收来自其他芯片输出的复位信号，第二检测单元通过检测来自本芯片的复位信号和来自其他芯片的复位信号判断是否需要复位本芯片，进而可以在多颗级联芯片中的任一颗芯片触发复位时实现所有级联芯片的同时复位，且这个过程中信号需要经过的逻辑电路的个数少，能够实现系统的快速复位，进而有效的防止了由于异常事件同步不及时导致系统卡死等问题。

在进一步地优选实施例中，设置第三检测单元检测来自芯片外部的复位信号，增强了电路的复位功能。

在进一步地优选实施例中，可通过级联使能信号同时控制第一逻辑电路和第二逻辑电路的输出状态，使得芯片能够在级联应用场景和非级联应用场景中自由切换，提高了芯片应用的灵活性。

在进一步地优选实施例中，可通过输出使能信号和输入使能信号控制第一逻辑电路和/或第二逻辑电路的输出状态，使得芯片能够在级联应用场景和非级联应用场景、以及双向复位控制和中单向复位控制中自由切换，进一步提高了芯片应用的灵活性。

应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本实用新型。

附图说明

图1示出根据本实用新型实施例提供的一种电子设备的结构示意图；

图2示出根据本实用新型实施例提供的芯片级联应用中芯片内部的芯片复位电路的结构示意图；

图3示出根据本实用新型实施例提供的芯片引脚示意图。

具体实施方式

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施例。但是，本实用新型可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。

图1示出根据本实用新型实施例提供的一种电子设备的结构示意图。如图1所示，该电子设备包括显示面板100和多个芯片200。该多个芯片200级联连接，且以并行工作的方式进行数据处理和与显示面板100之间进行信号传输。

示例性地，本实施例中的电子设备包括但不限于台式电脑、电视机、具有大尺寸屏幕的移动设备如手机、平板电脑等其他常见的需要多个芯片级联连接来实现驱动的电子设备。且当该电子设备中的显示面板100可触控操作时，该多个芯片200用于向显示面板100提供驱动和/或触控信号。

可选地，显示面板100包括：阴极射线管显示面板、数字光处理显示面板、液晶显示面板、发光二极管显示面板、有机发光二极管显示面板、量子点显示面板、Mirco-LED显示面板、Mini-LED显示面板、场发射显示面板、电浆显示面板、电泳显示面板或电润湿显示面板。

图2示出根据本实用新型实施例提供的芯片级联应用中芯片内部的芯片复位电路的结构示意图。

如图2所示，该芯片复位电路包括：第一检测单元210、第一逻辑电路220、第二逻辑电路230和第二检测单元240。

其中，第一检测单元210用于在检测到芯片内部的至少一个复位信号(例如Rst11、Rst12、...、Rst1n)触发时输出第一触发信号Rst31。可选地，芯片内部的至少一个复位信号包括但不限于上电复位信号、软件复位信号、ESD复位信号、看门狗复位信号、异常掉电复位信号中的至少一个。

可选地，第一检测单元210包括与逻辑电路、或逻辑电路和非逻辑电路中的至少一种。例如，当芯片内部的复位信号均为低电平复位时，第一检测单元210可选用具有多输入端的与逻辑电路，或者或逻辑电路和非逻辑电路构成的组合逻辑电路；当芯片内部的复位信号均为高电平复位时，第一检测单元210可选用为具有多输入端的或逻辑电路，或者与逻辑电路和非逻辑电路构成的组合逻辑电路；当芯片内部的复位信号一部分为低电平复位而另一部分为高电平复位时，第一检测单元210可选用具有多输入端的与逻辑电路直接接收低电平复位的复位信号和通过非逻辑电路接收高电平复位的复位信号，或者选用具有多输入端的或逻辑电路直接接收高电平复位的复位信号和通过非逻辑电路接收低电平复位的复位信号。当然，也可根据实际情况选用其他合理的逻辑电路搭配，只要可以实现对任一复位信号触发的检测即可。

第一逻辑电路220和第二逻辑电路230均包括第一输入端和输出端，第二检测单元240包括第一输入端和第二输入端。其中，第一逻辑电路220的第一输入端与同一芯片内的第一检测单元210的输出端连接，第二逻辑电路230的输出端与同一芯片内的第二检测单元240的第二输入端连接，第二检测单元240的第一输入端与同一芯片内的第一检测单元210的输出端连接，第二检测单元240的输出端与芯片内部电路260的复位端RST连接。本实施例中，内部电路260为芯片内所有需要进行复位的电路/模块/单元/器件的统称。

当多个芯片200级联设置时，每个芯片内的第一逻辑电路220的输出端均与其他级联芯片中的第二逻辑电路230的第一输入端连接。此时，第一逻辑电路220用于在接收到本级芯片的第一触发信号Rst31时于其输出端输出第一触发信号Rst31。第二逻辑电路230用于在接收到其他芯片输出的第一触发信号Rst31时输出第二触发信号Rst32。第二检测单元240用于在接收到第一触发信号Rst31和第二触发信号Rst32中的至少一个时，复位本级芯片。

可选地，第二检测单元240包括与逻辑电路、或逻辑电路和非逻辑电路中的至少一种。例如，当芯片内部的复位信号均为低电平复位时，第二检测单元240可选用具有多输入端的与逻辑电路，或者或逻辑电路和非逻辑电路构成的组合逻辑电路；当芯片内部的复位信号均为高电平复位时，第一检测单元240可选用为具有多输入端的或逻辑电路，或者与逻辑电路和非逻辑电路构成的组合逻辑电路。当然，也可根据实际情况选用其他合理的逻辑电路搭配，只要可以在任一复位信号触发时复位芯片的内部电路260即可。

本实用新型附图2中以各复位信号为低电平复位为例对芯片复位电路的结构进行了示例性说明。可以理解的是，基于本实用新型所示出的第一逻辑电路220、第二逻辑电路230和第二检测单元240的连接结构，可以在多颗级联芯片中的任一颗芯片触发复位时实现所有级联芯片的同时复位，且这个过程中信号需要经过的逻辑电路的个数少，能够实现系统的快速复位，进而能够有效的防止由于异常事件同步不及时导致系统卡死等问题。

进一步地，第一逻辑电路220和第二逻辑电路230均还包括有用于接收级联使能信号CAS的第二输入端，该级联使能信号CAS用于同时控制第一逻辑电路220和第二逻辑电路230的输出状态。

当芯片200需要级联使用时，可设置级联使能信号CAS处于有效的电平状态(与复位信号的有效复位状态相同)，使得第一逻辑电路220和第二逻辑电路230的输出端所输出的电平信号能够跟随其第一输入端所接收的信号的电平状态，实现对表征复位信号的触发信号的有效传输，也即在芯片的复位触发时，第一逻辑电路220和第二逻辑电路230的输出端所输出的电平信号能够触发每个级联芯片中的第二检测单元240对内部电路260进行复位。当芯片200不需要级联使用时，可设置级联使能信号CAS处于无效的电平状态(与复位信号的有效复位状态相反)，使得第一逻辑电路220和第二逻辑电路230的输出端所输出的电平信号固定在与复位信号的有效复位状态相反的电平状态上，也即在芯片的复位触发时，第一逻辑电路220和第二逻辑电路230的输出端所输出的电平信号不会触发第二检测单元240对内部电路260进行复位。如此，使得芯片能够在级联应用场景和非级联应用场景中自由切换，提高了芯片应用的灵活性。

进一步地，第一逻辑电路220还包括用于接收输出使能信号orst的第三输入端，该输出使能信号orst用于控制第一逻辑电路220的输出状态。以及第二逻辑电路230还包括用于接收输入使能信号irst的第三输入端，该输入使能信号irst用于控制第二逻辑电路230的输出状态。

当芯片200需要级联使用时，可设置输出使能信号orst和输入使能信号irst均处于有效的电平状态(与复位信号的有效复位状态相同，且直接传输至相应或逻辑电路的第三输入端；或与复位信号的有效复位状态相反，经非逻辑电路后传输至相应或逻辑电路的第三输入端)，使得第一逻辑电路220和第二逻辑电路230的输出端所输出的电平信号均能够跟随其各自的第一输入端所接收的信号的电平状态，实现对触发信号的有效传输，也即使得某芯片中的第一逻辑电路220能够将本级芯片的复位信号传输至其他级联的芯片，同时第二逻辑电路230也能够接收其他级联芯片输出的复位信号，进而实现级联芯片的双向复位控制。也可设置输出使能信号orst和输入使能信号irst仅其中之一处于有效的电平状态，使得某芯片中的第一逻辑电路220能够将本级芯片的复位信号传输至其他级联的芯片而第二逻辑电路230不能够接收其他级联芯片输出的复位信号，或第一逻辑电路220不能够将本级芯片的复位信号传输至其他级联的芯片而第二逻辑电路230能够接收其他级联芯片输出的复位信号，进而实现级联芯片的单向复位控制。当然，也可设置输出使能信号orst和输入使能信号irst均处于无效的电平状态，此时可实现与级联使能信号CAS处于无效的电平状态时相同的功能。如此，使得芯片能够在级联应用场景和非级联应用场景、以及双向复位控制和中单向复位控制中自由切换，进一步提高了芯片应用的灵活性。

可选地，级联使能信号CAS、输出使能信号orst和输入使能信号irst均可由芯片内部的控制寄存器提供，但在某些实施例中，也可由芯片外部的其它设备提供。

可选地，第一逻辑电路220和第二逻辑电路230均包括与逻辑电路、或逻辑电路和非逻辑电路中的至少一种。例如，当芯片内部的复位信号均为低电平复位时，如图2所示，第一逻辑电路220和第二逻辑电路230均可选用为或逻辑电路，或者与逻辑电路和非逻辑电路构成的组合逻辑电路；当芯片内部的复位信号均为高电平复位时，第一逻辑电路220和第二逻辑电路230均可选用为与逻辑电路，或者与逻辑电路和或逻辑电路构成的组合逻辑电路。当然，也可根据实际情况选用其他合理的逻辑电路搭配，只要可以仅在第一逻辑电路220或第二逻辑电路230的各输入信号均与复位信号同电位时才控制本级芯片输出相应的触发信号即可。

进一步地，芯片复位电路还包括：第三检测单元250。该第三检测单元250用于在检测到来自芯片外部的至少一个复位信号(例如Rst21、Rst22)触发时输出第三触发信号Rst33。此时，第二检测单元240还包括有第三输入端，且第二检测单元240的第三输入端与第三检测单元250的输出端连接，用于在接收到第一触发信号Rst31、第二触发信号Rst32和第三触发信号Rst33中的至少一个时，复位本级芯片。

可以理解的是，本实用新型通过设置第三检测单元对来自芯片外部的复位信号进行检测，有助于增强了芯片复位电路的复位功能的多样性。

同第一检测单元210类似，可选地，第三检测单元250包括与逻辑电路、或逻辑电路和非逻辑电路中的至少一种。例如，当芯片外部的复位信号均为低电平复位时，第三检测单元250可选用具有多输入端的与逻辑电路，或者或逻辑电路和非逻辑电路构成的组合逻辑电路；当芯片外部的复位信号均为高电平复位时，第三检测单元250可选用为具有多输入端的或逻辑电路，或者与逻辑电路和非逻辑电路构成的组合逻辑电路；当芯片外部的复位信号一部分为低电平复位而另一部分为高电平复位时，第三检测单元250可选用具有多输入端的与逻辑电路直接接收低电平复位的复位信号和通过非逻辑电路接收高电平复位的复位信号，或者选用具有多输入端的或逻辑电路直接接收高电平复位的复位信号和通过非逻辑电路接收低电平复位的复位信号。当然，也可根据实际情况选用其他合理的逻辑电路搭配，只要可以实现对任一复位信号触发的检测即可。

本实用新型通过在芯片内部设置由两个或逻辑电路及相应检测单元构成的芯片复位电路，不仅使得芯片能够在级联时由任何一颗芯片内部触发的复位源实现对所有级联芯片的共同复位，保证了级联芯片整体和受控器件的稳定性及安全性，同时两个或逻辑电路还可以在不增加其他逻辑电路的情况下为芯片复位电路增加单-双向复位控制和级联-非级联复位控制的切换功能，提高了芯片的应用灵活性，电路结构简单，所需的逻辑电路个数少，信号传输延迟低。

需要说明的是，本实用新型实施例所提供的芯片复位电路不限制于仅可设置于图1中所示出的电子设备的芯片200内，其实际可集成于任何具有复位功能的芯片内，以实现芯片内部电路的复位功能。本实用新型对此不作限定。

进一步地，对于本实用新型实施例所提供的设置有芯片复位电路的芯片(IC)200，其芯片引脚示意图如图3所示，包括：级联输出引脚1、级联输入引脚2和至少一个外部复位引脚3。其中，级联输出引脚1用于输出本级芯片的第一触发信号Rst31；级联输入引脚2用于接收其他级联芯片输出的第一触发信号Rst31；至少一个外部复位引脚3用于接收来自芯片外部的至少一个复位信号Rst21。该芯片200能够在级联应用中实现对所有级联芯片的同时复位，同时功能更加强大，应用更加灵活。

综上，本实用新型实施例的芯片复位电路中，第一逻辑电路可以在一个芯片触发内部复位时输出触发信号表征该芯片的复位信号，第二逻辑电路可以使得一个芯片接收来自其他芯片输出的复位信号，第二检测单元通过检测来自本芯片的复位信号和来自其他芯片的复位信号判断是否需要复位本芯片，进而可以在多颗级联芯片中的任一颗芯片触发复位时实现所有级联芯片的同时复位，且这个过程中信号需要经过的逻辑电路的个数少，能够实现系统的快速复位，进而有效的防止了由于异常事件同步不及时导致系统卡死等问题。

在进一步地优选实施例中，设置第三检测单元检测来自芯片外部的复位信号，增强了电路的复位功能。

在进一步地优选实施例中，可通过级联使能信号同时控制第一逻辑电路和第二逻辑电路的输出状态，使得芯片能够在级联应用场景和非级联应用场景中自由切换，提高了芯片应用的灵活性。

在进一步地优选实施例中，可通过输出使能信号和输入使能信号控制第一逻辑电路和/或第二逻辑电路的输出状态，使得芯片能够在级联应用场景和非级联应用场景、以及双向复位控制和中单向复位控制中自由切换，进一步提高了芯片应用的灵活性。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型的保护范围之中。

Claims (13)

1.一种芯片复位电路，其特征在于，包括：

第一检测单元，接收芯片内部的至少一个复位信号，输出第一触发信号；

第一逻辑电路，包括第一输入端和输出端，所述第一逻辑电路的第一输入端与所述第一检测单元的输出端连接；

第二逻辑电路，包括第一输入端和输出端；

第二检测单元，包括第一输入端和第二输入端，所述第二检测单元的第一输入端与所述第一检测单元的输出端连接，所述第二检测单元的第二输入端与所述第二逻辑电路的输出端连接，

其中，当多个芯片级联设置时，所述第一逻辑电路的输出端与其他级联芯片中的所述第二逻辑电路的第一输入端连接；以及

所述第一逻辑电路接收并输出本级芯片的所述第一触发信号；所述第二逻辑电路接收其他芯片输出的所述第一触发信号，输出第二触发信号；所述第二检测单元接收所述第一触发信号和/或所述第二触发信号，以复位本级芯片。

2.根据权利要求1所述的芯片复位电路，其特征在于，所述第一逻辑电路和所述第二逻辑电路均还包括用于接收级联使能信号的第二输入端，所述级联使能信号用于同时控制所述第一逻辑电路和所述第二逻辑电路的输出状态。

3.根据权利要求1所述的芯片复位电路，其特征在于，所述第一逻辑电路还包括用于接收输出使能信号的第三输入端，所述输出使能信号用于控制所述第一逻辑电路的输出状态。

4.根据权利要求1所述的芯片复位电路，其特征在于，所述第二逻辑电路还包括用于接收输入使能信号的第三输入端，所述输入使能信号用于控制所述第二逻辑电路的输出状态。

5.根据权利要求1-4中任一项所述的芯片复位电路，其特征在于，所述第一逻辑电路和所述第二逻辑电路均包括与逻辑电路、或逻辑电路和非逻辑电路中的至少一种。

6.根据权利要求1所述的芯片复位电路，其特征在于，所述芯片复位电路还包括：

第三检测单元，用于在检测到来自芯片外部的至少一个复位信号触发时输出第三触发信号；以及

第二检测单元还包括第三输入端，所述第二检测单元的第三输入端与所述第三检测单元的输出端连接，所述第二检测单元用于在接收到所述第一触发信号、所述第二触发信号和所述第三触发信号中的至少一个时，复位本级芯片。

7.根据权利要求6所述的芯片复位电路，其特征在于，所述第一检测单元、所述第二检测单元和所述第三检测单元均包括与逻辑电路、或逻辑电路和非逻辑电路中的至少一种。

8.根据权利要求1所述的芯片复位电路，其特征在于，芯片内部的至少一个复位信号包括上电复位信号、软件复位信号、ESD复位信号、看门狗复位信号、异常掉电复位信号中的至少一个。

9.一种芯片，其特征在于，包括：

如权利要求1-8中任一项所述的芯片复位电路，所述芯片复位电路用于实现芯片内部电路的复位功能。

10.根据权利要求9所述的芯片，其特征在于，所述芯片包括：

级联输出引脚，用于输出本级芯片的第一触发信号；

级联输入引脚，用于接收其他级联芯片的第一触发信号。

11.根据权利要求10所述的芯片，其特征在于，所述芯片包括：

至少一个外部复位引脚，用于接收来自芯片外部的至少一个复位信号。

12.一种电子设备，其特征在于，包括：

显示面板；以及

级联的多个如权利要求9-11中任一项所述的芯片，用于向所述显示面板提供驱动和/或触控信号。

13.根据权利要求12所述的电子设备，其特征在于，所述显示面板包括：阴极射线管显示面板、数字光处理显示面板、液晶显示面板、发光二极管显示面板、有机发光二极管显示面板、量子点显示面板、Mirco-LED显示面板、Mini-LED显示面板、场发射显示面板、电浆显示面板、电泳显示面板或电润湿显示面板。

Images