[go: up one dir, main page]

CN203522702U - 基于门控域的负载状况来控制功率门的设备和系统 - Google Patents

基于门控域的负载状况来控制功率门的设备和系统 Download PDF

Info

Publication number
CN203522702U
CN203522702U CN201220734910.9U CN201220734910U CN203522702U CN 203522702 U CN203522702 U CN 203522702U CN 201220734910 U CN201220734910 U CN 201220734910U CN 203522702 U CN203522702 U CN 203522702U
Authority
CN
China
Prior art keywords
power
control system
gate
subset
electrical network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201220734910.9U
Other languages
English (en)
Inventor
M·泽利克索恩
S·维耶科斯拉夫
N·翁格尔
R·沙伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of CN203522702U publication Critical patent/CN203522702U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Electronic Switches (AREA)

Abstract

响应于电路系统中的负载改变来在功率门控电路系统的活动状态期间调整供应电网与功率门控电网之间的电阻以保持相对一致的IR下降的系统。可以基于可以在门控功率分配电网处和/或在功率门控电路系统内的晶体管门附近被监视的负载因素的改变来选择性地启用和禁用功率门（PG）的子集，负载因素诸如是电压。可以执行调整以最小化监视的电压与基准之间的差异，诸如利用连续近似或CMS软件。PG子集可以分配于集成电路（IC）管芯的一个或多个层内并且可以基于位置被选择性地启用/禁用。PG可以嵌入集成电路（IC）管芯的下层内，诸如IC管芯的金属层内。

Description

基于门控域的负载状况来控制功率门的设备和系统
背景技术
集成电路管芯可以包括一个或多个门控功率域（gated power domain），对于该门控功率域，可以选择性地施加或中断功率，称作功率门控。常规地，功率门控用于在不需要门控功率域的电路系统时间歇地禁用（disable）或停用（deactivate）整个门控功率域以节约功率。这可以称作使门控功率域处于睡眠模式或状态。 
功率门在电源与门控功率分配电网（grid）（门控电网）之间存在固有电阻。根据欧姆定律，基于功率门的电阻和对应的门控功率域的电流消耗，门控电网电压可以与电源电压不同。 
可以基于预期的负载状况来设定电源电压。出于谨慎，可以假定最大负载状况或最大电流消耗。然而，在操作期间，门控功率域可以从门控电网提取比预期的电流小的电流，和/或提取的电流可以随时间变化。 
当门控功率域提取比预期的电流小的电流时，对应的功率门上的电压降比预期的电压降小。结果，门控电网电压可以比目标门控电压高。较高的门控电压可能不必然提高门控功率域的性能，并且可能通过泄漏和/或有功功率耗散而降低功率效率。 
实用新型内容
本实用新型所要解决的技术问题是当门控功率域提取比预期的电流小的电流时，对应的功率门上的电压降比预期的电压降小，导致门控电网电压可能比目标门控电压高并且较高的门控电压可能通过泄漏和/或有功功率耗散而降低功率效率。 
根据本实用新型的一个方面，提供了一种用于基于门控域的负载状况来控制功率门的设备，其特征在于，包括：集成电路管芯，包括功率供应分配电网、门控功率分配电网、各将所述功率供应分配电网耦合至所述门控功率分配电网的多个功率门、以及接收来自所述门控功率分配电网的功率的 门控电路系统；以及控制系统，在所述门控电路系统的活动状态期间选择性地启用和禁用所述功率门的子集，以调节所述门控功率分配电网的电压。 
根据本实用新型的另一个方面，提供了一种用于基于门控域的负载状况来控制功率门的系统，其特征在于，包括：集成电路管芯，包括处理器、功率供应分配电网、第一门控功率分配电网、将所述功率供应分配电网耦合至所述第一门控功率分配电网的多个功率门的第一集合、以及接收来自所述第一门控功率分配电网的功率的第一门控电路系统；控制系统，在所述第一门控电路系统的活动状态期间选择性地启用和禁用功率门的所述第一集合的子集，以调节所述第一门控功率分配电网的电压；通信系统，连接于所述处理器与通信网络之间；显示器，呈现来自所述处理器的信息；以及人接口器件（HID），向所述处理器提供用户输入。 
本实用新型的有益效果是动态补偿预期的电流消耗（例如最大电流消耗）与实时或瞬时电流消耗之间的差异，并且保持电路系统的一致的总IR下降（droop）。 
附图说明
图1是集成电路（IC）系统的框图，该集成电路系统包括基于感测的反馈来在门控功率域的活动状态期间选择性地启用和禁用功率门的子集的控制系统； 
图2是IC系统的部分的截面框图，包括基底和IC管芯； 
图3是IC管芯的功率分配系统的部分的俯视图（downwardly-directed view）； 
图4是图3中示例的功率分配系统的截面侧视图； 
图5是功率门和控制逻辑电路的部分的电路图； 
图6是集基于感测的反馈来在门控功率域的活动状态期间选择性地启用和禁用功率门的子集的另一控制系统的框图； 
图7是具有多个门控功率域的处理器系统的框图； 
图8是在门控功率域的活动状态期间控制功率门的方法的流程图； 
图9是在门控功率域的活动状态期间调整启用的功率门的数量的方法的流程图； 
图10是在门控功率域的活动状态期间调整启用的功率门的数量，并间歇地禁用所有功率门以使门控功率域处于非活动状态的方法的流程图。 
图中，参考标记的最左数字标识其中参考标记第一次出现的图。 
具体实施方式
于此公开的是基于门控功率域的负载状况来在门控功率域的活动状态期间选择性地启用和禁用功率门的独立子集的方法和系统。 
于此还公开了响应于门控功率域内的电流消耗的改变来调整供应电压与门控功率域电压之间的有效电阻的方法和系统。 
于此公开的是保持门控功率域的操作电压基本等于目标电压的方法和系统。 
于此公开的方法和系统可以实施为实时管理晶体管门处的短期过电压，以在门控功率域的操作或P状态期间提供实时门电压调节。 
图1是选择性地启用和禁用门控功率域的功率门的子集的集成电路（IC）系统100的框图。 
IC系统100包括IC管芯104，其可以附接或安装于基底102。 
IC管芯104可以包括功率供应分配网络或电网（供应电网）106以接收来自基底102的电功率，于此标记为供应电压VCC。VCC可以由管芯上（on-die）或管芯外（off-die）功率管理系统调节。VCC可以对应于非门控供应。 
IC管芯104还包括将源电网106耦合至门控功率分配网络或电网（门控电网）112的功率门（PG）110-1至110-k。与门控电网112关联的所有功率门的全体于此可以称为集合，在图1中示例为PG集合108。 
PG110可以实施于一个或多个簇或条带中，和/或可以分配于IC管芯104的电路系统（circuitry）中和/或分配于IC管芯104的一个或多个层或层面（level）内。可以如以下参照图2-8中的一个或多个描述的来实施PG110。然而，PG110不局限于于此的范例。 
门控电网112可以给电路系统114提供电功率，于此示例为门控VCC或VCCG。门控电网112和电路114可以称为门控功率域，并且电路系统114可以称为门控功率域电路系统或门控电路系统。 
IC管芯104还可以包括功率供应返回网络或电网（返回电网）116，以提供对VCC和VCCG的基准，于此示例为VSS。VCC和VCCG可以对应于正电压，而VSS可以对应于0伏或地。然而，于此公开的方法和系统不局限于这些范例。 
IC管芯104还可以包括将返回电网116耦合至门控返回电网的功率门的集合。 
IC管芯104可以包括功率门的一个或多个附加集合和对应的门控功率分配电网以提供一个或多个附加门控功率域，诸如以下参照图10描述的。 
PG集合108可以可控制地将门控电网112从供应电网106断开，以使电路系统114处于不活动或睡眠状态。 
于此示例为PG子集118的功率门110的子集可以在电路系统114的活动或操作状态期间独立可控制地将供应电网106耦合至门控电网112。 
在图1中，系统100包括利用对应的启用控制120-1至120-n来选择性地启用和禁用功率门的独立子集（PG子集）118-1至118-n的控制系统122。 
控制系统122可以实施为控制PG子集118来随电路系统114的负载或提取的电流的变化将VCCG保持于目标操作电压。 
例如，当电路系统114提取的电流降低时，PG集合108上的电压降减小。结果，VCCG可以比目标电压高。在此情况下，控制系统122可以减小启用的PG子集118的数量以增大PG集合108引入的电阻。这增大PG集合108上的电压降，以将VCCG保持于目标水平。 
相反地，当电路系统114提取的电流增大时，控制系统122可以增大启用的PG子集118的数量以降低PG集合108引入的电阻。这减小PG集合108上的电压降，以将VCCG保持于目标水平。 
PG集合108的电阻可以表示为： 
R PG _ Set = V CC - V T arg et ( I leat ( T , V T arg et ) + I dyn real ( V Taerget , f ) )
控制系统122从而可以实施为动态补偿预期的电流消耗（例如最大电流消耗）与实时或瞬时电流消耗之间的差异。PG子集118的动态控制可以有助于保持电路系统114的一致的总IR下降（droop）。 
当在电路系统114的操作状态期间，不是所有PG110都启用时，控制系统122可以使PG集合108基本上瞬时返回到最高导通状态（即，所有PG子集118启用），而无基于充电共享负供应电压瞬变的风险，因为VCCG已经处于目标水平。可以在例如一个时钟周期内执行至最高导通状态的返回，并且可以与一个或多个全局或系统时钟门控信号同步地执行该返回。 
在图1中，系统100可以包括一个或多个传感器130以感测电路系统114的负载状况并提供对应的感测的反馈132。传感器130可以包括电压传感器以感测VCCG。传感器130可以物理上位于门控电网112附近和/或电路系统114内的晶体管门附近。多个反馈传感器130在实施时可以分配在IC管芯104的一个或多个层或层面内，包括在电路系统114中。 
控制系统122可以包括比较器124以将感测的反馈132与基准值134进行比较，基准值134可以表示VCCG的目标值。以下参照图6描述范例基准值134。 
控制系统122还包括判决系统128以基于来自比较器124的比较结果126选择性地配置启用控制120。 
在分配PG子集118的地方，可以实施判决系统128来部分地基于PG子集的位置选择性地启用和禁用PG子集118。换句话说，控制系统122可以实施为在IC管芯104的一个或多个层内分配PG集合108的电阻或电导。 
控制系统122可以实施于IC管芯104内，如图1中所示例。替代地，可以在管芯外和/或在系统100外部实施控制系统122或其部分。 
控制系统122可以以硬件、软件及其组合来实施，诸如以下参照图6进一步描述的。 
可以根据一个或多个常规功率门配置来实施一个或多个功率门110，并且可以在与电路系统114关联的一个或多个层内制造该一个或多个功率门110。 
图2是IC系统200的部分的截面框图，包括基底202和IC管芯204。 
基底202可以包括导电材料203以通过通路（via）227提供供应或非门控电压VCC给IC管芯204。基底202可以包括附加导电材料以提供供应返回（return）或VSS。基底202还可以包括结构上的支持材料207。 
IC管芯204可以在金属层223内包括非门控（un-gated）功率分配电网 来分配VCC。 
IC管芯204可以包括功率门的多个子集（PG子集）218以将来自通路218和/或来自非门控功率分配电网的供应电压VCC耦合至门控电网212。功率门218的簇或条带可以在整个电路系统225上分配。 
门控电网212可以实施于一个或多个金属层223内，诸如以下参照图3描述的。 
图3是功率分配系统300的部分的示例，指向朝向IC管芯的金属层的表面，金属层于此标记为M6。 
图3包括金属M6内的电网元件和于此标记为M7的下层内的电网元件。层M6内的电网元件水平地绘示，而层M7内的电网元件竖直地绘示。水平和竖直绘示仅是为示例性目的。于此公开的方法和系统不局限于图3的范例。 
图4是功率分配系统300的截面框图。 
在图3和4的范例中，层M6和M7均包括供应电网、门控电网、以及返回电网的元件，于此分别示例为VCC、VCCG以及VSS。供应电网、门控电网、和/或返回电网的元件也可以实施于IC管芯的其它金属层中。 
在图1中，PG118-1至118-k可以基本上彼此类似。替代地，PG集合108可以包括多重类型的功率门110。 
功率门110可以包括一个或多个功率器件，其可以包括诸如PMOS晶体管的P型器件和诸如NMOS晶体管的N型器件。在功率门110包括功率晶体管的地方，晶体管的栅极可以由启用控制120中的对应的一个来控制。启用控制可以通过控制电路系统直接或间接地施加于晶体管门，控制电路系统诸如是以下关于图5至8中的一个或多个描述的。 
图5是功率门500的电路图，包括一个或多个功率器件502以将源电网506耦合至门控电网512，诸如US专利No.7880284中教导的。 
在图5中，功率器件502示例为PMOS器件。然而，功率器件502不局限于PMOS器件。 
功率门500包括启用控制电路系统，于此示例为包括P型器件504和N型器件506，各用于接收控制508和510中对应的一个。控制508和510可以对应于图1中的启用控制120之一。 
当控制508和510为高时，断言经由P型器件506在功率器件502的栅极为VSS。这开通功率器件502，这经由功率器件502将源电网106耦合至门控电网112。这也有效地降低了图1中的PG集合108的电阻。 
相反地，当控制508和501低时，断言经由N型器件504在功率器件502的栅极为VCCPG。这关断功率器件502，这阻止电荷流过功率器件502。这也有效地增大了PG集合108的电阻。VCCPG可以对应于VCC、VCCG或另一非门控或门控电压。 
图6是IC系统600的框图，该IC系统600包括基于来自一个或多个传感器630的感测的反馈632来选择性地启用和禁用PG集合608的功率门618的子集的控制系统622，诸如以上参照图1描述的。 
控制系统622可以包括模拟-数字转换器（ADC）636，模拟-数字转换器（ADC）636输出指示感测的反馈632与基准634之间的差异的数字误差项638。 
基准634可以表示用于门控电网612的目标电压，其可以包括预定目标值，并且可以包括校准的基准值640。 
替代地，或附加地，控制系统622可以包括用于提供基准值634作为感测的反馈632的移动平均值644的平均逻辑电路642。移动平均值644可以是在预定数量的时钟周期上计算的。 
控制系统622可以包括多路复用逻辑电路646以选择性地提供校准的基准640和移动平均值644之一作为基准634。 
控制系统622可以包括判决系统628，以基于误差项638来选择性地启用和禁用PG子集618中的独立子集。判决系统628可以实施为控制PG子集608来最小化误差项638。判决系统628还可以实施为部分地基于启用控制620的当前配置和/或一个或多个先前状态来控制PG子集608。 
判决系统628可以以硬件、软件及其组合来实施。硬件实施方式可以包括，但不是局限于，逻辑门、组合逻辑电路、寄存器、触发器、和/或指令处理器/控制器。软件实施方式可以包括编码有计算机程序的计算机可读介质，该程序包括待由指令处理器执行的指令。计算机可读介质可以包括暂时和/或非暂时介质。 
判决系统628可以实施为作为有限状态机（FSM）操作，其可以实施 为基于连续近似来控制PG子集618。基于硬件的FSM可以包括可编程逻辑器件或控制器、存储状态变量的寄存器、以及确定状态瞬变的组合逻辑电路、和生成输出的组合逻辑电路。 
基于软件的判决系统628可以包括代码变形（code morphing）软件（CMS），诸如用于基于二进制译码的机器内。CMS可以在制造于对应的IC管芯内的处理器上执行，诸如在图2的电路系统225中。替代地，判决系统628可以包括专用处理器，诸如控制器，以执行CMS。CMS可以编码于IC管芯的固件内，并且可以在运行时间被复制到存储器。 
判决系统628可以实施为将启用控制620-1至620-n输出至PG子集618-1至618-n中相应的子集。替代地，判决系统628可以实施为输出数字控制或数字字648，并且控制系统622可以包括解码器650以对来自数字控制648的启用控制620-1至620-n进行解码。 
控制系统622可以实施为将VCCG保持为基本等于目标值，如在门控电网612处感测的和/或在门控电路系统614内的晶体管门处感测的。 
控制系统622可以实施为部分地基于PG子集的物理位置来选择性地启用和禁用PG子集618，诸如于此在一个或多个范例中描述的。 
控制系统622可以可控制地启用PG集合608内的所有功率门，诸如使门控电路系统614处于非活动或睡眠状态，其可以基于禁用控制652。控制系统622还可以包括开关654以响应于禁用命令652来禁用平均逻辑电路642。 
诸如图1中的控制系统122和/或图6中的控制系统621的控制系统可以实施为对系统时钟和/或对应的IC管芯的其它时钟门控信号起作用。 
诸如图1中的控制系统122和/或图6中的控制系统621的控制系统可以实施为受到功率管理软件或功率分配单元（PDU）的控制。 
诸如以上参照图1-9中的一个或多个描述的IC系统可以实施于广泛变化的器件内，以下参照图10描述其范例。 
图7是系统700的框图，包括具有多个门控功率域（域）702-1至702-j的处理器系统704。处理器系统704可以包括一个或多个处理器、处理器芯、IC管芯、电路板、和/或物理器件。 
每一个域702包括门控电路系统714、门控功率分配电网（门控电网） 712、以及将供应电网706耦合至对应的门控电网712的功率门的集合（PG集合）708，以。每一个域702还包括控制系统722以选择性地启用和禁用对应的PG集合708的子集，诸如以上在一个或多个范例中描述的。 
一个或多个控制系统722可以实施为禁用对应的PG集合708的所有功率门，诸如使对应的门控电路系统714处于非活动或睡眠状态。单个或多个控制系统722还可以实施为重新启用功率门的子集以使对应的门控电路系统714返回至活动状态，诸如以上在一个或多个范例中描述的。 
系统700还可以包括通信系统730以连接于处理器系统704与通信网络之间。通信系统730可以包括有线和/或无线通信系统。 
系统700还可以包括监视器或显示器732以呈现来自处理器系统704和通信系统730中的一个或多个的信息。 
系统700还可以包括人接口器件（HID）734以将用户输入提供给处理器系统704和通信系统730中的一个或多个。HID734可以包括，例如但不局限于，一个或多个键盘、指针器件、触敏器件、和或运动和/或图像传感器。HID734可以包括物理器件和/或虚拟器件，诸如监视器显示或虚拟的键盘。 
系统700还可以包括音频系统736以提供来自处理器系统704和/或通信系统730的可听输出。 
系统700可以包括外壳以容纳处理器系统704、通信系统730、显示器732、HID734、和/或与其的接口。 
外壳可以包括，但不局限于，支架可安装外壳、桌面外壳、膝上外壳、笔记本型外壳、上网本（net-book）外壳、置顶盒外壳、手持式外壳、和/或其它常规电子外壳和/或将来研发的外壳。 
系统700可以对应于，但不局限于，计算机系统、服务器系统、和/或手持式处理器和/或通信器件。 
系统700还可以包括给供应电网706供应功率的电池系统。 
图8是在对应的门控电路系统的活动状态期间动态控制功率门的方法800的流程图。方法800可以实施诸如以上参照图1-7中的一个或多个描述的系统。然而，方法800不限于图1-7中的任何一个。 
在802，启用功率门的若干子集来将功率供应电网耦合至集成电路管芯 的门控功率分配电网（门控电网），以将门控电路系统保持于活动状态。可以如以上一个或多个范例中所述地来实施功率门。 
在804，响应于门控电路系统的负载状况的改变来调整功率门的启用的子集的数量，诸如于此在一个或多个范例中描述的和/或以下参照图9描述的。 
图9是在门控电路系统的活动状态期间动态调整启用的功率门的数量的方法900的流程图。 
在902，感测或监视门控功率分配电网的电压。 
在904，调整功率门的启用的子集的数量以最小化感测的电压与基准值之间的差异。基准值可以对应于预定值、校准的值、和感测的电压的移动平均值中的一个或多个。基准值可以是从多个基准值中可选择的。 
在功率门在IC的一个或多个层内分配的地方，在804和/或904的调整可以包括基于对应的功率门的位置来选择性地启用和/或禁用功率门的一个或多个子集。 
方法800和/或900还可以包括禁用与门控功率域关联的所有功率门，诸如使门控电路系统处于非活动状态，诸如以下参照图10描述的。 
图10是在对应的门控功率域的活动状态期间动态调整启用的功率门的数量和间歇地禁用所有功率门以使域处于非活动状态的方法1000的流程图。 
在1002，当门控功率域处于活动状态时，处理进行至1004，在此启用功率门的若干子集，诸如以上参照802描述的。 
在1006，可以调整功率门的启用的子集的数量，诸如以上参照804和/或904描述的。 
在1008，当使门控电路系统处于停用或处于非活动或睡眠状态时，处理进行至1010，在此禁用门控功率域的所有功率门。 
在1010，当门控功率域返回至活动状态时，处理返回至1004以重新启用功率门的若干子集。 
于此描述的方法和系统可以以硬件、软件、固件、及其组合来实施，包括分离和集成电路逻辑电路、专用集成电路（ASIC）逻辑电路、和微控制器，并且可以作为特定域集成电路封装的部分、集成电路分装的组合和/ 或片上系统（SoC）来实施。 
器件可以于此描述为一个或多个P型或PMOS器件和N型或NMOS器件。P型器件和/或PMOS器件可以包括P型金属氧化物半导体场效应晶体管。N型器件和/或NMOS器件可以包括N型金属氧化物半导体场效应晶体管。除非于此另外指出，于此公开的方法和系统不局限于该器件，并且可以以一个或更多其它合适的常规器件和/或将来研发的器件来实施。 
于此借助于功能结构块公开了方法可系统，功能结构块示例其功能、特征和关系。为方便描述，于此任意限定了这些功能结构块的边界中的至少一些。可以限定替代边界，只要可以合适地执行其特定功能和关系就行。 
虽然于此描述了各种实施例，但是应当理解，仅仅是通过范例方式，而不是限制性地，对它们进行了介绍。对于本领域技术人员来说，可以不脱离于此公开的方法和系统的精神和范围对其形式和细节进行各种改变是显而易见的。从而，权利要求的宽度和范围不应局限于于此提供的任何范例。 

Claims (19)

1.一种用于基于门控域的负载状况来控制功率门的设备，其特征在于，包括： 
集成电路管芯，包括功率供应分配电网、门控功率分配电网、各将所述功率供应分配电网耦合至所述门控功率分配电网的多个功率门、以及接收来自所述门控功率分配电网的功率的门控电路系统；以及 
控制系统，在所述门控电路系统的活动状态期间选择性地启用和禁用所述功率门的子集，以调节所述门控功率分配电网的电压。 
2.如权利要求1所述的设备，其特征在于，其中，所述控制系统实施于所述集成电路管芯内。 
3.如权利要求1所述的设备，其特征在于，其中，所述控制系统包括： 
反馈控制系统，选择性地启用和禁用功率门的所述子集，以最小化所述门控功率分配电网的感测的反馈电压与基准之间的差异。 
4.如权利要求3所述的设备，其特征在于，其中，所述反馈控制系统包括选择器，以从所述感测的反馈电压的移动平均值和校准的基准电压中选择所述基准。 
5.如权利要求3所述的设备，其特征在于，其中，所述反馈控制系统包括基于有限状态机的判决系统，以基于连续近似来调整启用的功率门的所述子集的数量。 
6.如权利要求1至权利要求5中的任一项所述的设备，其特征在于，其中： 
功率门的所述子集在所述门控电路系统中分配；并且 
所述控制系统实施为部分地基于所述子集的位置来选择性地启用和禁用功率门的所述子集。 
7.如权利要求1至权利要求5中的任一项所述的设备，其特征在于，其中，所述控制系统实施为选择性地启用和禁用功率门的所述子集，以调整所述功率供应分配电网与所述门控功率分配电网之间的电阻来保持目标电流-电阻（IR）下降。 
8.如权利要求1至权利要求5中的任一项所述的设备，其特征在于，其中，所述控制系统实施为禁用所述多个功率门，以使所述门控电路系统处于非活动状态。 
9.一种用于基于门控域的负载状况来控制功率门的系统，其特征在于，包括： 
集成电路管芯，包括处理器、功率供应分配电网、第一门控功率分配电网、将所述功率供应分配电网耦合至所述第一门控功率分配电网的多个功率门的第一集合、以及接收来自所述第一门控功率分配电网的功率的第一门控电路系统； 
控制系统，在所述第一门控电路系统的活动状态期间选择性地启用和禁用功率门的所述第一集合的子集，以调节所述第一门控功率分配电网的电压； 
通信系统，连接于所述处理器与通信网络之间； 
显示器，呈现来自所述处理器的信息；以及 
人接口器件（HID），向所述处理器提供用户输入。 
10.如权利要求9所述的系统，其特征在于，其中，所述通信系统包括无线通信系统，所述用于基于门控域的负载状况来控制功率门的系统还包括： 
移动手持式外壳，容纳所述集成电路管芯、所述通信系统、所述显示器、以及向所述功率供应分配电网提供功率的电池。 
11.如权利要求9所述的系统，其特征在于，其中，所述控制系统实 施于所述集成电路管芯内。 
12.如权利要求9所述的系统，其特征在于，其中，所述控制系统包括： 
反馈控制系统，选择性地启用和禁用功率门的所述第一集合的子集，以最小化所述第一门控功率分配电网的感测的反馈电压与基准之间的差异。 
13.如权利要求12所述的系统，其特征在于，其中，所述反馈控制系统包括选择器，以从所述第一门控功率分配电网的所述感测的反馈电压的移动平均值和校准的基准电压中选择所述基准。 
14.如权利要求12所述的系统，其特征在于，其中，所述反馈控制系统包括基于有限状态机的判决系统，以基于连续近似来调整启用的功率门的所述第一集合的子集的数量。 
15.如权利要求9至权利要求14中的任一项所述的系统，其特征在于，其中： 
所述功率门的所述子集分配于所述集成电路管芯内；并且 
所述控制系统实施为部分地基于所述子集的位置来选择性地启用和禁用所述功率门的子集。 
16.如权利要求9至权利要求14中的任一项所述的系统，其特征在于，其中，所述控制系统实施为选择性地启用和禁用功率门的所述第一集合的子集，以调整所述功率供应分配电网与所述第一门控功率分配电网之间的电阻来保持目标电流-电阻（IR）下降。 
17.如权利要求9至权利要求14中的任一项所述的系统，其特征在于，其中，所述控制系统实施为禁用功率门的所述第一集合，以使所述第一门控电路系统处于非活动状态。 
18.如权利要求9至权利要求14中的任一项所述的系统，其特征在于，其中，所述集成电路管芯还包括： 
第二门控功率分配电网、将所述功率供应分配电网耦合至所述第二门控功率分配电网的多个功率门的第二集合、以及接收来自所述第二门控功率分配电网的功率的第二门控电路系统； 
其中，所述控制系统实施为在所述第二门控电路系统的活动状态期间选择性地启用和禁用功率门的所述第二集合的子集，以调节所述第二门控功率分配电网的电压；并且 
其中，所述第一门控电路系统包括所述处理器的第一芯，且所述第二门控电路系统包括所述处理器的第二芯。 
19.如权利要求18所述的系统，其特征在于，其中，所述控制系统实施为禁用功率门的所述第一集合以使所述第一门控电路系统处于非活动状态，同时在所述第二门控电路系统的所述活动状态期间调节所述第二门控功率分配电网的所述电压。 
CN201220734910.9U 2011-12-27 2012-12-27 基于门控域的负载状况来控制功率门的设备和系统 Expired - Fee Related CN203522702U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2011/067334 WO2013100890A1 (en) 2011-12-27 2011-12-27 Methods and systems to control power gates during an active state of a gated domain based on load conditions of the gated domain
USPCT/US2011/067334 2011-12-27

Publications (1)

Publication Number Publication Date
CN203522702U true CN203522702U (zh) 2014-04-02

Family

ID=48698134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201220734910.9U Expired - Fee Related CN203522702U (zh) 2011-12-27 2012-12-27 基于门控域的负载状况来控制功率门的设备和系统

Country Status (6)

Country Link
US (2) US10228738B2 (zh)
EP (1) EP2798432A4 (zh)
KR (1) KR101682779B1 (zh)
CN (1) CN203522702U (zh)
TW (1) TWI506411B (zh)
WO (1) WO2013100890A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105515564A (zh) * 2015-12-07 2016-04-20 中国电子科技集团公司第十研究所 螺旋谐振环超宽带同步开关噪声抑制电源分配网络

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013101718A1 (en) 2011-12-27 2013-07-04 Intel Corporation Multi-mode voltage regulation with feedback
WO2013100890A1 (en) 2011-12-27 2013-07-04 Intel Corporation Methods and systems to control power gates during an active state of a gated domain based on load conditions of the gated domain
US9766678B2 (en) * 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
FR3008977A1 (fr) 2013-07-23 2015-01-30 Servier Lab Nouveaux derives d'isoindoline ou d'isoquinoline, leur procede de preparation et les compositions pharmaceutiques qui les contiennent
US9852859B2 (en) 2015-12-28 2017-12-26 Qualcomm Incorporated Adjustable power rail multiplexing
US10908673B2 (en) 2018-02-07 2021-02-02 Intel Corporation Reliable digital low dropout voltage regulator
US11017146B2 (en) * 2018-07-16 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming the same
CN109326578B (zh) * 2018-09-07 2021-02-26 上海兆芯集成电路有限公司 电源网络及其布线方法
US12306216B2 (en) * 2022-12-06 2025-05-20 Intel Corporation Dynamic voltage regulator sensing for chiplet-based designs

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59218042A (ja) 1983-05-26 1984-12-08 Toshiba Corp 半導体集積回路
US5773966A (en) 1995-11-06 1998-06-30 General Electric Company Dual-mode, high-efficiency dc-dc converter useful for portable battery-operated equipment
US5955870A (en) 1997-09-29 1999-09-21 Intel Corporation Multi-mode low power voltage regulator
US6636023B1 (en) 1999-10-14 2003-10-21 Juniper Networks, Inc. Combined linear and switching voltage regulator
JP3878431B2 (ja) * 2000-06-16 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置
US7020790B2 (en) 2001-02-08 2006-03-28 Honeywell International Inc. Electric load management center including gateway module and multiple load management modules for distributing power to multiple loads
US20020138778A1 (en) 2001-03-22 2002-09-26 Cole James R. Controlling CPU core voltage to reduce power consumption
US8055914B2 (en) 2001-08-27 2011-11-08 Intel Corporation Voltage regulation for a computer system providing voltage positioning for multi-component load
US7112978B1 (en) * 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7454643B2 (en) 2003-04-30 2008-11-18 Marvell World Trade Ltd. Pre-emptive power supply control system and method
US7498836B1 (en) 2003-09-19 2009-03-03 Xilinx, Inc. Programmable low power modes for embedded memory blocks
US7190210B2 (en) 2004-03-25 2007-03-13 Integral Wave Technologies, Inc. Switched-capacitor power supply system and method
US7570100B2 (en) * 2004-08-16 2009-08-04 Texas Instruments Incorporated Potential and rate adjust header switch circuitry reducing transient current
US20060224337A1 (en) 2005-03-31 2006-10-05 Intel Corporation, A Delaware Corporation Programmable current load systems and methods
US20070018622A1 (en) 2005-07-08 2007-01-25 02Micro, Inc. Flexible buck converter to generate an output voltage higher or lower than an input voltage
US7598630B2 (en) * 2005-07-29 2009-10-06 Intel Corporation IC with on-die power-gating circuit
US7913141B2 (en) 2006-08-16 2011-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Power gating in integrated circuits for leakage reduction
US7498835B1 (en) * 2005-11-04 2009-03-03 Xilinx, Inc. Implementation of low power standby modes for integrated circuits
JP2007143893A (ja) 2005-11-28 2007-06-14 Toshiba Home Technology Corp 炊飯器
US7536568B2 (en) * 2005-12-01 2009-05-19 Covidien Ag Ultra low power wake-up circuit
US7712066B2 (en) * 2005-12-29 2010-05-04 Agere Systems, Inc. Area-efficient power switching cell
US7624291B2 (en) 2006-03-31 2009-11-24 Intel Corporation Power optimized multi-mode voltage regulator
US7584370B2 (en) 2006-06-22 2009-09-01 Skyworks Solutions, Inc. Circuits, switch assemblies, and methods for power management in an interface that maintains respective voltage differences between terminals of semiconductor devices in open and close switch states and over a range of voltages
KR20080014531A (ko) 2006-08-11 2008-02-14 삼성전자주식회사 전원 전압 제어 및 파워 게이팅（ｐｏｗｅｒｇａｔｉｎｇ）을 이용한 누설 전류 감소 방법 및 그방법을 이용한 반도체 장치.
US7793125B2 (en) * 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
US7518355B2 (en) 2007-03-30 2009-04-14 Intel Corporation Package level voltage sensing of a power gated die
TWI361345B (en) * 2007-04-13 2012-04-01 Ind Tech Res Inst Multi-thread power-gating design
US20090085552A1 (en) * 2007-09-29 2009-04-02 Olivier Franza Power management using dynamic embedded power gate domains
US7880284B2 (en) * 2007-09-29 2011-02-01 Intel Corporation Embedded power gating
US20090146734A1 (en) 2007-12-11 2009-06-11 Fujitsu Limited Charge Recycling (CR) in Power Gated Complementary Metal-Oxide-Semiconductor (CMOS) Circuits and in Super Cutoff CMOS (SCCMOS) Circuits
JP2009146130A (ja) 2007-12-13 2009-07-02 Oki Semiconductor Co Ltd ドロッパ型レギュレータ
US7928705B2 (en) 2008-03-12 2011-04-19 Sony Ericsson Mobile Communications Ab Switched mode voltage converter with low-current mode and methods of performing voltage conversion with low-current mode
US7759916B2 (en) 2008-05-12 2010-07-20 Microchip Technology Incorporated Regulator with device performance dynamic mode selection
US7525373B1 (en) * 2008-05-19 2009-04-28 International Business Machines Corporation Compensation of process and voltage variability in multi-threshold dynamic voltage scaling circuits
TWI396957B (zh) * 2008-05-30 2013-05-21 Asustek Comp Inc 變頻多相位電壓調節器及其控制方法
US8330436B2 (en) 2008-06-30 2012-12-11 Intel Corporation Series and parallel hybrid switched capacitor networks for IC power delivery
TWI375872B (en) 2008-08-11 2012-11-01 Asustek Comp Inc Multi-phase voltage regulator module and method controlling the same
US8193799B2 (en) 2008-09-23 2012-06-05 Globalfoundries Inc. Interposer including voltage regulator and method therefor
US8068938B2 (en) 2009-05-15 2011-11-29 General Electric Company Method and system for managing a load demand on an electrical grid
KR101636324B1 (ko) 2009-08-19 2016-07-05 삼성전자주식회사 파워 게이팅 장치
TWI397805B (zh) * 2009-11-11 2013-06-01 Giga Byte Tech Co Ltd 電路系統及其控制方法
US8400778B2 (en) 2010-02-02 2013-03-19 Monolithic Power Systems, Inc. Layout schemes and apparatus for multi-phase power switch-mode voltage regulator
US8589854B2 (en) 2010-07-13 2013-11-19 Algotochip Corp. Application driven power gating
US8564262B2 (en) 2010-11-11 2013-10-22 International Business Machines Corporation Voltage regulator module with power gating and bypass
US9444456B2 (en) * 2011-07-20 2016-09-13 Nxp B.V. Circuit and method for powering an integrated circuit having first and second power regulators respectively configured and arranged to provide regulated power at main and standby power levels
WO2013101718A1 (en) 2011-12-27 2013-07-04 Intel Corporation Multi-mode voltage regulation with feedback
WO2013100890A1 (en) 2011-12-27 2013-07-04 Intel Corporation Methods and systems to control power gates during an active state of a gated domain based on load conditions of the gated domain

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105515564A (zh) * 2015-12-07 2016-04-20 中国电子科技集团公司第十研究所 螺旋谐振环超宽带同步开关噪声抑制电源分配网络

Also Published As

Publication number Publication date
EP2798432A1 (en) 2014-11-05
US20150149794A1 (en) 2015-05-28
TWI506411B (zh) 2015-11-01
EP2798432A4 (en) 2015-07-22
US20190204886A1 (en) 2019-07-04
US10955885B2 (en) 2021-03-23
TW201346508A (zh) 2013-11-16
KR101682779B1 (ko) 2016-12-05
US10228738B2 (en) 2019-03-12
KR20140100508A (ko) 2014-08-14
WO2013100890A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
CN203522702U (zh) 基于门控域的负载状况来控制功率门的设备和系统
TWI600994B (zh) 運用回饋之多模式電壓調節技術
TW200413877A (en) A method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias
US12322433B2 (en) Power and performance optimization in a memory subsystem
US20220197519A1 (en) Multi-level memory system power management apparatus and method
US12348073B2 (en) Predictable battery power management apparatus and method
EP4092864A1 (en) Power delivery architecture for high power portable devices
US12242315B2 (en) Thermal management in horizontally or vertically stacked dies
US20210124404A1 (en) Workload aware power limiting and multiple-input multiple-output control
US20220407317A1 (en) Adaptive burst power and fast battery charging apparatus and method
JP7717514B2 (ja) エネルギー効率の良いコア電圧選択装置及び方法
TWI885185B (zh) 電子設備、運算系統及用以控制電子設備之電源閘之方法
WO2017209835A1 (en) System and method for reducing power delivery network complexity through local power multiplexers
CN115378253A (zh) 计算型电流传感器
CN106170905A (zh) 可切换的解耦电容器
US20120221873A1 (en) Method, Apparatus, and System for Energy Efficiency and Energy Conservation by Mitigating Performance Variations Between Integrated Circuit Devices
US12117469B2 (en) Per-part real-time load-line measurement apparatus and method
US11705750B2 (en) Power negotiation sequence to improve user experience and battery life
TWI890856B (zh) 電子設備、記憶體設備及運算系統
US12124314B2 (en) Apparatus and method to detect power supply security attack and risk mitigation
US12230569B2 (en) Apparatus and method to increase effective capacitance with layout staples
US12079051B2 (en) Battery heat balancing apparatus and method during peak mode
US12259775B2 (en) Power optimized timer module for processors
CN102184004A (zh) 集成电路基板偏压动态调整装置与方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140402

Termination date: 20211227