CN201812475U - 源极驱动器 - Google Patents

Abstract

本实用新型涉及一种源极驱动器，包括一可依据一外部信号输出一第一控制信号、一第二控制信号及一笫三控制信号的控制单元；以及多个串接以依序传递一水平同步信号的数据通道，所述数据通道耦接于该控制单元，且所述数据通道均与每一条显示数据线连接。本实用新型的优点在于：可透过电路运作对显示数据进行排序，并且可避免因整理显示数据而造成画面显示的延迟。

Description

源极驱动器 

【技术领域】

本实用新型涉及一种驱动器，尤其涉及一种源极驱动器。 

【背景技术】

随着光电与半导体技术的发展，带动了平面显示器的蓬勃发展，而在诸多平面显示器中，液晶显示器因具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等优越特性而成为市场之主流。其中，液晶显示器包括一显示面板与一背光模块。由于显示面板本身并不具有发光的功能，因此配置背光模块以提供显示面板所需的面光源，进而使显示面板达到显示的功能。 

图1A为一传统的显示面板的结构示意图。请参照图1A，在传统的显示面板100中，在每一画素列的每一个画素P分别透过主动组件AD耦接一条扫描线110及一条数据线120，并且透过驱动器驱动每一个画素P。在驱动器方面，源极驱动器的结构较闸极驱动器(gate driver)复杂，即源极驱动器的成本高于闸极驱动器。因此，为了节省驱动器的成本，有人提出双闸极(Dual Gate)结构的显示面板。图1B为一显示面板的双闸极结构示意图。请参照图1B，在双闸极结构的显示面板150中，每一画素列对应两条扫描线160，并且在一画素列中，每两个画素P共同一条资料线170，以此可降低资料线170的条数，即降低源极驱动器的成本。 

然而，在双闸极结构的显示面板150中，由于每两个画素P共享一条资料线，而使得同一画素列的显示数据需分批输出，即将对应奇数的画素P的显示数据为同一次输出，将对应偶数的画素P的显示数据为另一次输出。因此，每一画素列的显示数据在输出之前需经过整理，以将对应奇数及偶数的画素P的显示数据分开来，并依序输出至显示面板150。其中，整理显示数据可以由时序控制器(Timing Controller，TCON) 来进行，并且显示数据整理的动作为造成画面显示的延迟。 

此外，每一画素列的显示数据的数量会由于显示面板150的分辨率不同而有所差异，即储存显示数据所需的储存容量会有所不同。因此，若时序控制器的储存容量小于每一画素列的显示数据的数量时，则会有显示数据无法储存而遗失，以致于画面显示不正确。若时序控制器的储存容量大于每一画素列的显示数据的数量时，则会有部分储存容量未使用到而形同浪费。若要依据显示面板150而设计使用特定储存容量的时序控制器，则使得时序控制器的通用性会大幅降低。 

【实用新型内容】

本实用新型所要解决的技术问题在于提供一种源极驱动器，可依据显示面板的类型将对应一画素列的显示数据于一个扫描期间输出，或将显示数据分为两个部分以分别于二个扫描期间输出。 

本实用新型是通过以下技术方案解决上述技术问题的：一种源极驱动器，包括：一可依据一外部信号输出一第一控制信号、一第二控制信号及一笫三控制信号的控制单元；以及多个串接以依序传递一水平同步信号的数据通道，所述数据通道耦接于该控制单元，且所述数据通道均与每一条显示数据线连接。 

进一步地，所述数据通道包括：一用于接收所述水平同步信号的第一移位缓存器；一耦接于所述第一移位缓存器的第二移位缓存器；一第一多任务器，该第一多任务器耦接于所述第一移位缓存器及第二移位缓存器；一耦接于显示数据线的第二多任务器；一第一数据栓锁器，该第一数据栓锁器耦接于所述第二多任务器及第一移位缓存器；一耦接于所述第一数据栓锁器的第二数据栓锁器；一第三数据栓锁器，该第三数据栓锁器耦接于所述第二多任务器及第二移位缓存器；一耦接于所述第三数据栓锁器的第四数据栓锁器；一第三多任务器，该第三多任务器耦接于所述第二数据栓锁器及第四数据栓锁器；一耦接于所述第三多任务器的第五数据栓锁器；一耦接于所述第五数据栓锁器的数字模拟转换器；以及一耦接于所述数字模拟转换器的输出缓冲器。 

进一步地，所述第一多任务器包括：一第一与门，该第一与门的第二端耦接于第一移位缓存器；一第二与门，该第二与门的第二端耦接于第二移位缓存器；以及一第一或门，该第一或门的第一端耦接于第一与门的输出端，且该第一或门的第二端耦接于第二与门的输出端。 

进一步地，在第(3i-2)数据通道中，i为一正整数，所述第二多任务器包括：一导线，该导线耦接于显示数据线中的第一显示数据线与第一数据栓锁器之间；以及一第三与门，该第三与门的第二端耦接于显示数据线中的第二显示数据线，且该第三与门的输出端耦接于第三数据栓锁器。 

进一步地，在第(3i-2)数据通道中，i为一正整数，所述第二多任务器包括：一第四与门，该第四与门的第二端耦接于显示数据线中的第一显示数据线，且该第四与门的输出端耦接于第一数据栓锁器；以及一第五与门，该第五与门包含有一用于接收第二控制信号的第一端、一耦接于显示数据线中第二显示数据线的第二端和一耦接于第三数据栓锁器的输出端。 

进一步地，在第(3i-1)数据通道中，所述第二多任务器包括：一第六与门，该第六与门包含一用于接收该第二控制信号的第一端、一耦接于第二显示数据线的第二端和一输出端；一第七与门，该第七与门包含一用于接收第二控制信号的第一端，、一耦接于显示数据线中第三显示数据线的第二端和一输出端；一第二或门，该第二或门的第一端耦接于第六与门的输出端，该第二或门的第二端耦接于第七与门的输出端，且该第二或门的输出端耦接于第一数据栓锁器；以及一第八与门，该第八与门包含一用于接收第二控制信号的第一端、一耦接该第一显示数据线的第二端和一耦接该第三数据栓锁器的输出端。 

进一步地，在第3i数据通道中，所述第二多任务器包括：一第九与门，该第九与门包含一用于接收第二控制信号的第一端、的第二端耦接该第三显示数据线；一第十与门，该第十与门包含一用于接收第二控制信号的第一端、一耦接于第二显示数据线的第二端；一第三或门，该第 三或门的第一端耦接于第九与门的输出端，该第三或门的第二端耦接于第十与门的输出端，且该第三或门的输出端耦接第一数据栓锁器；以及一第十一与门，该第十一与门包含一用于接收该第二控制信号的第一端、一耦接于第三显示数据线的第二端和一耦接于第三数据栓锁器的输出端。 

进一步地，所述第三多任务器包括；一第十二与门，该第十二与门包含一用于接收该第三控制信号的第一端、一耦接于第二数据栓锁器的第二端和一输出端；一第十三与门，该第十三与门包含一用于接收第三控制信号反相信号的第一端、一耦接于第四数据栓锁器的第二端和一输出端；以及一第四或门，该第四或门的第一端耦接第十二与门的输出端，该第四或门的第二端耦接于第十三与门的输出端，且该第四或门的输出端耦接于第五数据栓锁器。 

进一步地，所述第一移位缓存器及第二移位缓存器均为一D型正反器。 

本实用新型源级驱动器的有益效果在于：可依据显示面板的类型将对应一画素列的显示数据于一个扫描期间输出，或将显示数据分为两个部分以分别于二个扫描期间输出，即可透过电路运作对显示数据进行排序，并且可避免因整理显示数据而造成画面显示的延迟。 

【附图说明】

下面参照附图结合实施例对本实用新型作进一步的描述。 

图1A为一传统的显示面板的结构示意图。 

图1B为一显示面板的双闸极结构示意图。 

图2为本实用新型源极驱动器一实施例的系统示意图。 

图3为本实用新型源极驱动器一实施例的电路示意图。 

图4为图2中第一多任务器MX1的电路图。 

图5为图2中第(3i-2)数据通道的第二多任务器MX2的一种电路图。 

图6为图2中第(3i-2)数据通道的第二多任务器MX2的另一种电 路图。 

图7为图2中第(3i-1)数据通道的第二多任务器MX2的电路图。 

图8为图2中第3i数据通道的第二多任务器MX2的电路图。 

图9为图2中第三多任务器MX3的电路图。 

【具体实施方式】

请参照图2，本实用新型源极驱动器200包括控制单元210及数据通道220_1～220_n，控制单元210依据外部信号ES输出控制信号COL1、COL2及COL3，其中外部信号ES为对应所驱动的显示面板为图1A所示显示面板或图1B所示显示面板所设定。数据通道220_1～220_n串接以依序传递水平同步信号STH。当数据通道220_1～220_n接收到水平同步信号STH，则依据水平同步信号STH、控制信号COL1及COL2撷取第一显示数据线DL1、第二显示数据线DL2及第三显示数据线DL3所传送的显示数据D1、D2及D3的其中之一或部分，且数据通道220_1～220_n会依据控制信号COL1、栓锁信号LAT及LD将所撷取到的显示数据转换为驱动电压VD(如VD_1～VD_n)并输出至对应的显示面板的数据线。其中，显示数据D1、D2及D3可以分别为红色显示数据、绿色显示数据及蓝色显示数据。 

请参照图2及图3，本实施例的各组件在附图中的符号说明如下：第一移位缓存器SR1(如SR1_1～SR1_n)、第二移位缓存器SR2(如SR2_1～SR2_n)、第一多任务器MX1(如MX1_1～MX1_n)、第二多任务器MX2(如MX2_1～MX2_n)、第三多任务器MX3(如MX3_1～MX3_n)、第一数据栓锁器DLH1(如DLH3_1～DLH1_n)、第二数据栓锁器DLH2(如DLH2_1～DLH2_n)、第三数据栓锁器DLH3(如DLH2_1～DLH2_n)、第四数据栓锁器DLH4(如DLH4_1～DLH4_n)、第五数据栓锁器DLH5(如DLH5_1～DLH5_n)、数字模拟转换器DAC(如DAC_1～DAC_n)、输出缓冲器OB(如OB_1～OB_n)。在本实施例中仅绘示数据通道220_1～220_3的电路，而数据通道220_4～220_n部分的电路可依序参照数据通道220_1～220_3的电路而理解，即数据通道 220_4可参照数据通道220_1的说明，数据通道220_5可参照数据通道220_2的说明，以下则以此类推。 

数据通道220_1包括第一移位缓存器SR1_1、第二移位缓存器SR2_1、第一多任务器MX1_1、第二多任务器MX2_1、第三多任务器MX3_1、第一数据栓锁器DLH1_1、第二数据栓锁器DLH2_1、第三数据栓锁器DLH3_1、DLH3_2、DLH3_3、数字模拟转换器DAC_1及输出缓冲器OB_1，其中第一移位缓存器SR1_1、第二移位缓器SR2_1可以利用D型正反器来实现，但不以此为限。第一移位缓存器S存R1_1接收水平同步信号STH，并于接收水平同步信号STH后的下一个时序输出水平同步信号STH，第二移位缓存器SR2_1耦接于第一移位缓存器SR1_1，用以接收第一移位缓存器SR1_1输出的水平同步信号STH，并于接收水平同步信号STH后的下一个时序输出水平同步信号STH。 

第一多任务器MX1_1耦接于第一移位缓存器SR1_1及第二移位缓存器SR2_1，以依据控制信号COL_1输出第一移位缓存器SR1_1及第二移位缓存器SR2_1所输出的水平同步信号STH，当第一多任务器MX1_1输出第一移位缓存器SR1_1所输出的水平同步信号STH时，数据通道220_1会暂存水平同步信号STH一个时序后输出至数据通道220_2，当第一多任务器MX1_1输出第二移位缓存器SR2_1所输出的水平同步信号STH时，数据通道220_1会暂存水平同步信号STH二个时序后输出至数据通道220_2。 

第二多任务器MX2_1耦接于第一显示数据线DL1及第二显示数据线DL2，以依据控制信号COL2输出第一显示数据DL1或输出第一显示数据DL1与第二显示数据DL2。第一数据栓锁器DLH1_1耦接于第二多任务器MX2_1及第一移位缓存器SR1_1，用以当第一移位缓存器SR1_1输出水平同步信号STH时，依据水平同步信号STH接收并输出第二多任务器MX2_1所输出的第一显示数据DL1。第二数据栓锁器DLH2_1耦接于第一数据栓锁器DLH1_1，并依据栓锁信号LAT输出第一数据栓锁器DLH1_1所栓锁的第一显示数据DL1。 

第三数据栓锁器DLH3_1耦接于第二多任务器MX2_1及第二移位缓存器SR2_1，用以当第二移位缓存器SR2_1输出水平同步信号STH时，依据水平同步信号STH接收并输出第二多任务器MX2_1所输出的第二显示数据DL2，第四数据栓锁器DLH4_1耦接于第三数据栓锁器DLH3_1，并依据栓锁信号LAT输出第三数据栓锁器DLH3_1所栓锁的第二显示数据DL2。值得一提的是，第二多任务器MX2_1依据控制信号COL2可能仅输出第一显示数据DL1，此时第三数据栓锁器DLH3_1会接收不到第二显示数据DL2而使第三数据栓锁器DLH3_1及DLH4_1处于非使用状态。 

第三多任务器MX3_1耦于第二数据栓锁器DLH2_1及第四数据栓锁器DLH4_1，以依据控制信号COL3输出第二数据栓锁器DLH2_1所输出的显示数据D1或第四数据栓锁器DLH4_1所输出的显示数据D2。数据栓锁器DLH5_1耦接多任务器MX3_1，以依据栓锁信号LD传送显示数据D1或D2。数字模拟转换器DAC_1耦接于第五数据栓锁器DLH5_1，将所接收到的显示数据D1或D2转换为驱动电压VD_1。输出缓冲器OB_1耦接于数字模拟转换器DAC_1，以缓冲输出驱动电压VD_1。 

依据上述，数据通道220_1可依据显示面板的类型，输出对应显示数据D1的驱动电压VD_1或输出对应显示数据D1及D2的驱动电压VD_1。在数据通道220_2及220_3中与数据通道220_1相似的部分，可参照数据通道220_1的说明，在此则不再赘述。而数据通道220_2与220_1不同之处为第二多任务器MX2_2接收显示数据D1～D3，以依据控制信号COL2输出显示数据D2至第一数据栓锁器DLH1_2，或者依据控制信号COL2输出显示数据D3至第一数据栓锁器DLH1_2及输出显示数据D1至第三数据栓锁器DLH3_2。而数据通道220_3与220_1不同之处为第二多任务器MX2_3接收显示数据D2～D3，以依据控制信号COL2输出显示数据D3至第一数据栓锁器DLH1_3，或者依据控制信号COL2输出显示数据D2至第一数据栓锁器DLH1_3及输出显示数据D3 至第三数据栓锁器DLH3_3。 

举例来说，若驱动的显示面板为图1A所示传统显示面板时，则水平同步信号STH的传递顺序为第一移位缓存器SR1_1、第一移位缓存器SR1_2、第一移位缓存器SR1_3。此时，第二多任务器MX2_1会输出显示数据D1至第一数据栓锁器DLH1_1，第二多任务器MX2_2会输出显示数据D2至第一数据栓锁器DLH1_2，第二多任务器MX2_3会输出显示数据D3至第一数据栓锁器DLH1_3，并且，第三多任务器MX3_1会固定输出第二数据栓锁器DLH2_1所输出的显示数据D1，第三多任务器MX3_2会固定输出第二数据栓锁器DLH2_2所输出的显示数据D2，第三多任务器MX3_3会固定输出第二数据栓锁器DLH2_3所输出的显示数据D3。因此，数据通道220_1会输出对应显示数据D1的驱动电压VD_1，数据通道220_2会输出对应显示数据D2的驱动电压VD_2，数据通道220_3会输出对应显示数据D3的驱动电压VD_3。 

若驱动的显示面板为图1B所示双闸极显示面板时，则水平同步信号STH的传递顺序为第一移位缓存器SR1_1、SR2_1、SR1_2、SR2_2、SR1_3、SR2_3。此时，第二多任务器MX2_1会输出显示数据D1至第一数据栓锁器DLH1_1及输出显示数据D2至第三数据栓锁器DLH3_1。第二多任务器MX2_2会输出显示数据D3至第一数据栓锁器DLH1_2及输出显示数据D1至第三数据栓锁器DLH3_2，第二多任务器MX2_3会出显示数据D2至第一数据栓锁器DLH1_3。 

在一扫描期间中，第三多任务器MX3_1会选择输出第二数据栓锁器DLH2_1所输出的显示数据D1，第三多任务器MX3_2会选择输出第二数据栓锁器DLH2_2所输出的显示数据D3，第三多任务器MX3_3会选择输出第二数据栓锁器DLH2_3所输出的显示数据D2。因此，数据通道220_1会输出对应显示数据D1的驱动电压VD_1，数据通道220_2会输出对应显示数据D3的驱动电压VD_2，数据通道220_3会输出对应显示数据D2的驱动电压VD_3。 

在接着的另一扫描期间中，第三多任务器MX3_1会选择输出第四 数据栓锁器DLH4_1所输出的显示数据D2，第三多任务器MX3_2会选择输出第四数据栓锁器DLH4_2所输出的显示数据D1，第三多任务器MX3_3会选择输出第四数据栓锁器DLH4_3所输出的显示数据D3。因此，数据通道220_1会输出对应显示数据D2的驱动电压VD_1，数据通道220_2会输出对应显示数据D1的驱动电压VD_2，数据通道220_3会输出对应显示数据D3的驱动电压VD_3。藉此，源极驱动器200可透过电路运作对显示数据进行排序，并且可依据显示面板的类型而对应的使每一个数据通道输出一笔显示数据或依序输出两笔显示数据。 

请参照图4，第一多任务器MX1包括第一与门A1、第二与门A2及第一或门OR1。第一与门A1的第一端A1a接收控制信号COL1，第一与门A1的第二端A1b耦接于第一移位缓存器SR1。第二与门A2的第一端A2a接收控制信号COL1的反相信号，第二与门A2的第二端A2b耦接于第二移位缓存器SR2。第一或门OR1的第一端OR1a耦接与第一门A1的输出端A1o，第一或门OR1的第二端OR1b耦接于第二与门A2的输出端A2o。在此假设显示面板为传统显示面板时，控制信号COL1为”1”；在显示面板为双闸极显示面板时，控制信号COL1为”0”。据此，在显示面板为传统显示面板时，第一多任务器MX1会输出第一移位缓存器SR1所输出的水平同步信号STH；在显示面板为双闸极显示面板时，第一多任务器MX1会输出第二移位缓存器SR2所输出的水平同步信号STH。 

请参照图5，在第(3i-2)数据通道中，第二多任务器MX2包括第四与门A4及第五与门A5，并且在此假设控制信号COL2为控制信号COL2_1及COL2_2所组成。第四与门A4的第一端A4a接收控制信号COL2_1，第四与门A4的第二端A4b耦接于第一显示数据线DL1，第四与门A4的输出端A4o耦接于第一数据栓锁器DLH1。第五与门A5的第一端A5a接收控制信号COL2_2，第五与门A5的第二端A5b耦接第二显示数据线DL2，第五与门A5的输出端A5o耦接于第三数据栓锁器DLH3。 

在此假设显示面板为传统显示面板时，控制信号COL2_1为”1”，控制信号COL2_2为”0”；在显示面板为双闸极显示面板时，控制信号COL2_1为”1”，控制信号COL2_2为”1”。据此，在显示面板为传统显示面板时，第二多任务器MX2会输出显示数据D1至第一数据栓锁器DLH1，但显示数据D2不会输出至第三数据栓锁器DLH3；在显示面板为双闸极显示面板时，第二多任务器MX2会输出显示数据D1至第一数据栓锁器DLH1，且输出显示数据D2至第三数据栓锁器DLH3。 

请参照图5及图6，依据图5所述，第二多任务器MX2不论显示面板的类型为何皆会输出显示数据D1至第一数据栓锁器DLH1。因此，在本实施例中(如图6所示)，第二多任务器MX2包括一导线WR1和一第三与门，即利用导线WR1替代图5中第四与门A4，用以连接第一显示数据线DL1及第一数据栓锁器DLH1，以致于显示数据D1能透过导线WR1传送至第三数据栓锁器DLH1，并且，可省略控制信号COL2_1，另外，第三与门A3与图5中的第五与门A5的连接情况是一致的。 

请参照图7，在第(3i-1)数据通道中，第二多任务器MX2包括第六与门A6、第七与门A7、第八与门A8及第二或门OR2，在此假设控制信号COL2更包括控制信号COL2_3及COL2_4。第六与门A6的第一端A6a接收控制信号COL2_3，第六与门A6的第二端A6b耦接于第二显示数据线DL2。第七与门A7的第一端A7a接收控制信号COL2_4，第七与门A7的第二端A7b耦接于第三显示数据线DL3。第二或门OR2的第一端OR2a耦接于第六与门A6的输出端A6o，第二或门OR2的第二端OR2a耦接于第七与门A7的输出端A7o，第二或门OR2的输出端OR2o耦接于第一数据栓锁器DLH1，第八与门A8的第一端A8a接收控制信号COL2_4，第八与门A8的第二端A8b耦接于第一显示数据线DL1，第八与门A8的输出端A8o耦接第三数据栓锁器DLH3。 

在此假设显示面板为传统显示面板时，控制信号COL2_3为”1”，控制信号COL2_4为”0”；在显示面板为双闸极显示面板时，控制信号COL2_3为”0”，控制信号COL2_4为”1”。据此，在显示面板为传统显示 面板时，第二多任务器MX2会输出显示数据D2至第一数据栓锁器DLH1，但不会输出任何显示数据至第三数据栓锁器DLH3；在显示面板为双闸极显示面板时，第二多任务器MX2会输出显示数据D3至第一数据栓锁器DLH1，且输出显示数据D1至第三数据栓锁器DLH3。 

请参照图8，在第3i数据通道中，第二多任务器MX2包括第九与门A9、第十与门A10、第十一与门A11及第三或门OR3，在此假设控制信号COL2更包括控制信号COL2_5及COL2_6。第九与门A9的第一端A9a接收控制信号COL2_5，第九与门A9的第二端A9b耦接于第三显示数据线DL3，第十与门A10的第一端A10a接收控制信号COL2_6，第十与门A10的第二端A10b耦接于第二显示数据线DL2，第三或门OR3的第一端OR3a耦接于第九与门A9的输出端A9o，第三或门OR3的第二端OR3b耦接于第十与门A10的输出端A10o，第三或门OR3的输出端OR3o耦接于第一数据栓锁器DLH1，第十一与门A11的第一端A11a接收控制信号COL2_6，第十一与门A11的第二端A11b耦接于第三显示数据线DL3，第十一与门A11的输出端A11o耦接于第三数据栓锁器DLH3。 

在此假设显示面板为传统显示面板时，控制信号COL2_5为”1”，控制信号COL2_6为”0”；在显示面板为双闸极显示面板时，控制信号COL2_5为”0”，控制信号COL2_6为”1”。据此，在显示面板为传统显示面板时，第二多任务器MX2会输出显示数据D3至第一数据栓锁器DLH1，但不会输出任何显示数据至第三数据栓锁器DLH3；在显示面板为双闸极显示面板时，第二多任务器MX2会输出显示数据D2至第一数据栓锁器DLH1，且输出显示数据D3至第三数据栓锁器DLH3。 

值得一提的是，上述控制信号COL2_3及COL2_5在同一显示面板类型时呈现的准位相同，因此控制信号COL2_3及COL2_5可整合为一控制信号。并且，控制信号COL2_2、COL2_4及COL2_6在同一显示面板类型时呈现的准位相同，因此控制信号COL2_2、COL2_4及COL2_6也可整合为另一控制信号。 

请参照图9，第三多任务器MX3包括第十二与门A12、第十三与门A13及第四或门OR4。第十二与门A12的第一端A12a接收控制信号COL3，第十二与门A12的第二端A12b耦接与第二数据栓锁器DLH2，第十三与门A13的第一端A 13a接收控制信号COL3的反相信号，第十三与门A13的第二端A13b耦接于第四数据栓锁器DLH4，第四或门OR4的第一端OR4a耦接于第十二与门A12的输出端A12o，第四或门OR4的第二端OR4b耦接于第十三与门A13的输出端A13o。 

在此假设显示面板为传统显示面板时，控制信号COL1固定为”1”；在显示面板为双闸极显示面板时，控制信号COL1会依据时序交替输出”1”及”0”。据此，在显示面板为传统显示面板时，第三多任务器MX3会固定输出第二数据栓锁器DLH2所输出的显示数据D1；在显示面板为双闸极显示面板时，第三多任务器MX3会依序控制信号COL1交替输出第二数据栓锁器DLH2所输出的显示数据D1及第四数据栓锁器DLH4所输出的显示数据D2。 

值得一提的是，上述实施例所示电路为用以参照并实施本实用新型，并且本领域通常知识都可依据上述电路作些微修改，从而达到与本实用新型相同或相似电路运作。此外，上述多任务器与显示数据线的耦接关系可依据显示面板的色彩配置方式而对应调整，以使数据栓锁器可接收到正确的显示数据。 

综上所述，本实用新型的源极驱动器，在显示面板为传统显示面板时，每一数据通道撷取一笔显示数据，并依据所撷取的显示数据输出驱动电压，在显示面板为双闸极显示面板时，每一数据通道撷取两笔显示数据，并对应此两笔显示数据的驱动电压会在不同扫描时间输出。因此，可透过电路运作对显示数据进行排序，并且可避免因整理显示数据而造成画面显示的延迟。 

虽然本实用新型已通过上述实施例揭露，但并非用以限定本实用新型，任何所属技术领域中具有通常知识者，在不脱离本实用新型权利范围内所作出的更动与润饰均属本专利保护的范围。 

Claims (9)

1.一种源极驱动器，其特征在于：包括：

一可依据一外部信号输出一第一控制信号、一第二控制信号及一笫三控制信号的控制单元；以及

多个串接以依序传递一水平同步信号的数据通道，所述数据通道耦接于该控制单元，且所述数据通道均与每一条显示数据线连接。

2.如权利要求1所述的源极驱动器，其特征在于：所述数据通道包括：

一用于接收所述水平同步信号的第一移位缓存器；

一耦接于所述第一移位缓存器的第二移位缓存器；

一第一多任务器，该第一多任务器耦接于所述第一移位缓存器及第二移位缓存器；

一耦接于显示数据线的第二多任务器；

一第一数据栓锁器，该第一数据栓锁器耦接于所述第二多任务器及第一移位缓存器；

一耦接于所述第一数据栓锁器的第二数据栓锁器；

一第三数据栓锁器，该第三数据栓锁器耦接于所述第二多任务器及第二移位缓存器；

一耦接于所述第三数据栓锁器的第四数据栓锁器；

一第三多任务器，该第三多任务器耦接于所述第二数据栓锁器及第四数据栓锁器；

一耦接于所述第三多任务器的第五数据栓锁器；

一耦接于所述第五数据栓锁器的数字模拟转换器；以及

一耦接于所述数字模拟转换器的输出缓冲器。

3.如权利要求2所述的源极驱动器，其特征在于：所述第一多任务器包括：

一第一与门，该第一与门的第二端耦接于第一移位缓存器； 

一第二与门，该第二与门的第二端耦接于第二移位缓存器；以及

一第一或门，该第一或门的第一端耦接于第一与门的输出端，且该第一或门的第二端耦接于第二与门的输出端。

4.如权利要求2所述的源极驱动器，其特征在于：在第3i-2数据通道中，i为一正整数，所述第二多任务器包括：

一导线，该导线耦接于显示数据线中的第一显示数据线与第一数据栓锁器之间；以及

一第三与门，该第三与门的第二端耦接于显示数据线中的第二显示数据线，且该第三与门的输出端耦接于第三数据栓锁器。

5.如权利要求2所述的源极驱动器，其特征在于：在第3i-2数据通道中，i为一正整数，所述第二多任务器包括：

一第四与门，该第四与门的第二端耦接于显示数据线中的第一显示数据线，且该第四与门的输出端耦接于第一数据栓锁器；以及

一第五与门，该第五与门包含有一用于接收第二控制信号的第一端、一耦接于显示数据线中第二显示数据线的第二端和一耦接于第三数据栓锁器的输出端。

6.如权利要求5所述的源极驱动器，其特征在于；在第3i-1数据通道中，所述第二多任务器包括：

一第六与门，该第六与门包含一用于接收该第二控制信号的第一端、一耦接于第二显示数据线的第二端和一输出端；

一第七与门，该第七与门包含一用于接收第二控制信号的第一端，、一耦接于显示数据线中第三显示数据线的第二端和一输出端；

一第二或门，该第二或门的第一端耦接于第六与门的输出端，该第二或门的第二端耦接于第七与门的输出端，且该第二或门的输出端耦接于第一数据栓锁器；以及

一第八与门，该第八与门包含一用于接收第二控制信号的第一端、一耦接该第一显示数据线的第二端和一耦接该第三数据栓锁器的输出端。 

7.如权利要求6所述的源极驱动器，其特征在于：在第3i数据通道中，所述第二多任务器包括：

一第九与门，该第九与门包含一用于接收第二控制信号的第一端、的第二端耦接该第三显示数据线；

一第十与门，该第十与门包含一用于接收第二控制信号的第一端、一耦接于第二显示数据线的第二端；

一第三或门，该第三或门的第一端耦接于第九与门的输出端，该第三或门的第二端耦接于第十与门的输出端，且该第三或门的输出端耦接第一数据栓锁器；以及

一第十一与门，该第十一与门包含一用于接收该第二控制信号的第一端、一耦接于第三显示数据线的第二端和一耦接于第三数据栓锁器的输出端。

8.如权利要求2所述的源极驱动器，其特征在于：所述第三多任务器包括；

一第十二与门，该第十二与门包含一用于接收该第三控制信号的第一端、一耦接于第二数据栓锁器的第二端和一输出端；

一第十三与门，该第十三与门包含一用于接收第三控制信号反相信号的第一端、一耦接于第四数据栓锁器的第二端和一输出端；以及

一第四或门，该第四或门的第一端耦接第十二与门的输出端，该第四或门的第二端耦接于第十三与门的输出端，且该第四或门的输出端耦接于第五数据栓锁器。

9.如权利要求2所述的源极驱动器，其特征在于：所述第一移位缓存器及第二移位缓存器均为一D型正反器。 

Images