CN201122597Y

CN201122597Y - 具有厚导脚的发光二极管芯片封装结构

Info

Publication number: CN201122597Y
Application number: CNU2007201285579U
Authority: CN
Inventors: 汪秉龙; 庄峰辉; 黄惠燕
Original assignee: Harvatek Corp
Current assignee: Harvatek Corp
Priority date: 2007-09-30
Filing date: 2007-09-30
Publication date: 2008-09-24
Anticipated expiration: 2017-09-30

Abstract

一种具有厚导脚的发光二极管芯片封装结构，其包括：多个彼此分离的导电脚、一绝缘壳体、多个发光二极管芯片及一封装胶体。该绝缘壳体包覆所述多个导电脚的下表面，以形成一用于曝露出每一个导电脚的上表面的射出凹槽，并且所述多个导电脚的两侧延伸出该绝缘壳体的外部；所述多个发光二极管芯片分别设置于该射出凹槽内，并且每一个发光二极管芯片的正、负电极端分别电性连接于不同的导电脚；该封装胶体填充于该射出凹槽内，以覆盖所述多个发光二极管芯片。

Description

具有厚导脚的发光二极管芯片封装结构

技术领域

本实用新型涉及一种发光二极管芯片封装结构，尤指一种具有厚导脚并且不需要弯折导脚的发光二极管芯片封装结构。

背景技术

请参阅图1所示，其为公知直立式发光二极管芯片封装结构的剖面示意图。由图中可知，公知的直立式发光二极管芯片封装结构包括：一绝缘基底1a、一导电架2a、一发光二极管芯片3a及一荧光胶体4a。

其中，该导电架2a具有两个分别沿该绝缘基底1a的两相反侧边弯折两次的导电接脚20a、21a，以使得所述多个导电接脚20a、21a的下端面可与一电路板5a产生电性接触，并且该导电接脚20a、21a分别具有一正电极区域200a及一负电极区域210a。

再者，该发光二极管芯片3a具有一正电极端300a及一负电极端310a，并且该发光二极管芯片3a直接设置在该导电接脚20a上，以使得该正电极端300a直接与该导电接脚20a的正电极区域200a产生电性接触，而该发光二极管芯片3a的负电极端310a通过一导线6a与该导电接脚21a的负电极区域210a产生电性连接。

最后，该荧光胶体4a覆盖在该发光二极管芯片3a上，以保护该发光二极管芯片3a。藉此，公知的直立式发光二极管芯片封装结构可产生向上投光(如箭头所示)的发光效果。

然而，上述直立式发光二极管芯片封装结构仍有下列几项缺点：

1、所述多个导电接脚20a、21a必须经过弯折才能与电路板5a产生接触，因此增加制造工艺的复杂度。

2、由于所述多个导电接脚20a、21a的厚度太薄，因此散热面积过小，而无法达到高散热的优点。

3、由于所述多个导电接脚20a、21a的厚度太薄，因此无法提高电源的供应量，而使得该发光二极管芯片3a无法产生较高的发光效能。

因此，由上可知，目前公知的不管是直立式或侧式的发光二极管芯片封装结构，显然具有不便与缺点存在，而有待加以改善。

实用新型内容

本实用新型所要解决的技术问题，在于提供一种具有厚导脚的发光二极管芯片封装结构，其制造简单，并具有较好的散热性和较高的发光效能。

为了解决上述技术问题，根据本实用新型的其中一种方案，提供一种具有厚导脚的发光二极管芯片封装结构，其包括：一金属基材；多个彼此分离的导电脚，其自该金属基材延伸；一绝缘壳体，其包覆所述多个导电脚的下表面，以形成一用于曝露出每一个导电脚的上表面的射出凹槽；多个发光二极管芯片，其分别电性连接于所述多个导电脚；以及一封装胶体，其填充于该射出凹槽内，以覆盖所述多个发光二极管芯片。

因此本实用新型具有下列的优点：

1、本实用新型的厚导脚不需经过弯折，而能直接与电路板产生接触，因此本实用新型能简化制造工艺的复杂度。

2、由于采用厚导脚，因此本实用新型可增加散热面积，而达到高散热的优点。

3、由于采用厚导脚，因此本实用新型可提高电源的供应量，而使得发光二极管芯片可产生较高的发光效能。

为了能更进一步了解本实用新型为达成预定目的所采取的技术、手段及功效，请参阅以下有关本实用新型的详细说明与附图，相信本实用新型的目的、特征与特点当可由此得一深入且具体的了解，然而所附图仅为提供参考与说明用，并非用来对本实用新型加以限制。

附图说明

图1为公知的直立式发光二极管芯片封装结构的剖面示意图；

图2为本实用新型具有厚导脚的发光二极管芯片封装结构的制造方法的第一实施例的流程图；

图3为本实用新型第一实施例的金属基材的立体示意图；

图4为本实用新型第一实施例的金属基材的俯视图；

图5为图3的5-5剖视图；

图6为本实用新型第一实施例的金属基材与绝缘壳体相结合的立体示意图；

图7为本实用新型第一实施例的发光二极管芯片电性连接于导电脚的立体示意图；

图8为本实用新型第一实施例的发光二极管芯片的第一种设置方式的侧视示意图；

图9为本实用新型第一实施例的封装胶体填充于射出凹槽内的立体示意图；

图10为本实用新型第一实施例的所述多个导电脚被切除后的立体示意图；

图11为本实用新型第一实施例的所述多个导电脚被切除后的另一角度立体示意图；

图12为本实用新型第一实施例的发光二极管芯片的第二种设置方式的侧视示意图；

图13为本实用新型第一实施例的发光二极管芯片的第三种设置方式的侧视示意图；

图14为本实用新型发光二极管芯片的第四种设置方式的侧视示意图；

图15为本实用新型具有厚导脚的发光二极管芯片封装结构的制造方法的第二实施例的流程图；

图16为本实用新型第二实施例的金属基材与绝缘壳体相结合的立体示意图；

图17为本实用新型具有厚导脚的发光二极管芯片封装结构的制造方法的第三实施例的流程图；

图18为本实用新型第三实施例的金属基材与绝缘壳体相结合的立体示意图；

图19为本实用新型第一实施例的金属基材与绝缘壳体相结合的立体示意图；

图20为本实用新型第二实施例的金属基材与绝缘壳体相结合的立体示意图；以及

图21为本实用新型第三实施例的金属基材与绝缘壳体相结合的立体示意图。

其中，附图标记说明如下：

绝缘基底 1a 导电架 2a

导电接脚 20a、21a 电极区域 200a

负电极区域 210a 发光二极管芯片3a

正电极端 300a 负电极端 310a

荧光胶体 4a 电路板 5a

导线 6a 金属基材 1

导电脚 11 凹槽 111

正极导电部 1100 负极导电部 1101

电镀保护层 110 绝缘壳体 2

射出凹槽 20 非导电区域 21

发光二极管芯片 3 正、负电极端 30、31

导线 4 封装胶体 5

金属基材 1′ 导电脚 11′

凹槽 111′ 绝缘壳体 2′

射出凹槽 20′ 非导电区域 21′

发光二极管芯片 3′ 正、负电极端 30′、31′

导线 4′ 金属基材 1″

导电脚 11″ 凹槽 111″

正极导电部 1100″ 负极导电部 1101″

加强助 12″ 绝缘壳体 2″

射出凹槽 20″ 非导电区域 21″

发光二极管芯片 3″ 正、负电极端 30″、31″

锡球 4″

具体实施方式

请参阅图2至图5所示，其分别为本实用新型具有厚导脚的发光二极管芯片封装结构的制造方法的第一实施例的流程图、本实用新型第一实施例的金属基材的立体示意图、本实用新型第一实施例的金属基材的俯视图、以及图3的5-5剖视图。

由图2的流程图中可知，本实用新型第一实施例所提供的具有厚导脚的发光二极管芯片封装结构的制造方法，其包括：首先，配合图3所示，提供一金属基材1，其具有多个延伸出且悬空的导电脚11，并且每一个导电脚11的下表面具有凹槽111(步骤S100)，其中该凹槽111为一半蚀凹槽(halfetching concave groove)。其中，该金属基材1及所述多个导电脚11藉由蚀刻技术、冲压或任何成形方式成形出来的。再者，通过电镀的方式，该金属基材1及所述多个导电脚11的表面成形一层电镀保护层110。此外，每一个导电脚11的厚度界于0.4～3mm之间，因此每一个导电脚11具有一介于0.4～3mm的厚度。当然，每一个导电脚11的厚度亦可随着使用者的需求，而设计成超过3mm的厚度。

然后，请参阅图6所示，其为本实用新型第一实施例的金属基材与绝缘壳体相结合的立体示意图。由图6可知，该步骤S100之后，通过一绝缘壳体2包覆所述多个导电脚11的下表面，以形成一用于曝露出每一个导电脚11的上表面的射出凹槽20(步骤S102)。其中，该绝缘壳体2填充于所述多个导电脚11之间的非导电区域21。此外，在该步骤S102中，该绝缘壳体2可通过射出成形或任何的成形方式，以包覆所述多个导电脚11的下表面。

请参阅图7及图8所示，其分别为本实用新型第一实施例的发光二极管芯片电性连接于导电脚的立体示意图、及本实用新型第一实施例的发光二极管芯片的第一种设置方式的侧视示意图。由图7及图8可知，该步骤S102之后，承载多个发光二极管芯片3于该射出凹槽20内，并且每一个发光二极管芯片3的正、负电极端30、31分别电性连接于不同的导电脚11(步骤S104)。

亦即，该发光二极管芯片3的正、负电极端30、31分别设置于每一个发光二极管芯片3的下表面与上表面，并且每一个发光二极管芯片3选择性地设置于相对应的正极导电部1100上，以使得每一个发光二极管芯片3的正电极端30直接电性连接于相对应的正极导电部1100，并且每一个发光二极管芯片3的负电极端31则通过一导线4而电性连接于相对应的负极导电部1101。

紧接着，请参阅图9所示，其为本实用新型第一实施例的封装胶体填充于射出凹槽内的立体示意图。由图9可知，该步骤S104之后，将一封装胶体5填充于该射出凹槽20内，以覆盖所述多个发光二极管芯片3(步骤S106)。其中，该封装胶体5的材质可为环氧树脂或硅胶(silicone)材料。

最后，请参阅图10至图11所示，其分别为本实用新型第一实施例的所述多个导电脚被切除后的立体示意图、及本实用新型第一实施例的所述多个导电脚被切除后的另一角度立体示意图。由图10及图11可知，该步骤S106之后，切割所述多个导电脚11，以完成该具有厚导脚的发光二极管芯片封装结构的制作(步骤S108)。其中，每一个导电脚11的两端外露于该绝缘壳体2的两侧，以利后续的焊锡步骤。

请参阅图12所示，其为本实用新型第一实施例的发光二极管芯片的第二种设置方式的侧视示意图。由图中可知，该发光二极管芯片3的正、负电极端30、31分别设置于每一个发光二极管芯片3的下表面与上表面，并且每一个发光二极管芯片3依序地设置于相对应的正极导电部1100′上，以使得每一个发光二极管芯片3的正电极端30直接电性连接于相对应的正极导电部1100′，并且每一个发光二极管芯片3的负电极端31则通过一导线4而电性连接于相对应的负极导电部1101′。

请参阅图13所示，其为本实用新型第一实施例的发光二极管芯片的第三种设置方式的侧视示意图。由图中可知，该绝缘壳体2还进一步包括：多个分别成形于每两个导电脚11之间的非导电区域21′。再者，该发光二极管芯片3′的正、负电极端30′、31′分别设置于每一个发光二极管芯片3′的上表面，并且每一个发光二极管芯片3′间隔地设置于每一个非导电区域21′上；藉此，通过打线(wire-bounding)的方式，使得每一个发光二极管芯片3′的正、负电极端30′、31′分别通过两导线4′而电性连接于相邻的正极导电部1100′及负极导电部1101′。

请参阅图14所示，其为本实用新型发光二极管芯片的第四种设置方式的侧视示意图。由图中可知，该发光二极管芯片3″的正、负电极端30″、31″分别设置于每一个发光二极管芯片3″的下表面，并且每一个发光二极管芯片3′横跨相对应的非导电区域21″；藉此，通过倒装芯片的方式，使得每一个发光二极管芯片3″的正、负电极端30″、31″分别通过多个相对应的锡球4″而电性连接于相邻的正极导电部1100″及负极导电部1101″。

请参阅图15及图16所示，其分别为本实用新型具有厚导脚的发光二极管芯片封装结构的制造方法的第二实施例的流程图、及第二实施例的金属基材与绝缘壳体相结合的立体示意图。由图15的流程图中可知，本实用新型第二实施例所提供的具有厚导脚的发光二极管芯片封装结构的制造方法，其包括：首先，配合图16所示，提供一金属基材1′，其具有多个延伸出且两端固定的导电脚11′，并且每一个导电脚11′的下表面具有凹槽111′(步骤S200)，其中该凹槽111′为一半蚀凹槽。接着，通过一绝缘壳体2′包覆所述多个导电脚11′的下表面，以形成一用于曝露出每一个导电脚11′的上表面的射出凹槽20′(步骤S202)。并且，该绝缘壳体2′填充于所述多个导电脚11′之间的非导电区域21′。

接下来，与第一实施例的步骤S104及S108相同，承载多个发光二极管芯片(未图示)于该射出凹槽内，并且每一个发光二极管芯片的正、负电极端分别电性连接于不同的导电脚11′(步骤S204)。然后，将一封装胶体(未图示)填充于该射出凹槽20′内，以覆盖所述多个发光二极管芯片(步骤S206)。最后，切割所述多个导电脚11′，以完成该具有厚导脚的发光二极管芯片封装结构的制作(步骤S208)。

请参阅图17及图18所示，其分别为本实用新型具有厚导脚的发光二极管芯片封装结构的制造方法的第三实施例的流程图、及第三实施例的金属基材与绝缘壳体相结合的立体示意图。由图17的流程图中可知，本实用新型第三实施例所提供的具有厚导脚的发光二极管芯片封装结构的制造方法，其包括：首先，配合图18所示，提供一金属基材1″，其具有多个延伸出且悬空的导电脚11″及多个延伸出且连结于每二个导电脚11″之间的加强肋12″，并且每一个导电脚11″的下表面具有凹槽111″(步骤S300)，其中该凹槽111″为一半蚀凹槽。然后，通过一绝缘壳体2″包覆所述多个导电脚11″的下表面，以形成一用于曝露出每一个导电脚11″的上表面的射出凹槽20″(步骤S302)。并且，该绝缘壳体2″填充于所述多个导电脚11″之间的非导电区域21″。

接下来，与第二实施例的步骤S204及S206相同，承载多个发光二极管芯片(未图示)于该射出凹槽20″内，并且每一个发光二极管芯片的正、负电极端分别电性连接于不同的导电脚11″(步骤S304)；然后，将一封装胶体(未图示)填充于该射出凹槽内，以覆盖所述多个发光二极管芯片(步骤S306)。最后，切割所述多个导电脚11″及所述多个加强肋12″，以完成该具有厚导脚的发光二极管芯片封装结构的制作(步骤S308)。

请参阅图19至图21所示，其分别为本实用新型第一、二、三实施例的金属基材与绝缘壳体相结合的立体示意图。由图19可知，多个第一实施例的具有金属基材1与导电脚11的、金属基材1与绝缘壳体2相结合的结构串联成三排；此外，由图20可知，多个第二实施例的具有金属基材1′与导电脚11′的、金属基材1′与绝缘壳体2′相结合的结构串联成三排；并且，由图21可知，多个第三实施例的具有金属基材1″与导电脚11″的、金属基材1″与绝缘壳体2″相结合的结构串联成三排。藉此，上述三种不同实施例的导电脚11、11′、11″与绝缘壳体2、2′、2″的组合可以整片(all-in-one)的方式制造出来。

综上所述，本实用新型所提供的具有厚导脚的发光二极管芯片封装结构，具有下列的优点：

注意，以上所述，仅为本实用新型最佳之一的具体实施例的详细说明与附图，但本实用新型的特征并不局限于此，并非用以限制本实用新型，本实用新型的所有范围应以下述的权利要求为准，所有符合于本实用新型申请专利范围的精神与其类似变化的实施例，皆应包含于本实用新型的范畴中，任何熟悉该项技术的人员在本实用新型的领域内，可轻易想到的变化或修饰皆可涵盖在以下本申请的专利范围内。

Claims

1. 一种具有厚导脚的发光二极管芯片封装结构，其特征在于，包括：

一金属基材；

多个彼此分离的导电脚，其自该金属基材延伸；

一绝缘壳体，其包覆所述多个导电脚的下表面，以形成一用于曝露出每一个导电脚的上表面的射出凹槽；

多个发光二极管芯片，其分别电性连接于所述多个导电脚；以及

一封装胶体，其填充于该射出凹槽内，以覆盖所述多个发光二极管芯片。

2. 如权利要求1所述的具有厚导脚的发光二极管芯片封装结构，其特征在于：该金属基材及所述多个导电脚的表面电镀一层电镀保护层。

3. 如权利要求1所述的具有厚导脚的发光二极管芯片封装结构，其特征在于：每一个导电脚的厚度介于0.4～3mm之间。

4. 如权利要求1所述的具有厚导脚的发光二极管芯片封装结构，其特征在于：该绝缘壳体填充于所述多个导电脚之间的非导电区域，并且每一个导电脚的两端外露于该绝缘壳体的两侧。

5. 如权利要求1所述的具有厚导脚的发光二极管芯片封装结构，其特征在于：该封装胶体为环氧树脂材质的封装胶体或硅胶材质的封装胶体。

6. 如权利要求1所述的具有厚导脚的发光二极管芯片封装结构，其特征在于：每一个发光二极管芯片具有分别电性连接于不同导电脚的一正极端与一负电极端。

7. 如权利要求1所述的具有厚导脚的发光二极管芯片封装结构，其特征在于：所述多个发光二极管芯片分别设置于该射出凹槽内。