[go: up one dir, main page]

CN201107405Y - 雷达信号处理中实现乒乓操作的asic模块 - Google Patents

雷达信号处理中实现乒乓操作的asic模块 Download PDF

Info

Publication number
CN201107405Y
CN201107405Y CNU2007200810447U CN200720081044U CN201107405Y CN 201107405 Y CN201107405 Y CN 201107405Y CN U2007200810447 U CNU2007200810447 U CN U2007200810447U CN 200720081044 U CN200720081044 U CN 200720081044U CN 201107405 Y CN201107405 Y CN 201107405Y
Authority
CN
China
Prior art keywords
module
data
data processing
radar signal
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNU2007200810447U
Other languages
English (en)
Inventor
李磊
何春
刘辉华
宗竹林
黎亮
周婉婷
饶全林
张�林
刘伟
李蜀霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CNU2007200810447U priority Critical patent/CN201107405Y/zh
Application granted granted Critical
Publication of CN201107405Y publication Critical patent/CN201107405Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Abstract

一种雷达信号处理中实现乒乓操作的ASIC模块，把两个数据处理模块集成于一个集成模块内，集成模块外围设有两个缓冲SRAM，两个数据处理模块分别与两个SRAM通过总线连接。本实用新型使用两个SRAM同时提供缓存，一个供读写，一个供存储，使两个数据处理模块可以同时工作，节省了传递数据的等待时间，根据具体情况，也可以同时只工作一个SRAM，因此，系统的并行操作和独立操作都得到实现，由于两个数据处理模块集成于同一模块内，系统的集成度和处理效率都得到大大提高。本实用新型主要应用于雷达信号处理中。

Description

雷达信号处理中实现乒乓操作的ASIC模块
技术领域
本实用新型主要涉及一种ASIC模块，具体地说，是涉及一种雷达信号处理中实现乒乓操作的ASIC模块。
背景技术
在雷达信号处理中，脉冲压缩处理和滤波处理是两个十分重要的过程，而两个过程之间的数据传递也相当频繁。在一般的雷达信号处理过程中，对于脉冲压缩和滤波两个过程之间的数据大多采用的独立的脉冲压缩模块和滤波模块与外挂SRAM来实现，或者是FPGA与外挂SRAM实现，这就导致系统处理速度低，集成化差，功耗大。
随着军事对抗技术的发展，要求雷达信号处理过程速度更快、处理方式更灵活。对雷达信号处理硬件实现就提出了更高的要求，信号处理过程更简洁、迅速成为必需。为了提高雷达信号处理的速度，系统集成成为了关键；同时为了芯片的通用型，能够独立或者组合运算某个功能模块也是用户的需要。
实用新型内容
本实用新型所解决的问题是提供一种实现乒乓操作的ASIC模块，用于提高雷达信号处理中数据处理模块之间的并行性和独立性，提高系统集成度及其处理效率。
为了实现上述目的，本实用新型提供了一种雷达信号处理中实现乒乓操作的ASIC模块，包括集成模块，在集成模块内设有第一数据处理模块和第二数据处理模块，集成模块外围还设有第一SRAM和第二SRAM，第一数据处理模块和第二数据处理模块分别与第一SRAM和第二SRAM通过总线连接。
所述集成模块内至少设置两个数据处理模块，与之对应地至少设置两个SRAM及两条总线。
本实用新型的核心思想是将两个数据处理模块集成在一个集成模块内，并在集成模块外围设置两个缓冲SRAM和SRAM，数据处理模块与SRAM之间采用总线进行数据传递。利用SRAM的缓存作用，两个数据处理模块交替的对两个SRAM进行读写，即第一数据处理模块向第一SRAM存储数据后，数据处理模块第二从第一SRAM读取数据，同时第一数据处理模块向第二SRAM存储新数据，第二数据处理模块从第一SRAM读取数据完毕后，再从第二SRAM读取数据，而此时第一数据处理模块再次向第一SRAM存储新数据，这样交替地进行数据的读取和存储，即实现两个数据处理模块的并行操作，或者叫乒乓操作。由于SRAM的缓存作用，两个过程也可以独立的进行，而不必要求另一过程同时工作，即实现了两个数据处理模块的独立操作，用户可根据具体情况，进行相应的操作；由于将两个数据处理模块集成在同一个集成模块内，采用两个缓冲SRAM进行交替读写，大大节省了数据读写时的等待时间，因此既提高了系统的集成度又提高了系统的数据处理效率。
本实用新型主要应用于雷达信号处理中，所述第一数据处理模块和第二数据模块主要是指脉冲压缩处理模块和滤波处理模块。
根据本实用新型的实施方式，还可对本实用新型进行扩展，即可在集成模块内设置多个数据处理模块，与之对应的，设置多个缓冲SRAM和多条总线，从而实现多模块之间的数据交换的并行操作，为其它类型的信号处理也提供了很好的借鉴作用，使得本实用新型具有很高的实用性。
通过以下结合附图、具体实施方式对本实用新型进行详细描述后，本实用新型的其他特点、优点将会更加明显。
附图说明
图1为现有技术的模块框图。
图2为本实用新型的模块框图。
图3为本实用新型-实施例的模块框图。
具体实施方式
下面结合附图详细描述本实用新型的具体实施方式。
图1为现有技术的模块框图，可见，两个数据处理模块之间的数据传递方式为：第一数据处理模块2向SRAM存储数据完毕后，第二数据处理模块3对SRAM进行数据读取，只有在第二数据处理模块3进行数据读取完毕后，第一数据处理模块2才能向SRAM存储新数据。这样的数据传递方式在系统工作时并不能实现两个数据处理模块同时工作，大大浪费了传递过程中的等待时间，影响系统的工作效率，同时由于两个数据处理模块分别占有一个芯片，使得系统的集成度很低。
实施例
以图2为基础，说明本实用新型在雷达信号处理中的工作过程及其显著效果，其模块框图如图3。
如图3，雷达信号处理中的数据处理模块分为脉冲压缩处理模块7和滤波处理模块8，主要是脉冲压缩处理模块7向滤波处理模块8传递数据。数据传递开始后，首先初始脉冲压缩结果，然后将其通过总线9存入第一SRAM4，滤波处理模块8通过总线12读取第一SRAM4中的数据，同时脉冲压缩处理模块7将新的数据通过总线10存入第二SRAM5，滤波处理模块8读取完第一SRAM4中的数据后，有通过总线11读取第二SRAM5中数据，与此同时，脉冲压缩处理模块7通过总线9再次向第一SRAM4中存入新的数据，如此交替地进行数据的存储与读取。脉冲压缩结果对SRAM的写入和滤波数据的读出在相同时间内完成，这样两个过程就可以交替的对两个SRAM进行读写，两模块可以并行的工作而不需等待模块之间的数据传输过程，这就大大地提高了脉冲压缩和滤波过程的并行性，加快了数据处理的速度，提高了系统数据处理的效率。同时由于脉冲压缩结果是缓存在SRAM中的，这又使得脉冲压缩结果的传递过程和滤波处理模块的数据读取过程相互独立，两个过程可以单独的进行工作，增加了处理过程的灵活性；两个数据处理模块集成于同一个集成模块内，也提高了系统的集成度。

Claims (2)

1.一种雷达信号处理中实现乒乓操作的ASIC模块，包括集成模块(1)，在集成模块(1)内设有第一数据处理模块(2)和第二数据处理模块(3)，其特征在于，集成模块(1)外围设有第一SRAM(4)和第二SRAM(5)，第一数据处理模块(2)和第二数据处理模块(3)分别与第一SRAM(4)和第二SRAM(5)通过总线连接。
2.根据权利要求1所述的雷达信号处理中实现乒乓操作的ASIC模块，其特征在于，所述集成模块(1)内至少设置两个数据处理模块，与之对应地至少设置两个SRAM及两条总线。
CNU2007200810447U 2007-09-12 2007-09-12 雷达信号处理中实现乒乓操作的asic模块 Expired - Fee Related CN201107405Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2007200810447U CN201107405Y (zh) 2007-09-12 2007-09-12 雷达信号处理中实现乒乓操作的asic模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2007200810447U CN201107405Y (zh) 2007-09-12 2007-09-12 雷达信号处理中实现乒乓操作的asic模块

Publications (1)

Publication Number Publication Date
CN201107405Y true CN201107405Y (zh) 2008-08-27

Family

ID=39959214

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2007200810447U Expired - Fee Related CN201107405Y (zh) 2007-09-12 2007-09-12 雷达信号处理中实现乒乓操作的asic模块

Country Status (1)

Country Link
CN (1) CN201107405Y (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105183664A (zh) * 2015-08-13 2015-12-23 电子科技大学 一种可变长度雷达脉冲数据缓存方法
CN105534545A (zh) * 2015-12-11 2016-05-04 青岛海信医疗设备股份有限公司 一种超声装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105183664A (zh) * 2015-08-13 2015-12-23 电子科技大学 一种可变长度雷达脉冲数据缓存方法
CN105183664B (zh) * 2015-08-13 2018-01-12 电子科技大学 一种可变长度雷达脉冲数据缓存方法
CN105534545A (zh) * 2015-12-11 2016-05-04 青岛海信医疗设备股份有限公司 一种超声装置

Similar Documents

Publication Publication Date Title
CN104778138B (zh) 一种内核多线程直接存储驱动实现方法
CN104811643A (zh) 基于sd卡阵列的图像数据高速存储系统
CN105786741B (zh) 一种soc高速低功耗总线及转换方法
CN203799371U (zh) 一种用于小型无人机的高速图像数据存储器
CN201107405Y (zh) 雷达信号处理中实现乒乓操作的asic模块
CN110058816B (zh) 一种基于ddr的高速多用户队列管理器及方法
CN101256684B (zh) 一种混合动力汽车车辆信息记录仪
CN103517085A (zh) 一种基于视频解码设计实现远程服务器管理的方法
CN101515295A (zh) 片上硬件数据库的高速缓冲器支持实现方法
CN102736887B (zh) 一种fifo存储器和存储控制装置
CN102103549A (zh) 一种缓存替换方法
CN206331414U (zh) 一种固态硬盘
CN1722810A (zh) 一种数字相机实时采集系统
CN111338983B (zh) 一种高速数据缓存结构及方法
CN201145913Y (zh) 车辆数据采集记录装置
CN215450217U (zh) 一种图像处理模块
CN102722143B (zh) 采用复杂可编程逻辑器件扩展数字信号处理器端口的方法
CN110413536A (zh) 一种多数据格式高速并行NandFlash存储装置
CN112153355B (zh) 一种基于fpga的数字图像像素转换系统及方法
CN113849455B (zh) 一种基于混合式存储器的mcu及缓存数据的方法
CN1971543A (zh) 一种突发机制下实现数据读写控制的方法和装置
CN104156907A (zh) 一种基于fpga的红外预处理存储系统及存储方法
CN208325116U (zh) 一种具备交换功能的车载计算单元
CN201444661U (zh) Cmos摄像头转接装置
CN111782563B (zh) 一种用于risc-v微控制器的dvp控制器系统

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080827