[go: up one dir, main page]

CN209928306U - 电路和电路系统 - Google Patents

电路和电路系统 Download PDF

Info

Publication number
CN209928306U
CN209928306U CN201920105399.8U CN201920105399U CN209928306U CN 209928306 U CN209928306 U CN 209928306U CN 201920105399 U CN201920105399 U CN 201920105399U CN 209928306 U CN209928306 U CN 209928306U
Authority
CN
China
Prior art keywords
current
node
output
output transistor
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201920105399.8U
Other languages
English (en)
Inventor
S·莱切
G·特鲁赛尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italian Semiconductor (grenoble 2) Co
STMicroelectronics SRL
Original Assignee
Italian Semiconductor (grenoble 2) Co
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Italian Semiconductor (grenoble 2) Co, STMicroelectronics SRL filed Critical Italian Semiconductor (grenoble 2) Co
Application granted granted Critical
Publication of CN209928306U publication Critical patent/CN209928306U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Near-Field Transmission Systems (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

本申请涉及电路和电路系统。驱动器电路包括供电节点、被配置为接收控制信号的控制节点、以及输出节点。输出晶体管耦合到输出节点以经由通过输出晶体管的电流路径提供CAN总线驱动信号。电流镜处于通过输出晶体管从供电节点到输出节点的电流线中。电流线包括在电流镜和输出晶体管之间的中间部分。电流镜被配置为根据控制信号在第一显性模式和第二隐性模式之间切换，在第一显性模式中经由输出晶体管将CAN总线驱动信号施加到输出节点，在第二隐性模式中输出晶体管在输出节点处提供高输出阻抗。由此提供在节省成本和简便实现方面改进的电路和电路系统。

Description

电路和电路系统
技术领域
本说明书涉及驱动器电路。
背景技术
遵循ISO16845-2一致性测试计划的、诸如ISO11898-2之类的处理CAN应用(例如CAN-HS和CAN-FD收发器，即物理层)的国际标准不断发展。
开发涉及各种改进和新特征，诸如灵活的数据速率(CAN-FD)和针对物理层的增加的稳健性约束。
例如，通过制定针对Rin值及其匹配例如高侧(CANH)与低侧(CANL)的规范，诸如ISO11898-2之类的标准对Rin电阻建立了某些要求。
但是，没有为输入电阻提供测量方法，并且没有规定针对用于确定Rin要求的CANH/CANL电压的有效范围。
标准ISO16845-2(2015版)提供了用于电阻Rin的某些测试规范。例如，相对于5V(外部)测试电压发生器和串联10k欧姆测试电阻器规定了Rin测量。
通过设置这样的测量，在激活模式中(当Rin值在指定范围内时)，CANH电压预计不会超过4.6V。此外，CANH引脚电压预计不会超过VDD_CAN电源电压。
标准ISO16845-2(2017版)再次提供了用于电阻Rin的某些测试规范，但没有完全描述相应的测量设置。此外，将Rin电阻指定在-2V至+7V引脚电压范围内。根据这些新规范，CANH引脚电压可能会超过VDD_CAN电源电压。
一般而言(即，不考虑技术限制)，CANH/L驱动器拓扑可以遵循绝对最大额定值(AMR)要求而被驱动，即在-27V和+40V之间的电压范围内。
为此，CANL驱动器可以包括能够承受+40V并且在短路的情况下限制输出电流和显性(dominant)电压的级联的电流发生器，具有能够承受-27V的短路条件的串联的高压(HV)二极管。
相应的(理想的)CANH驱动器继而可以包括能够承受-27V并且在短路的情况下限制输出电流和显性电压的级联的电流发生器，具有能够承受+40V的短路条件的串联的HV二极管。
通过表示例如硅面积比重小于器件总面积的5％的商用功能，可以将CAN收发器集成在汽车系统基础芯片(SBC)中。
在例如与具有能够下浮至-27V的阴极端子的HV二极管的不可用性相关的某些可能限制下，可以使用低成本40V技术(诸如双极-CMOS-DMOS技术)集成汽车SBC。
据观察，通过采取诸如绝缘体上硅(SOI)或双外延/双埋层技术之类的更昂贵的技术选项，可以克服这种技术限制。
同样据观察，这种方法将对SBC成本有负面影响，这种影响很难通过这种相对较小的功能来证明。
这些因素可能导致某些设计折衷，最终导致CANH驱动器拓扑与相关联的CANL驱动器拓扑不对称：例如，CANH驱动器的输入特性(静态和动态二者)例如在隐性(recessive)模式(或状态)中可根据驱动器是被禁用还是被启用而明显变化，而对于同源CANL驱动器而言却不是该情况。
实用新型内容
可以在CAN(受控区域网络)总线布置中应用一个或多个实施例以用于例如在汽车领域中使用。
一个或多个实施例可以有助于克服前面讨论的限制。
根据本实用新型的一个方面，提供一种电路，其特征在于，包括：供电节点，所述供电节点被配置为接收电源；控制节点，所述控制节点被配置为接收控制信号，所述控制信号在第一值和第二值之间切换；输出节点，所述输出节点被配置为根据所述控制信号提供用于CAN总线的驱动信号；输出晶体管，所述输出晶体管耦合到所述输出节点，以经由所述输出晶体管的电流路径提供所述CAN总线驱动信号；电流镜，所述电流镜处于通过所述输出晶体管从所述供电节点到所述输出节点的电流线中，所述电流线包括在所述电流镜和所述输出晶体管之间的中间部分，其中所述电流镜耦合到所述控制节点，其中所述电流镜被配置为根据所述控制信号在第一模式和第二模式之间切换，在所述第一模式中经由所述输出晶体管将所述CAN总线驱动信号施加到所述输出节点，在所述第二模式中所述输出晶体管在所述输出节点处提供高输出阻抗；以及高压二极管，所述高压二极管被布置在所述电流镜和所述输出晶体管之间的所述电流线的所述中间部分中。
在一个实施例中，所述高压二极管包括类似二极管布置的晶体管，其中控制端子耦合到通过所述晶体管的电流路径。
在一个实施例中，将所述高压二极管布置成将其阳极朝向所述电流镜。
在一个实施例中，电路还包括钳位电路块，所述钳位电路块在所述输出晶体管的控制端子和借此与所述输出节点相对的电流路径之间有效。
在一个实施例中，电路还包括偏置电流发生器，所述偏置电流发生器耦合到所述钳位电路块以向所述钳位电路块提供偏置电流。
根据本实用新型的另一方面，提供一种电路，其特征在于，包括：供电节点，所述供电节点被配置为接收电源；控制节点，所述控制节点被配置为接收在第一值和第二值之间切换的控制信号；输出节点，所述输出节点被配置为根据所述控制信号提供用于CAN总线的驱动信号；输出晶体管，所述输出晶体管耦合到所述输出节点以经由所述输出晶体管的电流路径提供所述CAN总线驱动信号；电流镜，所述电流镜处于通过所述输出晶体管从所述供电节点到所述输出节点的所述电流线中，所述电流线包括在所述电流镜和所述输出晶体管之间的中间部分，其中所述电流镜耦合到所述控制节点，其中所述电流镜被配置为根据所述控制信号在第一模式和第二模式之间切换，在所述第一模式中经由所述输出晶体管将所述CAN总线驱动信号施加到所述输出节点，在所述第二模式中所述输出晶体管在所述输出节点处提供高输出阻抗；AB类级，所述AB类级在所述供电节点和所述输出晶体管的控制端子之间有效，所述AB类级被配置为促进电流在所述第一模式中流过所述输出晶体管；以及高压二极管，所述高压二极管被布置在所述电流镜和所述输出晶体管之间的所述电流线的所述中间部分中。
在一个实施例中，所述高压二极管包括类似二极管布置的晶体管，其中控制端子耦合到通过所述晶体管的电流路径。
在一个实施例中，所述高压二极管布置成将其阳极朝向所述电流镜。
在一个实施例中，电路还包括钳位电路块，所述钳位电路块在所述输出晶体管的控制端子和借此与所述输出节点相对的电流路径之间有效。
在一个实施例中，电路还包括偏置电流发生器，所述偏置电流发生器耦合到所述钳位电路块以向所述钳位电路块提供偏置电流。
在一个实施例中，所述AB类级包括第一对和第二对p-n结器件，其中所述第一对和所述第二对中的相应晶体管具有在它们之间的中间节点，所述中间节点耦合到所述输出晶体管的所述控制端子。
在一个实施例中，所述AB类级耦合到从所述供电节点到接地的第一电流线和第二电流线；其中所述第一电流线包括电阻器和第一下拉电流发生器，所述第一下拉电流发生器从所述供电节点汲取来自所述供电节点的第一电流，所述第一电流具有的强度是所述电阻器的电阻值的函数；以及其中所述第二电流线包括从所述输出节点汲取第二电流的第二下拉电流发生器，所述第二电流具有上限值，从而限制由所述AB类级汲取的电流。
在一个实施例中，所述AB类级包括第一对和第二对p-n结器件，其中所述第一对和所述第二对中的相应晶体管具有在它们之间的中间节点，所述中间节点耦合到所述输出晶体管的所述控制端子。
在一个实施例中，所述第一对和所述第二对中的所述相应晶体管相互级联地布置在所述第二电流线中。
在一个实施例中，在从所述第一模式转换到所述第二模式之后，所述第二电流线中的所述第二下拉电流发生器在所述第二模式中可选择性地去激活。
在一个实施例中，电路还包括对所述输出晶体管的所述控制端子处的电压敏感的传感器电路块，所述传感器电路块在所述第一下拉电流发生器上是有效的，以便在所述输出晶体管的所述控制端子处的所述电压达到上阈值时选择性地去激活所述第一下拉电流发生器。
在一个实施例中，所述传感器电路块包括：比较器级，所述比较器级被配置为将所述输出晶体管的所述控制端子处的所述电压与参考阈值进行比较；以及选通组件，在从所述第一模式到所述第二模式的转换完成之后，所述选通组件将所述传感器电路块与所述第一下拉电流发生器耦合以促进在所述第二模式中对所述第一下拉电流发生器的禁用。
在一个实施例中，所述比较器级包括具有迟滞的比较器级。
根据本实用新型的又一方面，提供一种电路系统，其特征在于，包括：CAN总线；供电节点，所述供电节点被配置为接收电源；控制节点，所述控制节点被配置为接收控制信号，所述控制信号在第一值和第二值之间切换；输出节点，所述输出节点耦合到所述CAN总线以提供CAN总线驱动信号，所述CAN总线驱动信号是所述控制信号的函数；输出晶体管，所述输出晶体管耦合到所述输出节点，以经由所述输出晶体管的电流路径提供所述CAN总线驱动信号；电流镜，所述电流镜处于通过所述输出晶体管从所述供电节点到所述输出节点的电流线中，所述电流线包括在所述电流镜和所述输出晶体管之间的中间部分，其中所述电流镜耦合到所述控制节点，其中所述电流镜被配置为根据所述控制信号在第一模式和第二模式之间切换，在所述第一模式中经由所述输出晶体管将所述CAN总线驱动信号施加到所述输出节点，在所述第二模式中所述输出晶体管在所述输出节点处提供高输出阻抗；以及高压二极管，所述高压二极管被布置在所述电流镜和所述输出晶体管之间的所述电流线的所述中间部分中。
在一个实施例中，所述输出节点耦合到所述CAN总线的高侧，以向所述CAN总线提供所述CAN总线驱动信号。
一个或多个实施例可以涉及相应的设备(例如，用于在汽车领域中使用的CAN总线驱动器)。一个或多个实施例可以涉及相应的方法。权利要求是本文提供的实施例的技术公开的组成部分。
一个或多个实施例使得可以实现CAN驱动器，其能够在处于隐性模式或状态(CANTX＝1)时避免电流流过其输出线。
可以通过使用低成本BCD技术来实现一个或多个实施例。
一个或多个实施例促进了简化且稳健的实现，其满足例如在ISO11898-2标准中所阐述的输入电阻规范，引脚电压范围高达+7V或更宽，诸如-12V至+12V(这可能是ISO16845-2测试规范中未来的要求)。在本文件中，对标准的引用意味着关于本专利的有效申请日有效的所有标准版本的引用。
一个或多个实施例使得可以在节省成本方面实现明显的优势。
一个或多个实施例促进了使用可用作低成本技术选项的基础组件来提供驱动器拓扑，同时提供当前只有通过采取相对昂贵的组件才能获得的益处(例如，就电气参数而言)。
一个或多个实施例使得可以实现在前面概述的优点，而无需采取用于集成全浮动HV二极管的复杂技术方案。
一个或多个实施例可以提供新颖的CANH驱动器拓扑，其在隐性模式中提供(任意)低输入电流。
一个或多个实施例可以促进满足针对12V系统(-27V至+40V)的绝对最大额定要求，而无需采取能够下浮至-27V的高压二极管(40V均值)。
一个或多个实施例促进了在发射方面和在RF抗干扰方面提供令人满意的EMC(电磁兼容性)性能。
例如通过在设备引脚处的测量，例如通过在隐性模式(REC)和显性模式(DOM)中测量CANH引脚的I-V特性并分析对于所施加的刺激的频率是否可以跟踪不同的行为，从而可以检测一个或多个实施例的可能使用。
附图说明
现在将参考附图仅通过示例的方式描述一个或多个实施例，其中：
图1是CAN总线驱动器布置的例示，
图2是CANH驱动器拓扑的电路图，
图3是实施例的电路图例示，
图4是实施例的详细电路图，以及
图5A、图5B、图6A、图6B、图7A和图7B是可应用于CANH驱动器拓扑中的各种操作模式的例示。
具体实施方式
在随后的描述中，图示出了一个或多个具体细节，旨在提供对本说明书的实施例的示例的深入理解。可以在没有一个或多个具体细节的情况下或者利用其他方法、组件、材料等获得实施例。在其他情况下，未详细图示出或描述已知的结构、材料或操作，使得实施例的某些方面将不被遮盖。
在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置、结构或特性被包括在至少一个实施例中。因此，可以存在于本说明书的一个或多个点中的诸如“在实施例中”或“在一个实施例中”的用语不一定是指同一个实施例。此外，在一个或多个实施例中，可以以任何适当的方式组合特定构造、结构或特性。
本文所使用的参考标号仅仅是为了方便而提供的，并不因此限定保护的范围或实施例的范围。
如图1中所例示的CAN收发器TSC可以提供三个主要功能：
相关联的总线B的偏置(涉及输入电阻器Rin和相关联的偏置发生器Vbias)，所述相关联的总线B分别耦合到针对总线的“高”侧和“低”侧的CANH节点和CANL节点，
接收器操作，例如借助于耦合到接收器节点CANRX的总线差分电压(CANH-CANL)上的比较器，
发射器操作，根据施加到发射器节点CANTX的信号，分别经由高侧驱动器10和低侧驱动器LS驱动CANH和CANL。
这种收发器TSC可以旨在被供给有例如5V(标称值)的电源(轨道)电压VDD_CAN并且在耦合到节点CANTX和CANRX的微控制器MC的控制下操作。
在这种收发器TSC中的发射器的操作可以涉及：当发射器操作被启用时，例如通过在显性模式或状态(“DOM”)中将电压CANTX＝0施加到输入节点CANTX，在总线B上驱动例如2V(标称)差分电压。
当例如在所谓的隐性模式或状态(“REC”)中将电压CANTX＝1施加到输入节点CANTX CAN时，这种发射器应该理想地为CAN总线提供高阻抗值。在隐性模式中，总线被耦合到偏置结构(Rin，Vbias)并且“看到”例如被设置为35k欧姆(标称值)的Rin阻抗。
如图1中例示的CAN收发器TSC的总体结构和操作模式在本领域中尤其是常规的，因此使得不必在本文中提供更详细的描述。
图2是适于与双极-CMOS-DMOS(BCD)设计一起使用的CANH驱动器拓扑(例如，图1的图中的10)的电路图。
在图2中例示的布置中，CANH驱动器10(下文中，简称为“驱动器”)经由具有电源电压VDD_CAN(例如5V标称)的供电节点供电，并且被配置为根据例如经由诸如图1中的MC之类的微控制器在控制节点TXD(其可以对应于图1中的节点CANTX)处施加的控制信号，在输出节点CANH处提供用于CAN总线的高侧的驱动信号(参见例如图1中的B)。
在图2的图中，参考标号12指示二极管(例如借助于诸如二极管布置中的MOS晶体管之类的晶体管获得，其栅极与源极短路)，其提供在供电节点A处的电压VDD_CAN-Vdiode(其中Vdiode标示二极管12两端的电压降)。节点A向驱动器级14提供偏置电流Ibias，驱动器级14在节点TXD处接收信号以便控制开关16(例如，诸如晶体管之类的电子开关)，控制开关16被配置为选择性地将节点A与节点B耦合，所述节点B位于电流镜18(例如，1:100 3.3V P沟道电流镜)和在节点B与地之间有效的电流发生器20(例如720μA)之间。
应当理解，本文所提供的表示，包括驱动级14和开关16，是关于可以如何控制电流镜18的激活的简化表示，本文中只是为了简化和易于解释而给出了简化表示。
用于取决于TXD(数字)输入信号来控制输出电流的接通/截止的实际布置实际上可能更复杂：这些布置对于本领域技术人员而言尤其是公知的，因此使得不必在本文中提供更详细的描述。
参考标号22标示晶体管(例如，具有埋层的45V P-dex MOSFET)，其被布置成将其电流路径(源极-漏极)级联(串联)在通过电流镜18的输出晶体管的电流路径和输出节点CANH之间。
以这种方式，晶体管22和电流镜18中的输出晶体管的级联布置(其间的中间点处于电压Vs)被布置在由节点A限定的浮动供电轨道之间(旨在被置于电压Vhigh)和输出节点CANH之间。
作为解释，图2的电路图还包括布置在浮动供电轨道和晶体管22的栅极之间的电压发生器24(例如3.3V)的表示(旨在使电压达到Vlow＝Vhigh-3.3V)。这种表示仅仅是为了解释的目的：在实际的实现中，用于生成Vlow＝Vhigh-3.3V的电流可以直接被包括(考虑)在至驱动器14的偏置电流Ibias中。
开关16是图2中例示的电路在输入节点TXD被置于第一值例如CANTX＝0时的显性模式(DOM)和在输入节点TXD被置于第二值例如CANTX＝1时的隐性模式(REC)之间切换的可能性(前面讨论过)的例示。
据观察，在如图2中所例示的布置中，在DOM模式和REC模式(DOM←→REC)之间的转换期间，针对晶体管22的栅极电压发生器应该预计能够汲取/提供高达例如1.6mA的电流(电压变化有限)，以便即使存在短至20ns的下降沿/上升沿，也不会影响电磁发射(EME)性能(对于被用来利用450μA静态电流驱动晶体管22的栅极的AB类输出级而言可能是该情况)。
如前所指出，在如图2中所例示的布置中，电压Vlow被设置为等于Vhigh-3.3V的固定(栅极)电压。
据观察，在图2中例示的布置中，在引脚电压被驱动到高于VDD_CAN(例如5V)的隐性模式(REC)中，驱动器可能会汲取输入电流，这可能损害CANH输入电阻测量。2017年1月31日发布的ISO16845-2标准指定了输入电阻测试条件，其中CANX引脚从-2V至7V。
据观察，如图2中所例示的拓扑可能无法满足这些要求。
如所指出，可以通过采取允许集成全浮动HV二极管的技术方案来解决这种问题(例如，最小40V击穿，能够至少下浮至-27V)：使用SOI(绝缘体上硅)技术的独立的CAN收发器实际上是可用的。
还可以考虑标准的结隔离BCD技术(具有较低的成本，并且因此被广泛接受以用于集成汽车系统基础芯片)；然而，这将涉及诸如双外延层和双埋层扩散之类的另外的技术步骤/特征，导致总成本增加大约10％-20％。如所指出，这种成本增加将是难以接受的——鉴于CAN收发器在相应的汽车系统基础芯片SBC中的硅面积方面的小“比重”(例如，5％或更小)。
一个或多个实施例可以通过采取图3的电路图中例示的布置(一般术语)来解决这些问题。
在图3中，诸如结合先前的附图已经讨论过的部件或元件之类的部件或元件用相同的附图标号/数字来指示：为简洁起见，这里不再重复相应的描述。
可以认为图3中例示的布置基于这样的概念：在(低电压)电流镜18(例如，P沟道)和由(例如P沟道MOSFET)晶体管22所例示的高电压共源共栅元件之间移动HV二极管，其中晶体管22是对LV P沟道电流镜18进行级联的HV P沟道共源共栅元件的例示。
这种概念在图3中通过标示为12'的这种HV二极管来例示，其可以被实现为MOSFET晶体管，诸如在二极管配置中具有埋层(栅极与源极短路)的40V N漂移MOSFET。
与图2中例示的拓扑类似，晶体管22的栅极电压可以取决于Vhigh，除了在图3的情况下，(理论上)电压发生器24两端的电压现在将等于例如3.3V+Vdiode，其中Vdiode表示二极管12'两端的电压降。
应注意，用这种电压发生器24驱动晶体管22(的栅极)将——在正常操作条件下——提供与图2的情况相同的驱动器行为。但是，在CANH被短路到+40V的情况下，晶体管22的栅极氧化物电压将不限于最大允许值(如所建立的，例如由于技术原因，例如3.6V)内，并且晶体管22将面临被损坏的风险。因此，一种用于驱动晶体管22的栅极电压的改进解决方案是所期望的。
另外注意，如图3中一般性例示出的布置可以理想地解决前面讨论的问题，其中驱动器电路控制现在在固定轨道(节点A)上供给的总线定时。
可能出现与生成晶体管22的栅极电压相关的问题：当驱动器10被驱动到高于VDD_CAN时，通过在隐性模式中汲取小电流，(栅极氧化物两端的)电压Vgs应该理想地被限制(钳位)至最高允许值(依赖于技术)，而在显性模式中和在DOM←→REC转换期间，可以容忍更高输入电流。
当CANH输出节点被驱动到高于VDD_CAN时，一个或多个实施例可以考虑：当收发器处于隐性模式(REC)中时，可能存在(非常)低输入电流(例如，CANH输出节点或引脚上大约为4μA)；而在显性模式(DOM)时以及在模式转换期间，电流可以(更加)更高，例如高达1.6mA。
通过考虑以下情况，来驱动HV P沟道共源共栅元件(即晶体管22)的栅极，以促进如图3中所例示的电路的操作：通过考虑到用于操作Vgs电压的典型上限值可能大约为3.6V(这可能是使用70埃
Figure BDA0001953796350000121
栅极氧化物厚度的器件的情况)——对于其他技术而言也存在类似的约束，相关联的驱动器电路应当理想地保护HV P沟道共源共栅栅极氧化物(实际上45V P沟道MOSFET晶体管几乎不能承受栅极和源极之间的例如45V的电压)。
此外，当CANH输出电压被驱动到高于VDD_CAN，例如高达40V时(这可能是外部导线上的短路状况的情况)，保护应当理想地起作用，其中由电路汲取减少的电流，以避免损害在CANH输出引脚或节点上测量的(由偏置电路提供的)电阻。
此外，在正常操作条件下(例如，输出上没有短路)，晶体管22的栅极应理想地以低阻抗(例如，以等于VDD_CAN-3.3V-Vdiode的电压电平，如前所提及)驱动，在DOM←→REC转换期间提供高达例如1.6mA的电流给栅极，因此可以避免输出波形的失真。
一个或多个实施例可以通过采取如图4中例示的电路布置来解决这些问题。
图4的电路图提供了其被配置用于在如图3中所例示的电路布置的框架内提供晶体管22(HV P沟道共源共栅元件)的栅极控制的电路的详细示例(整体标记为100)，同时对于被标记为24的发生器采用不同的方法。
还观察到，本文所考虑的拓扑可能在直接功率注入(DPI)稳健性方面例如当断开整个栅极偏置结构时面临某些风险。
由于这个原因，在图4中，诸如结合先前的附图已经讨论过的部件或元件之类的部件或元件用相同的附图标号/数字来指示：为简洁起见，这里不再重复相应的描述。
在图4的电路图中，参考标号101标示了二极管布置，其包括在二极管布置中的MOSFET晶体管(栅极与源极短路)，该布置基本上类似于图2(和图3)中的二极管12(和12')之一。例如，图4中的二极管101可以包括40V N漂移MOSFET，其取决于所汲取的电流而与图2(和图3)中被标记为12(和12')的相应组件相比具有按比例缩小的埋层。
在节点100A处的二极管101的阴极上，提供等于VDD_CAN-Vdiode的电压，其中Vdiode标示二极管101两端的电压降。
参考标号102指示耦合到节点100A并采用传统AB输出级解决方案的下拉网络，其包括电阻器R和使用下拉电流(例如160μA静态)的下拉电流发生器，以提供例如从HV二极管101的阴极的3.3V下降和在节点100B处等于VDD_CAN-Vdiode-3.3V的输出电压。
在一个或多个实施例中，所讨论的网络可以包括两个晶体管对(例如，MOSFET晶体管)102A、102B，其中：
每一对中的晶体管使它们的控制端子(在诸如MOSFET的场效应晶体管的情况下的栅极)相互耦合；
还示出了二极管布置中的每一对中的第一晶体管(图4中的左侧)(栅极与漏极短路)，具有先前讨论过的通过级联在从节点100A到第一下拉电流发生器103的电流线(例如，160μA)中的类似二极管的晶体管的电流路径；本征二极管，通过对102B中的这些晶体管之一；
还示出了每一对中的第二晶体管(图4中的右侧)，其布置有借此级联在从节点100A到第二下拉发生器104的电流线中的电流路径，第二下拉发生器104在汲取将在后面讨论的下拉电流(例如，320μA)的电流线中；本征二极管，通过这后两个晶体管。
示出了又一晶体管(例如，MOSFET晶体管)102C，其使其电流路径在对102A中的晶体管的公共栅极与在用于安全操作区域(SOA)保护的对102A、102A中的二极管耦合的晶体管之间的点处的下拉发生器103和节点100A之间的电流线之间延伸。
如所指出，参考标号103标示整个下拉电流发生器(向其施加例如3.3V的电源电压)，其汲取等于例如160μA的电流，其由例如(3.3V-VgsN)/R'所给出，其中R'标示耦合到3.3V电源的电阻器的电阻值，并且VgsN标示在电阻器R'和地之间的例如N沟道电流镜中的二极管配置中的晶体管两端的栅极-源极电压降(栅极与漏极短路)。如下面所讨论的，可以提供由信号IGATEbias_DISABLE所控制的开关103A，以使后一个晶体管的源极和漏极短路。
如本文所例示的，另外的下拉电流发生器104产生具有例如值为1.6mA的电流，以向被指示为102的电路部分的输出电压提供电流限制，其中该电流限制对应于发生器104可以汲取的最高电流强度。
如下面所讨论的，可以提供由信号Gatesink_DIS所控制的开关104A，以使发生器104中的例如N沟道电流镜中的二极管配置中的晶体管的源极和漏极短路(栅极与漏极短路)，以使电流镜104无效：当开关104A被激活时，电路部分102实际上将不汲取电流，并且只有电路部分105(如下面所讨论的)可以从输出节点100B中汲取电流。
参考标号105标示又一个下拉电流发生器。可以像下拉电流发生器103和104那样将发生器105实现为N沟道电流镜，其提供从节点100B被汲取的电流，其中在发生器105的情况下，该电流是(非常)小的值，例如4μA。
当CANH输出电压被驱动到高于VDD_CAN(例如，高达约8.3V)时，来自发生器105的电流可以通过钳位电路106(稍后讨论)从晶体管22(HV P沟道共源共栅)的源极-漏极端子流到输出端子CANH。
相对于流过CAN收发器的偏置电路的输入电阻(Rin，如结合图1在说明书的引言部分中所讨论的)的电流，可以将电流发生器105的电流值选择得足够小以便可忽略不计。
图4中的参考标号106标示在输出共源共栅晶体管22的栅极和源极(Vgs钳位电路)之间有效的钳位电路。
钳位电路106可以被配置为当Vgs的值低于某个阈值(例如3.3V，其可以对应于在CANH节点处的输出电压上没有短路的情况下的正常条件)时驱动(非常)小的电流)。
在一个或多个实施例中，钳位电路106可以包括任何传统的钳位电路布置，例如如图中所示。钳位电路是双端子元件，当施加的电压低于Vclamp值时理想情况下不驱动电流，并且一旦电压达到Vclamp值就驱动任何电流。
简而言之，将Vgs电压钳位在例如3.3V的值以保护HV P沟道晶体管22中的栅极氧化物界面的齐纳二极管可以被视为是适于在一个或多个实施例中使用的钳位电路106的示例。
提供这种行为的任何电路因此可以代表用于在一个或多个实施例中使用的合适的钳位，其具有被配置以便能够驱动足够高的电流(例如高达1.6mA)以限制电压降Vgs低于例如值3.6V的能力。
最后，参考标号107标示(可选的)电路部分，例如当晶体管22的栅极上升高于VDD_CAN时，该电路部分被配置为通过经由信号IGATEbias_DISABLE作用于开关103A来断开下拉电流发生器103。
例如，电路107可以包括对晶体管22的栅极(节点100B)上的信号和可以被设置为例如VDD_CAN的理想参考阈值Vthreshold敏感的输入比较器107A。
在一个或多个实施例中，比较器107A可以提供对应于以下条件的迟滞行为：
Vthreshold>VDD_CAN-Vdiode-Vth-Nch
Vthreshold<VDD_CAN-Vdiode+VNwPw-Nch。
其中：
Vdiode是耦合到VDD_CAN的二极管101两端的电压降；
Vth-Nch是N沟道对102A的阈值电压；
VNwPw-Nch是以102A示出的本征二极管两端的电压降。
比较器107之后可以是非对称滤波器(T滤波器)107B，其与比较器107A一起可以有助于避免在直接功率注入(DPI)期间不希望的生效。
本文例示的电路107还包括“与”门107C，使得信号IGatesbias_DISABLE的发出由信号Gatesink_DIS进行选通。
在DOM→REC转换完全完成之后，可以生成仅在隐性状态下为高的该数字信号(例如，内部地，在MC的控制下)。因此，该信号可以被认为等于具有上升沿的TXD，对应于DOM→REC转换，充分被延迟以提供在DOM模式中和在REC→DOM转换期间有效的栅极偏置功能。
在DOM→REC转换之后，可以将同一信号Gatesink_DIS施加于禁用开关104A以在REC模式中禁用电流发生器104。
如果(可选的)电路107不存在，则在高达例如8.3V的短路电路的情况下从CANH节点汲取的电流基本上对应于发生器105的电流，并且当电压高于8.3V时通过加上来自发生器103的电流而增加，因为在这种条件下(CANH高于8.3V)节点100A由在102A处的本征二极管上拉到V(CANH)-Vclamp(Vs＝～V(CANH))。
相反，如果存在电路107，则对于任何高于VDD_CAN的CANH电压值，在相同条件下从CANH节点汲取的电流保持等于来自发生器105的电流。
应当理解，下拉电流发生器104可以仅在DOM模式中和在DOM←→REC转换期间保持有效。在隐性模式(REC)中，发生器102可以通过(仅)汲取由发生器105提供的小电流来提供电压以偏置共源共栅晶体管22的栅极。这在节点CANH处的实际电压V(CANH)仅在隐性模式中高于VDD_CAN的那些情况下(例如当对测量CANH输入电阻感兴趣时)促进从CANH节点汲取小电流。
如图4中例示的布置促进解决基于如图3中例示的拓扑的各种问题。
第一个问题涉及CANH电压上升到例如40V的可能性。在那种情况下，节点Vs(即，晶体管22的源极)可以上升到相应的电压例如40V-Vdiode并且晶体管22的源极和栅极之间的电压可达到高值，存在导致组件故障的风险。
该问题由钳位结构106处理和解决，钳位结构106被配置为将晶体管22两端的栅极-源极电压保持为安全值，从而避免组件的故障。
另一个问题可能涉及在显性(DOM)模式期间促进电路的操作，其中晶体管22的栅极应该理想地以这样的方式被驱动：以便在保持高压耦合效应的同时限制CANH输出节点的转换期间的电压尖峰的情况下提供和汲取高电流值(例如，在1.6mA的范围内)。
该问题可以借助于AB类布置(发生器102基本上与发生器103、104协作)来解决。
另一个问题可能涉及当CANH节点可能上升到高达7V时在隐性模式(REC)期间提供高阻抗结构。在那种情况下，可以经由由Gatesink_DIS信号致动的开关104A断开结构102、103、104的右侧(本质上是发生器104)，从而设置高阻抗模式，同时发生器105可以保持有效，以充分地偏置钳位结构106。在该情况下，可以将电流限制到例如4μA以满足阻抗规范，只有这个低值偏置电流可以被提供给CANH节点。
另一个问题可能涉及促进有效的操作直到CANH电压低于例如8V。在CANH电压高于该值的情况下，电路部分102中的对102A中的右侧晶体管中的本征二极管导通，并且在电流部分102的左侧中流动的电流(由下拉电流发生器103确定，例如160μA)流过该本征二极管、Vgs钳位、晶体管22至CANH输出节点。
在本文例示的布置中，存在经由由电路107产生的禁用信号IGATEbias_DISABLE来断开通过本征二极管的电流路径的可能性，使下拉电流发生器103无效。可以通过检测晶体管22的栅极(作为比较器107A的输入)何时高于VDD_CAN而生成这样的信号。在那种情况下，二极管布置101处于反向模式，而上面讨论的本征二极管处于正向状态。
图5A至图5B提供了在所有偏置分支(即图4中所示的各种电流发生器)始终保持有效——即信号Gatesink_DIS未被使用并被固定为例如“0”且开关104A保持打开的情况下、如图4中所例示的CANH驱动器的电流(图5A)-纵坐标(A)与电压(图5B)-纵坐标(V)特性的比较图例示。
虽然可能适用于某些类型的操作，但这种解决方案仍可视为损害CANH输入电阻。
图6A至图6B表示指示了本文例示的CAN驱动器的I-V特性的两个图，其中栅极汲取电流结构(例如，104)在隐性模式中被断开且电路107不被包括在电路中(如果包含，则被禁用)。
图6A至图6B中例示的行为可被视为例如在-2V至+7V的CANH电压范围上满足输入电阻规范(绝对值和匹配)的可接受的折衷方案。
图7A和图7B的图是在包括并启用电路107的完整配置中的本文例示的CANH驱动器的可能I-V特性的例示。
这种布置能够满足在整个-12V至+12V CANH电压范围上的输入电阻规范(绝对值和匹配)。
根据一个或多个实施例的电路(例如，10)可以包括：
供电节点(例如，VDD_CAN)，其被配置为接收电源，
控制节点(例如，TXD)，其被配置为接收具有第一值和第二值(例如，CANTX＝0，CANTX＝1)的控制信号，
输出节点(例如，CANH)，其被配置为根据控制信号向CAN总线(例如，B)提供驱动信号，
输出晶体管(例如22)，其耦合到输出节点以经由通过输出晶体管的电流路径(例如，在诸如MOSFET的场效应晶体管的情况下的源极-漏极)提供CAN总线驱动信号，
通过输出晶体管从供电节点到输出节点的电流线中的电流镜(18)，所述电流线包括电流镜和输出晶体管之间的中间部分，其中电流镜(例如，经由14、16)耦合到控制节点，电流镜被配置为根据所述控制信号在如下模式之间切换：
第一(显性)模式(或状态)，其中经由输出晶体管将CAN总线驱动信号施加到输出节点(例如，开关16不导通)，以及
第二(隐性)模式(或状态)，其中输出晶体管在输出节点处提供高输出阻抗(例如，开关16导通)，
其中，电路包括高压二极管(例如，12')，其被布置在电流镜和输出晶体管之间的电流线的中间部分中。
在一个或多个实施例中，高压二极管可以包括类似二极管布置的晶体管，其中控制端子(例如，在诸如MOSFET的场效应晶体管的情况下的栅极)耦合到通过晶体管的电流路径。
在一个或多个实施例中，将高压二极管布置成将其阳极朝向电流镜。
一个或多个实施例可以包括钳位电路块(例如，106)，其在输出晶体管的控制端子(例如，在诸如MOSFET的场效应晶体管的情况下的栅极)和借此与输出节点相对的电流路径之间有效。
一个或多个实施例可以包括偏置电流发生器(例如，105)，其耦合到钳位电路块以向其提供偏置电流。
一个或多个实施例可以包括在供电节点和输出晶体管的控制端子之间有效的AB类级(例如，102、103、104)(例如，经由节点100B)，该AB类级被配置为促进电流在第一(显性)模式中流过输出晶体管。
在一个或多个实施例中，AB类级可以包括第一对(例如，102A)和第二对(例如，102B)pn结器件(例如晶体管，可能是在类似二极管配置中，图4中的左侧)中，在第一对和第二对中的相应晶体管(图4中的右侧)具有在它们之间的中间节点(例如，100B)，该中间节点耦合到输出晶体管的控制端子。
在一个或多个实施例中，AB类级可以耦合到从供电节点到接地的第一电流线和第二电流线，其中：
第一电流线可以包括电阻器(例如，R)和从供电节点汲取第一电流的第一下拉电流发生器(例如，103)，所述第一电流的强度是电阻器的电阻值的函数，和
第二电流线可以包括从输出节点(CANH，例如，经由节点100B)汲取第二电流的第二下拉电流发生器(例如，104)，所述第二电流具有上限值，从而限制由AB类级汲取的输出电流。
在一个或多个实施例中，可以在第二电流线中相互级联地布置第一对和第二对中的相应晶体管。
在一个或多个实施例中，在从显性模式转变为隐性模式之后，第二电流线中的第二下拉电流发生器可以在第二隐性模式中选择性地去激活(例如，104A；Gatesink_DIS)。
一个或多个实施例可以包括对输出晶体管的控制端子处的电压敏感的传感器电路块(例如，107)，该传感器电路块在第一下拉电流发生器上是有效的(例如，IGATEbias_DISABLE)，以便在输出晶体管的控制端子处的电压达到上阈值时选择性地去激活第一下拉电流发生器。
在一个或多个实施例中，传感器电路块可包括：
可选地具有迟滞的至少一个比较器级(例如，107A)，以将输出晶体管的控制端子处的电压与至少一个参考阈值进行比较，以及
选通组件(例如，107C)，在从第一显性模式到第二隐性模式的转换(完全)完成之后，该选通组件将传感器电路块与第一下拉电流发生器耦合以促进在第二隐性模式中对第一下拉电流发生器的禁用。
根据一个或多个实施例的系统可以包括：
CAN总线(例如B)；和
根据一个或多个实施例的驱动器电路(例如10)，其输出节点可选地在其高侧耦合到CAN总线，以向CAN总线提供CAN总线驱动信号。
根据一个或多个实施例的操作电路或系统的方法可以包括：向控制节点施加具有第一值和第二值的控制信号，从而在如下模式中产生电路或系统的操作：
第一显性模式，其中经由输出晶体管(22)将CAN总线驱动信号施加到输出节点，和
第二种隐性模式，其中输出晶体管在输出节点处提供高输出阻抗。
在不影响基本原理的情况下，各种细节和实施例可以相对于仅通过示例描述的内容而变化，甚至是显著变化，而不脱离保护范围。
保护范围由所附权利要求来限定。

Claims (20)

1.一种电路，其特征在于，包括：
供电节点，所述供电节点被配置为接收电源；
控制节点，所述控制节点被配置为接收控制信号，所述控制信号在第一值和第二值之间切换；
输出节点，所述输出节点被配置为根据所述控制信号提供用于CAN总线的驱动信号；
输出晶体管，所述输出晶体管耦合到所述输出节点，以经由所述输出晶体管的电流路径提供所述CAN总线驱动信号；
电流镜，所述电流镜处于通过所述输出晶体管从所述供电节点到所述输出节点的电流线中，所述电流线包括在所述电流镜和所述输出晶体管之间的中间部分，其中所述电流镜耦合到所述控制节点，其中所述电流镜被配置为根据所述控制信号在第一模式和第二模式之间切换，在所述第一模式中经由所述输出晶体管将所述CAN总线驱动信号施加到所述输出节点，在所述第二模式中所述输出晶体管在所述输出节点处提供高输出阻抗；以及
高压二极管，所述高压二极管被布置在所述电流镜和所述输出晶体管之间的所述电流线的所述中间部分中。
2.根据权利要求1所述的电路，其特征在于，所述高压二极管包括类似二极管布置的晶体管，其中控制端子耦合到通过所述晶体管的电流路径。
3.根据权利要求1所述的电路，其特征在于，将所述高压二极管布置成将其阳极朝向所述电流镜。
4.根据权利要求1所述的电路，其特征在于，还包括钳位电路块，所述钳位电路块在所述输出晶体管的控制端子和借此与所述输出节点相对的电流路径之间有效。
5.根据权利要求4所述的电路，其特征在于，还包括偏置电流发生器，所述偏置电流发生器耦合到所述钳位电路块以向所述钳位电路块提供偏置电流。
6.一种电路，其特征在于，包括：
供电节点，所述供电节点被配置为接收电源；
控制节点，所述控制节点被配置为接收在第一值和第二值之间切换的控制信号；
输出节点，所述输出节点被配置为根据所述控制信号提供用于CAN总线的驱动信号；
输出晶体管，所述输出晶体管耦合到所述输出节点以经由所述输出晶体管的电流路径提供所述CAN总线驱动信号；
电流镜，所述电流镜处于通过所述输出晶体管从所述供电节点到所述输出节点的电流线中，所述电流线包括在所述电流镜和所述输出晶体管之间的中间部分，其中所述电流镜耦合到所述控制节点，其中所述电流镜被配置为根据所述控制信号在第一模式和第二模式之间切换，在所述第一模式中经由所述输出晶体管将所述CAN总线驱动信号施加到所述输出节点，在所述第二模式中所述输出晶体管在所述输出节点处提供高输出阻抗；
AB类级，所述AB类级在所述供电节点和所述输出晶体管的控制端子之间有效，所述AB类级被配置为促进电流在所述第一模式中流过所述输出晶体管；以及
高压二极管，所述高压二极管被布置在所述电流镜和所述输出晶体管之间的所述电流线的所述中间部分中。
7.根据权利要求6所述的电路，其特征在于，所述高压二极管包括类似二极管布置的晶体管，其中控制端子耦合到通过所述晶体管的电流路径。
8.根据权利要求6所述的电路，其特征在于，所述高压二极管布置成将其阳极朝向所述电流镜。
9.根据权利要求6所述的电路，其特征在于，还包括钳位电路块，所述钳位电路块在所述输出晶体管的控制端子和借此与所述输出节点相对的电流路径之间有效。
10.根据权利要求9所述的电路，其特征在于，还包括偏置电流发生器，所述偏置电流发生器耦合到所述钳位电路块以向所述钳位电路块提供偏置电流。
11.根据权利要求6所述的电路，其特征在于，所述AB类级包括第一对和第二对p-n结器件，其中所述第一对和所述第二对中的相应晶体管具有在它们之间的中间节点，所述中间节点耦合到所述输出晶体管的所述控制端子。
12.根据权利要求6所述的电路，其特征在于，所述AB类级耦合到从所述供电节点到接地的第一电流线和第二电流线；
其中所述第一电流线包括电阻器和第一下拉电流发生器，所述第一下拉电流发生器从所述供电节点汲取来自所述供电节点的第一电流，所述第一电流具有的强度是所述电阻器的电阻值的函数；以及
其中所述第二电流线包括从所述输出节点汲取第二电流的第二下拉电流发生器，所述第二电流具有上限值，从而限制由所述AB类级汲取的电流。
13.根据权利要求12所述的电路，其特征在于，所述AB类级包括第一对和第二对p-n结器件，其中所述第一对和所述第二对中的相应晶体管具有在它们之间的中间节点，所述中间节点耦合到所述输出晶体管的所述控制端子。
14.根据权利要求13所述的电路，其特征在于，所述第一对和所述第二对中的所述相应晶体管相互级联地布置在所述第二电流线中。
15.根据权利要求12所述的电路，其特征在于，在从所述第一模式转换到所述第二模式之后，所述第二电流线中的所述第二下拉电流发生器在所述第二模式中可选择性地去激活。
16.根据权利要求12所述的电路，其特征在于，还包括对所述输出晶体管的所述控制端子处的电压敏感的传感器电路块，所述传感器电路块在所述第一下拉电流发生器上是有效的，以便在所述输出晶体管的所述控制端子处的所述电压达到上阈值时选择性地去激活所述第一下拉电流发生器。
17.根据权利要求16所述的电路，其特征在于，所述传感器电路块包括：
比较器级，所述比较器级被配置为将所述输出晶体管的所述控制端子处的所述电压与参考阈值进行比较；以及
选通组件，在从所述第一模式到所述第二模式的转换完成之后，所述选通组件将所述传感器电路块与所述第一下拉电流发生器耦合以促进在所述第二模式中对所述第一下拉电流发生器的禁用。
18.根据权利要求17所述的电路，其特征在于，所述比较器级包括具有迟滞的比较器级。
19.一种电路系统，其特征在于，包括：
CAN总线；
供电节点，所述供电节点被配置为接收电源；
控制节点，所述控制节点被配置为接收控制信号，所述控制信号在第一值和第二值之间切换；
输出节点，所述输出节点耦合到所述CAN总线以提供CAN总线驱动信号，所述CAN总线驱动信号是所述控制信号的函数；
输出晶体管，所述输出晶体管耦合到所述输出节点，以经由所述输出晶体管的电流路径提供所述CAN总线驱动信号；
电流镜，所述电流镜处于通过所述输出晶体管从所述供电节点到所述输出节点的电流线中，所述电流线包括在所述电流镜和所述输出晶体管之间的中间部分，其中所述电流镜耦合到所述控制节点，其中所述电流镜被配置为根据所述控制信号在第一模式和第二模式之间切换，在所述第一模式中经由所述输出晶体管将所述CAN总线驱动信号施加到所述输出节点，在所述第二模式中所述输出晶体管在所述输出节点处提供高输出阻抗；以及
高压二极管，所述高压二极管被布置在所述电流镜和所述输出晶体管之间的所述电流线的所述中间部分中。
20.根据权利要求19所述的电路系统，其特征在于，所述输出节点耦合到所述CAN总线的高侧，以向所述CAN总线提供所述CAN总线驱动信号。
CN201920105399.8U 2018-01-23 2019-01-22 电路和电路系统 Withdrawn - After Issue CN209928306U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT201800001660A IT201800001660A1 (it) 2018-01-23 2018-01-23 Circuito di pilotaggio, sistema e procedimento corrispondenti
IT102018000001660 2018-01-23

Publications (1)

Publication Number Publication Date
CN209928306U true CN209928306U (zh) 2020-01-10

Family

ID=61873851

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910058895.7A Active CN110071716B (zh) 2018-01-23 2019-01-22 驱动器电路、相应的系统和方法
CN201920105399.8U Withdrawn - After Issue CN209928306U (zh) 2018-01-23 2019-01-22 电路和电路系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910058895.7A Active CN110071716B (zh) 2018-01-23 2019-01-22 驱动器电路、相应的系统和方法

Country Status (4)

Country Link
US (1) US10784858B2 (zh)
EP (1) EP3514958B1 (zh)
CN (2) CN110071716B (zh)
IT (1) IT201800001660A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071716A (zh) * 2018-01-23 2019-07-30 意法半导体(格勒诺布尔2)公司 驱动器电路、相应的系统和方法
CN115704859A (zh) * 2021-08-09 2023-02-17 意法半导体股份有限公司 电子电路测试方法和系统
CN119109723A (zh) * 2023-06-07 2024-12-10 湖南芯力特电子科技有限公司 Can总线驱动电路、can收发器及can总线结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018203707A1 (de) * 2018-03-12 2019-09-12 Robert Bosch Gmbh Sende-/Empfangseinrichtung für ein Bussystem und Betriebsverfahren hierfür
US12541216B2 (en) * 2019-02-20 2026-02-03 Texas Instruments Incorporated Controller area network (CAN) transceiver
TW202117553A (zh) 2019-10-16 2021-05-01 立錡科技股份有限公司 用於匯流排傳送資料之輸出級電路
CN112713864A (zh) * 2019-10-25 2021-04-27 立锜科技股份有限公司 用于总线传送数据的输出级电路
DE102020127165A1 (de) * 2020-10-15 2022-04-21 Infineon Technologies Ag Feldbus-treiberschaltung
US11462900B2 (en) * 2020-12-07 2022-10-04 Amazing Microelectronic Corp. Bus driving device
CN116420342B (zh) * 2020-12-31 2025-12-16 微芯片技术股份有限公司 具有快速canl回路和开关输出共源共栅结构的can发射器
US11936496B2 (en) 2020-12-31 2024-03-19 Microchip Technology Incorporated CAN transmitter with fast CANL loop and switched output cascode
CN115865065B (zh) * 2023-03-02 2023-05-12 盈力半导体(上海)有限公司 一种低功耗高边驱动电路及芯片

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153453A (en) * 1991-08-16 1992-10-06 International Business Machines Corp. High voltage majority carrier rectifier
JP3847620B2 (ja) * 2001-12-26 2006-11-22 日本テキサス・インスツルメンツ株式会社 駆動回路
DE10240167C5 (de) * 2002-08-30 2010-01-21 Infineon Technologies Ag Schaltungsanordnung mit einem Leistungstransistor und einer Ansteuerschaltung für den Leistungstransistor
US7183793B2 (en) * 2005-01-28 2007-02-27 Texas Instruments Incorporated Systems and methods for reducing electromagnetic emissions from a controller area network transceiver
JP6728173B2 (ja) * 2014-12-09 2020-07-22 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト パワートランジスタのためのレギュレーティッドハイサイドゲート駆動回路
ITUB20160777A1 (it) * 2016-02-16 2017-08-16 St Microelectronics Srl Circuito di pilotaggio, dispositivo e procedimento corrispondenti
IT201800001660A1 (it) * 2018-01-23 2019-07-23 St Microelectronics Grenoble 2 Circuito di pilotaggio, sistema e procedimento corrispondenti

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071716A (zh) * 2018-01-23 2019-07-30 意法半导体(格勒诺布尔2)公司 驱动器电路、相应的系统和方法
CN110071716B (zh) * 2018-01-23 2025-04-29 意法半导体(格勒诺布尔2)公司 驱动器电路、相应的系统和方法
CN115704859A (zh) * 2021-08-09 2023-02-17 意法半导体股份有限公司 电子电路测试方法和系统
CN119109723A (zh) * 2023-06-07 2024-12-10 湖南芯力特电子科技有限公司 Can总线驱动电路、can收发器及can总线结构

Also Published As

Publication number Publication date
IT201800001660A1 (it) 2019-07-23
US10784858B2 (en) 2020-09-22
CN110071716A (zh) 2019-07-30
EP3514958B1 (en) 2020-12-02
US20190229726A1 (en) 2019-07-25
CN110071716B (zh) 2025-04-29
EP3514958A1 (en) 2019-07-24

Similar Documents

Publication Publication Date Title
CN209928306U (zh) 电路和电路系统
US8134400B2 (en) Semiconductor circuit
CA2139008A1 (en) Output buffer circuit, input buffer circuit and bi-directional buffer circuit for plural voltage systems
CN102484473B (zh) 具有断开控制的功率晶体管及用于操作的方法
CN211089595U (zh) 一种功率放大器的偏置保护电路及tr组件
TWI715498B (zh) 連接埠控制裝置
TWI424539B (zh) 調節溫度之方法以及用於其之電路
EP3340298A1 (en) Electrostatic discharge (esd) protection for use with an internal floating esd rail
US7224192B2 (en) Voltage detection circuit
JP2019103015A (ja) 電源逆接続保護機能を備えた負荷駆動回路
CN111327278A (zh) 输出级电路
EP0541700B1 (en) Three terminal non-inverting transistor switches
CN115133611B (zh) 一种断地故障保护电路、装置及方法
JP2000357949A (ja) クランプ回路及びそれを用いたインターフェース回路
US20070285951A1 (en) Switching circuit and a method of driving a load
TWI509928B (zh) 靜電放電防護裝置以及電路與解耦合方法
JPH0629821A (ja) トライステート出力バッファとその操作方法
US6414515B1 (en) Failsafe interface circuit with extended drain devices
US8456189B2 (en) Differential signal termination circuit
CN206946908U (zh) 高侧栅极驱动器
US20030062947A1 (en) Power control circuit with active impedance to avoid interference and sensing problems
CN223742703U (zh) 利用防反场效应管进行短路检测的电路
US20250183885A1 (en) Programmable gate driver circuit for an integrated power switch
CN113722253B (zh) 端口控制装置
US7948275B2 (en) Transceiver with fault tolerant driver

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20200110

Effective date of abandoning: 20250429

AV01 Patent right actively abandoned

Granted publication date: 20200110

Effective date of abandoning: 20250429

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned