CN204376871U - 基于多环锁相的频率合成器 - Google Patents
基于多环锁相的频率合成器 Download PDFInfo
- Publication number
- CN204376871U CN204376871U CN201520121094.8U CN201520121094U CN204376871U CN 204376871 U CN204376871 U CN 204376871U CN 201520121094 U CN201520121094 U CN 201520121094U CN 204376871 U CN204376871 U CN 204376871U
- Authority
- CN
- China
- Prior art keywords
- frequency synthesizer
- phase
- locked
- loop phase
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本实用新型公开了基于多环锁相的频率合成器，包括功分器、四个单环锁相频率合成器、直接数字频率合成器DDS和连接在直接数字频率合成器DDS上的温补振荡器，所述功分器同时连接单环锁相频率合成器PLL1、PLL2和PLL3，在单环锁相频率合成器PLL3上还连接直接数字频率合成器DDS，在单环锁相频率合成器PLL2上还依次连接一级混频器、前置滤波器、二级混频器、后置滤波器和单环锁相频率合成器PLL4；所述直接数字频率合成器DDS还与一级混频器连接。本实用新型通过上述原理，利用直接数字频率合成器DDS产生基带信号，多个单环锁相频率合成器进行扩频，并且在直接数字频率合成器DDS上设置温补振荡器，用于抵消或消减振荡频率的温度漂移，能够得到低相躁、分辨率高的频率。
Description
技术领域
本实用新型涉及频率合成领域，具体地，涉及基于多环锁相的频率合成器。
背景技术
近年来，随着超短波通信电台向宽频段、高跳速、多业务、多功能的方向发展，作为电台重要组成部分的频率合成器，承担着为电台提供所需本振信号和各种时钟的关键作用，其带宽、相位噪声、转换时间等指标直接影响电台的通信性能。现代军事电子对频率源的综合性能提出了越来越高的要求。宽频段覆盖、细频段步进、低相位噪声和低杂散水平成为了频率合成器的重要发展趋势。在传统的单一锁相频率合成器中，由于锁相倍频在鉴相频率放大的同时，也将噪声同样放大，其相噪恶化程度为20logN，其中N为分频比。因此其频率分辨率越高，则参考频率越低，环路进入锁定的暂态时间就越长，相位噪声也就越大。所以，传统的单环PLL频率合成器无法实现较高的频率分辨率。
实用新型内容
本实用新型所要解决的技术问题是提供基于多环锁相的频率合成器，利用直接数字频率合成器DDS产生基带信号，多个单环锁相频率合成器进行扩频，并且在直接数字频率合成器DDS上设置温补振荡器，用于抵消或消减振荡频率的温度漂移，能够得到低相躁、分辨率高的频率。
本实用新型解决上述问题所采用的技术方案是：基于多环锁相的频率合成器，其特征在于，包括功分器、单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3、单环锁相频率合成器PLL4、直接数字频率合成器DDS和连接在直接数字频率合成器DDS上的温补振荡器，所述功分器同时连接单环锁相频率合成器PLL1、单环锁相频率合成器PLL2和单环锁相频率合成器PLL3，在单环锁相频率合成器PLL3上还连接直接数字频率合成器DDS，在单环锁相频率合成器PLL2上还依次连接一级混频器、前置滤波器、二级混频器、后置滤波器和单环锁相频率合成器PLL4；所述直接数字频率合成器DDS还与一级混频器连接。
进一步的，所述单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3和单环锁相频率合成器PLL4均包括鉴相器、环路滤波器、压控振荡器和分频器，其中的鉴相器、环路滤波器和压控振荡器依次连接，分频器连接在鉴频器和压控振荡器之间。该频率合成器的相位噪声和频率分辨率相互制约。
进一步的，所述直接数字频率合成器DDS包括依次连接的相位累加器、波形存储器、D/A转换器和低通滤波器，在相位累加器和波形存储器的公共端上连接时钟芯片，在波形存储器和D/A转换器的公共端连接时钟芯片。时钟芯片提供参考时钟，相位累加器对输入的频率控制字进行线性累加，得到的相位码对波形存储器寻址，使之输出相应的幅度码，经过数模变换器得到相应的阶梯波，最后经低通滤波器得到连续变化的所需频率的波形。该合成器利用相位反馈控制原理控制频率输出，无需外部辅助频率捕获，易于集成，分辨率高。
进一步的，所述单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3和单环锁相频率合成器PLL4的型号均为ADF4193。
进一步的，所述直接数字频率合成器DDS的型号为AD9951。
综上，本实用新型的有益效果是：
1、该多环电路结构通过直接数字频率合成器DDS基带信号的多级混频，最终实现了宽频段细步进的覆盖，同时，通过合理的频段分配，将各个锁相环路的倍频次数控制在相对较低的水平，相位噪声的恶化量小，保证了各个锁相环及最终输出信号相位噪声的分辨率得到提高。
2、在直接数字频率合成器DDS上还连接温补振荡器，用于抵消或消减振荡频率的温度漂移，减小信号频率经过单环锁相频率合成器PLL1和直接数字频率合成器DDS的相频率放大后的噪声的放大，提高频率的分辨率。
附图说明
图1是本实用新型的原理框图。
具体实施方式
下面结合实施例及附图，对本实用新型作进一步地的详细说明，但本实用新型的实施方式不限于此。
实施例1：
如图1所示，本实用新型包括功分器、单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3、单环锁相频率合成器PLL4、直接数字频率合成器DDS和连接在直接数字频率合成器DDS上的温补振荡器，所述功分器同时连接单环锁相频率合成器PLL1、单环锁相频率合成器PLL2和单环锁相频率合成器PLL3，在单环锁相频率合成器PLL3上还连接直接数字频率合成器DDS，在单环锁相频率合成器PLL2上还依次连接一级混频器、前置滤波器、二级混频器、后置滤波器和单环锁相频率合成器PLL4；所述直接数字频率合成器DDS还与一级混频器连接。
工作原理如下：先将信号输入功分器，利用功分器将信号分为三路分别输出到单环锁相频率合成器PLL1、单环锁相频率合成器PLL2和单环锁相频率合成器PLL3，利用直接数字频率合成器DDS产生步进10kHz、带宽100MHz的基带频率信号，然后与单环锁相频率合成器PLL2产生的低相躁点频率通过一级混频器混频后输出，经过前置滤波器的滤波后，再与单环锁相频率合成器PLL3产生的L波段步进100MHz的大步进频率综合，经过二级混频器的再次混频扩频，将窄带细步进信号扩频，并通过后置滤波器滤波后，将产生的宽频带的高分辨率参考信号，最后输入单环锁相频率合成器PLL4，利用其良好的窄带载波跟踪特性对直接数字频率合成器DDS参考信号的杂散分量进行跟踪滤波，最终得到低相躁宽带细步频综信号然后输出。在直接数字频率合成器DDS上还连接温补振荡器，用于抵消或消减振荡频率的温度漂移，减小信号频率经过单环锁相频率合成器PLL1和直接数字频率合成器DDS的相频率放大后的噪声的放大，提高频率的分辨率。
该多环电路结构通过直接数字频率合成器DDS基带信号的多级混频，最终实现了宽频段细步进的覆盖。同时，通过合理的频段分配，将各个锁相环路的倍频次数控制在相对较低的水平，相位噪声的恶化量小，保证了各个锁相环及最终输出信号相位噪声的分辨率得到提高。
实施例2：
本实用新型在实施例1的基础上优选如下：所述单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3和单环锁相频率合成器PLL4均包括鉴相器、环路滤波器、压控振荡器和分频器，其中的鉴相器、环路滤波器和压控振荡器依次连接，分频器连接在鉴频器和压控振荡器之间。
直接数字频率合成器DDS包括依次连接的相位累加器、波形存储器、D/A转换器和低通滤波器，在相位累加器和波形存储器的公共端上连接时钟芯片，在波形存储器和D/A转换器的公共端连接时钟芯片。
单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3和单环锁相频率合成器PLL4的型号均为ADF4193。ADF4193的输出相位具有数字可编程功能，在工作频率为2 GHz时，输出信号相位误差为0.5°rms，相位噪声系数基底为-216 dBc/Hz，具有3线串行接口，同时片内具有低噪声差动放大器。内部包括一个低噪声的数字鉴频鉴相器PFD和一个精确的差动充电泵。差动放大器将差动充电泵输出转换成一个单端电压输出，提供给外部的压控振荡器VCO。
直接数字频率合成器DDS的型号为AD9951。AD9951最高工作时钟为400 MHz，采用了先进的CMOS技术。它结合一个片内高速、高性能DAC和比较器构成一个完全数字控制可编程频率合成器，并具有时钟产生功能。AD9951采用48脚表面封装形式封装，支持SPI兼容串口的操作，所有寄存器可以通过并行I/O口写入，也可以通过串口写入，如定频、捷变跳频等，满足了不同设计的要求。
如上所述，可较好的实现本实用新型。
Claims (5)
1.基于多环锁相的频率合成器，其特征在于，包括功分器、单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3、单环锁相频率合成器PLL4、直接数字频率合成器DDS和连接在直接数字频率合成器DDS上的温补振荡器，所述功分器同时连接单环锁相频率合成器PLL1、单环锁相频率合成器PLL2和单环锁相频率合成器PLL3，在单环锁相频率合成器PLL3上还连接直接数字频率合成器DDS，在单环锁相频率合成器PLL2上还依次连接一级混频器、前置滤波器、二级混频器、后置滤波器和单环锁相频率合成器PLL4；所述直接数字频率合成器DDS还与一级混频器连接。
2.根据权利要求1所述的基于多环锁相的频率合成器，其特征在于，所述单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3和单环锁相频率合成器PLL4均包括鉴相器、环路滤波器、压控振荡器和分频器，其中的鉴相器、环路滤波器和压控振荡器依次连接，分频器连接在鉴频器和压控振荡器之间。
3.根据权利要求1所述的基于多环锁相的频率合成器，其特征在于，所述直接数字频率合成器DDS包括依次连接的相位累加器、波形存储器、D/A转换器和低通滤波器，在相位累加器和波形存储器的公共端上连接时钟芯片，在波形存储器和D/A转换器的公共端连接时钟芯片。
4.根据权利要求1或2所述的基于多环锁相的频率合成器，其特征在于，所述单环锁相频率合成器PLL1、单环锁相频率合成器PLL2、单环锁相频率合成器PLL3和单环锁相频率合成器PLL4的型号均为ADF4193。
5.根据权利要求1或3所述的基于多环锁相的频率合成器，其特征在于，所述直接数字频率合成器DDS的型号为AD9951。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520121094.8U CN204376871U (zh) | 2015-03-02 | 2015-03-02 | 基于多环锁相的频率合成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520121094.8U CN204376871U (zh) | 2015-03-02 | 2015-03-02 | 基于多环锁相的频率合成器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204376871U true CN204376871U (zh) | 2015-06-03 |
Family
ID=53333047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520121094.8U Expired - Lifetime CN204376871U (zh) | 2015-03-02 | 2015-03-02 | 基于多环锁相的频率合成器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204376871U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105141257A (zh) * | 2015-09-02 | 2015-12-09 | 中国电子科技集团公司第三十八研究所 | 一种宽带大动态线性倍频器 |
| CN106774629A (zh) * | 2016-12-09 | 2017-05-31 | 建荣半导体（深圳）有限公司 | 直接数字频率合成器及其频率合成方法、调频发射装置 |
| CN109698698A (zh) * | 2019-02-21 | 2019-04-30 | 中国人民解放军火箭军工程大学 | 一种用于分布式干扰的宽带混频合成方法及装置 |
| CN110399008A (zh) * | 2019-07-16 | 2019-11-01 | 武汉鑫诚欣科技有限公司 | 超短波及微波频段无线信号接收的频率合成器及方法 |
| CN113259021A (zh) * | 2021-04-30 | 2021-08-13 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 便携式航空电台自动收发测试装置 |
-
2015
- 2015-03-02 CN CN201520121094.8U patent/CN204376871U/zh not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105141257A (zh) * | 2015-09-02 | 2015-12-09 | 中国电子科技集团公司第三十八研究所 | 一种宽带大动态线性倍频器 |
| CN105141257B (zh) * | 2015-09-02 | 2018-04-06 | 中国电子科技集团公司第三十八研究所 | 一种宽带大动态线性倍频器 |
| CN106774629A (zh) * | 2016-12-09 | 2017-05-31 | 建荣半导体（深圳）有限公司 | 直接数字频率合成器及其频率合成方法、调频发射装置 |
| CN106774629B (zh) * | 2016-12-09 | 2019-07-16 | 建荣半导体（深圳）有限公司 | 直接数字频率合成器及其频率合成方法、调频发射装置 |
| CN109698698A (zh) * | 2019-02-21 | 2019-04-30 | 中国人民解放军火箭军工程大学 | 一种用于分布式干扰的宽带混频合成方法及装置 |
| CN110399008A (zh) * | 2019-07-16 | 2019-11-01 | 武汉鑫诚欣科技有限公司 | 超短波及微波频段无线信号接收的频率合成器及方法 |
| CN113259021A (zh) * | 2021-04-30 | 2021-08-13 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 便携式航空电台自动收发测试装置 |
| CN113259021B (zh) * | 2021-04-30 | 2023-06-02 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 便携式航空电台自动收发测试装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Vaucher et al. | A wide-band tuning system for fully integrated satellite receivers | |
| CN204376871U (zh) | 基于多环锁相的频率合成器 | |
| Chuang et al. | 19.4 A 0.0049 mm2 2.3 GHz sub-sampling ring-oscillator PLL with time-based loop filter achieving− 236.2 dB jitter-FOM | |
| CN106385255A (zh) | 一种低噪声高分辨率可调谐的多环频率合成装置及方法 | |
| Weltin-Wu et al. | A 3.5 GHz digital fractional-PLL frequency synthesizer based on ring oscillator frequency-to-digital conversion | |
| CN201298839Y (zh) | 一种铷频标的锁相倍频器 | |
| Ahmad et al. | Fast frequency and phase tracking analog PLL for direct carrier synchronization | |
| CN113541678A (zh) | 一种双环混频锁相电路、装置及锁相方法 | |
| Takano et al. | 4.8 GHz CMOS frequency multiplier with subharmonic pulse-injection locking | |
| Dong et al. | A dual-path subsampling PLL with ring VCO phase noise suppression | |
| CN116366055A (zh) | 锁相环和射频通信装置 | |
| Grout et al. | A dividerless ring oscillator PLL with 250fs integrated jitter using sampled lowpass filter | |
| CN120074506A (zh) | 一种应用于多频点输出宽频率范围的锁相环 | |
| Choi et al. | A low power and wide range programmable clock generator with a high multiplication factor | |
| Joram et al. | Integrated multi-band fractional-N PLL for FMCW radar systems at 2.4 and 5.8 GHz | |
| CN111800127A (zh) | 锁相环电路 | |
| Liu et al. | A 1Mb/s 2.86% EVM GFSK modulator based on ΔΣ BB-DPLL without background digital calibration | |
| Huang et al. | A 5GHz 200kHz/5000ppm spread-spectrum clock generator with calibration-free two-point modulation using a nested-loop BBPLL | |
| CN113055001B (zh) | 一种锁相环电路 | |
| Lil et al. | A 3.84 GHz 32 fs RMS jitter over-sampling PLL with high-gain cross-switching phase detector | |
| Singhal et al. | Design and Analysis of PVT Tolerant and Fast-Settling Wideband CP-PLL Frequency Synthesizer | |
| CN203504530U (zh) | 一种音频芯片低噪声pll装置 | |
| CN218772056U (zh) | 一种小型化低功耗混频锁相电路 | |
| CN119402068B (zh) | 一种卫星短报文射频电路及其变频方法 | |
| CN213906655U (zh) | 一种x波段低杂散低相噪频率合成器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20150603 |
|
| CX01 | Expiry of patent term |