CN1913113A - 半导体器件及其制造方法 - Google Patents

Abstract

将具有以多级层叠芯片的结构的半导体器件制薄。在将聚焦点置于半导体晶片的半导体衬底的内部的情况下，通过照射激光束形成改性区。然后，在通过旋涂方法将液态的接合材料涂覆到半导体晶片的背表面后，使其干燥并形成固体状粘合层。然后，通过使上述改性区成为分割起点，将半导体晶片分割成每个半导体芯片。通过利用背表面的粘合层将该半导体芯片粘贴在其它半导体芯片的主表面上，制造具有以多级层叠芯片的结构的半导体器件。

Description

半导体器件及其制造方法

相关申请的交叉引用

本申请要求于2005年8月10日提交的日本专利申请No.2005-231946的优先权，据此将其内容通过参考引入本申请。

技术领域

本发明涉及一种半导体器件的制造方法和一种半导体器件技术，并且特别地涉及一种芯片的多级分层技术。

背景技术

近年来，与由手机、数字相机等所代表的移动计算装置和由存储卡等所代表的信息存储媒质的尺寸和重量的减小相关联，在它们之中所内建的半导体器件的致密化得以进展。形成半导体器件的半导体芯片的厚度的减小对于半导体器件的致密化是不可缺少的。也开发了多级层叠构造，该多级层叠构造将制作得薄的半导体芯片累积成多级，如两级或三级，并且半导体器件的致密化进一步地得以进展。

经由膏状接合材料(binding material)将第二级半导体芯片层叠到例如在第一级半导体芯片的主表面上所形成的多个电极内的区域中的方法是在堆积成多级的半导体芯片之间进行粘贴的方法之一。然而，通过此方法，根据在安装第二级半导体芯片时的压力负载，膏状接合材料可能会在上和下半导体芯片之间水平地溢出(到第一级半导体芯片的多个电极)，并且可能会覆盖下半导体芯片的主表面的电极。由于半导体芯片薄，膏状接合材料可能会通过上半导体芯片的侧面从背表面蔓延到主表面。由于接合材料是膏状，除了厚度精确性较低之外，在接合材料上所安装的半导体芯片可能会倾斜。

作为解决此问题的一种方法，例如开发了膜状粘合件，如管芯附着膜(Die Attach Film：此后称作DAF)，并且其有助于半导体器件的小型化和厚度减小，以及半导体芯片的多级层叠。在使用DAF的半导体芯片的粘合方法中，例如有切割卷绕方法(Cut andReel Method)以及晶片背表面粘附方法。切割卷绕方法是这样的方法：将切割成芯片尺寸的DAF传送并粘附在下半导体芯片的芯片安装表面上，并将另一半导体芯片粘附在该DAF上。另一方面，上述晶片背表面粘附方法是这样的方法：在粘附DAF使得可以覆盖半导体晶片的背表面的整个表面后进行划片时，与半导体芯片一起同时切割DAF，并通过背表面的DAF将半导体芯片粘附在下半导体芯片的芯片安装表面上。

关于管芯键合技术，例如日本未审专利公开No.Hei 8-236554(专利文献1)已经进行了描述。公开了一种技术，通过在利用旋涂方法将热塑性导电聚酰亚胺层形成在晶片的背表面上后逐芯片地分离晶片，获得了背表面具有热塑性导电聚酰亚胺层的半导体器件。

[专利文献1]日本未审专利公开No.Hei 8-236554

发明内容

然而，本发明人发现在以上使用膜粘合件的半导体芯片的多级层叠构造中出现了以下问题。

首先是关于膜状粘合件的厚度的问题。即，关于膜状粘合件的厚度，从膜状粘合件的传送或制造的角度而言，约至10μm是一种限制。当详细说明时，关于膜状粘合件，由于粘合层形成在膜衬底上，膜衬底的厚度不能被忽略。因此，难以将其制作成薄到10μm以下。由此，存在阻碍半导体芯片的多级层叠构造的整体厚度减小的问题。

其次是由划片方法的变化引起的问题。由于划片方法通过使划片刀片高速旋转使得可以按压晶片的前表面而进行切割，所以其对晶片所施加的应力非常高。即，虽然如上所述半导体晶片的厚度减小得到了进展，但存在以下问题：当通过刀片划片方法(Blade DicingMethod)来切割薄半导体晶片时，在半导体晶片中将出现碎裂，并且半导体芯片的管芯强度显著地下降。虽然从半导体器件的工作速度的改进的角度存在一种使用低介电常数膜(所谓低k膜)的产品，该低介电常数膜的介电常数低于作为半导体芯片的布线层间绝缘膜的氧化硅，但由于存在因低k膜较弱而易于剥离的情形和在内部具有非常小的气泡的情形，其不能通过刀片划片方法被良好地切割。然后，作为避免这些问题的新划片方法，非接触划片方法(StealthDicing Method)引起了注意。该非接触划片方法是这样的划片方法：将激光束照射到半导体晶片的内部，选择性地形成改性层(reforming layer)，并且通过将改性层作为分割起点来切割半导体晶片。由于根据此方法甚至可以直接切割约30μm厚的非常薄的半导体晶片，而不物理地施加应力，所以可减少碎裂并且不降低半导体芯片的管芯强度。此外，由于大于或等于300mm/s的高速划片可以与半导体晶片的厚度无关，所以还可提高生产量。因此，非接触划片方法是半导体芯片的厚度减小所不可缺少的技术。然而，当采用如上所述的晶片背表面粘附方法并执行非接触划片方法时，由于树脂层不穿过激光束，所以树脂层本身不能被切割，并且DAF可能也不能被良好地切割。由此，虽然需要选择具有在切割中优良的适当硬度和脆度的树脂材料作为DAF的材料，但在此情形中除了材料成本增加之外，树脂的切割表面变得不均匀，且难以沿着划片线精细地切割。因此，半导体器件的生产率和可靠性下降。为了使切割表面均匀，有效的是制作薄至约5μm或更少的树脂层，但如上所述约至10μm的DAF厚度是一种限制。因此，存在这样的问题：妨碍了非接触划片方法的采用，并妨碍了半导体芯片的厚度减小。

于是本发明的一个目的是提供一种技术，其可以将具有芯片层叠为多级的结构的半导体器件制薄。

通过这里的描述和附图，本发明的上述和其他目的及新颖特征将变得显而易见。

接着将简要概述在本申请中所公开的发明中的典型发明。

即，本发明具有通过以旋涂方法或印刷方法将液化的接合材料涂覆到晶片的背表面来形成固体状粘合层的步骤，以及对晶片执行激光划片工艺的步骤。

本发明提供有一种结构以及安装该结构的布线衬底，在该结构中多个芯片层叠为多级，并且在芯片之间的粘合层的厚度薄于在芯片的最下层芯片之间的粘合层的厚度。

以下将简要描述在本申请中所公开的发明的某些最典型方面所实现的优点。

即，由于通过具有以下步骤可以将在堆叠为多级的芯片之间的粘合层的厚度制薄，所以可以将具有芯片层叠为多级的结构的半导体器件制薄，所述步骤为：通过旋涂方法或印刷方法将液化的接合材料涂覆到晶片的背表面，以及对晶片执行激光划片工艺。

附图说明

图1是本发明一个实施例的半导体器件的制造工艺的流程图；

图2是在图1的前工艺后的半导体晶片的整个主表面的平面视图；

图3是图2的半导体晶片的一个例子的主要部分的放大平面视图；

图4是图3的区域R1的放大平面视图；

图5是图4的线X1-X1的横截面视图；

图6是在图1的背表面处理步骤中的半导体晶片的横截面视图；

图7是在图6之后的背表面处理步骤中的半导体晶片的横截面视图；

图8是在图7之后的背表面处理步骤中的半导体晶片的横截面视图；

图9是在图1的芯片分割步骤的激光照射步骤时的半导体晶片的横截面视图；

图10是在图1的芯片分割步骤的激光照射步骤时的半导体晶片的主要部分的放大平面视图；

图11是在图1的芯片分割步骤的粘合层形成步骤时的半导体晶片的横截面视图；

在图12中，左手侧是在图11之后的粘合层形成步骤时的半导体晶片的横截面视图，以及右手侧是在图11之后的粘合层形成步骤时的半导体晶片的整个背表面的平面视图；

在图13中，左手侧是在图12之后的粘合层形成步骤时的半导体晶片的横截面视图，以及右手侧是在图12之后的粘合层形成步骤时的半导体晶片的整个背表面的平面视图；

图14是在图1的芯片分割步骤的晶片安装步骤时的半导体晶片的横截面视图；

图15是在图1的芯片分割步骤的WSS剥离工艺时的半导体晶片的横截面视图；

图16是在图15之后的图1的WSS剥离工艺时的半导体晶片的横截面视图；

图17是图1的晶片安装步骤后半导体晶片的主表面和该晶片所粘附的夹具的整个平面视图；

图18是图17的线X2-X2的横截面视图；

图19是在图1的芯片分割步骤的分割步骤时的半导体晶片的横截面视图；

图20是在图1的分割步骤时的半导体晶片的整个背表面的平面视图；

图21是在图1的组装工艺的拾取步骤时的半导体晶片的横截面视图；

图22是在图1的组装工艺的管芯键合步骤时的半导体芯片的透视图；

图23是在图1的组装工艺的管芯键合步骤时的半导体芯片的横截面视图；

图24是图1的组装工艺的导线键合步骤后的半导体器件的横截面视图；

图25是图1的组装工艺的模制步骤后的半导体器件的横截面视图；

图26是在本发明另一实施例的半导体器件的制造工艺中，在图1的粘合层形成步骤时的半导体晶片的横截面视图；

图27是在图26的粘合层形成步骤时所使用的掩膜的平面视图；

图28是在图26之后的粘合层形成步骤时的半导体晶片的横截面视图；

图29是图28的半导体晶片的背表面侧的平面视图；

图30是在图28之后的粘合层形成步骤时的半导体晶片的横截面视图；

图31是图30的半导体晶片的背表面的平面视图；

图32是在图30之后的芯片分割步骤的晶片安装步骤时的半导体晶片的横截面视图；

图33是在图32之后的WSS剥离工艺后的半导体晶片的横截面视图；

图34是在图33之后的分割步骤时的半导体晶片的横截面视图；

图35是图34的半导体晶片的整个背表面的平面视图；

图36是本发明又一实施例的半导体器件的制造工艺的流程图；

图37是在图36的芯片分割步骤的粘合层形成步骤时的半导体晶片的横截面视图；

在图38中，左手侧是在图37之后的芯片分割步骤的粘合层形成步骤时的半导体晶片的横截面视图，以及右手侧是此时的整个半导体晶片的平面视图；

在图39中，左手侧是在图38之后的芯片分割步骤的粘合层形成步骤时的半导体晶片的横截面视图，以及右手侧是此时的整个半导体晶片的平面视图；

图40是在图39之后的图36的晶片安装步骤时的半导体晶片的横截面视图；

图41是在图40之后的图36的激光照射步骤时的半导体晶片的横截面视图；

图42是在图41之后的图36的WSS剥离工艺时的半导体晶片的横截面视图；

图43是在本发明另一实施例的半导体器件的制造工艺中，在图36的粘合层形成步骤时的半导体晶片的横截面视图；

图44是在图43之后的粘合层形成步骤时的半导体晶片的横截面视图；

图45是在图44之后的粘合层形成步骤时的半导体晶片的横截面视图；

图46是在图45之后的晶片安装步骤时的半导体晶片的横截面视图；

图47是在图46之后的激光照射步骤时的半导体晶片的横截面视图；

图48是在本发明另一实施例的半导体器件的制造工艺的粘合层形成步骤时所使用的掩膜的平面视图；

图49是在使用图48的掩膜的上述粘合层形成步骤时的半导体晶片的横截面视图；

图50是在图49之后的粘合层形成步骤时的半导体晶片的横截面视图；

图51是图50的半导体晶片的背表面的主要部分的放大平面视图；

图52是在图50之后的晶片安装步骤时的半导体晶片的横截面视图；

图53是在图52之后的WSS剥离工艺后的半导体晶片的横截面视图；

图54是在图53之后的分割步骤时的半导体晶片的横截面视图；以及

图55至图58是本发明的另一实施例的半导体器件的横截面视图。

具体实施方式

为了方便起见，在以下所述的实施例中，如果必要则将通过把它们分成多个部分或多个实施例来进行描述。除非另外特别地说明，否则这些多个部分或实施例并非彼此不相关，而是处于这样的关系中，其中一个是另一个的部分或全部的修改例子、细节或补充描述。并且在以下所述的实施例中，当涉及元件数目(包括数目、数值、数量和范围等)时，该数目并不限于指定数目，而是可以等于或大于或小于指定数目，除非另外特别地说明或原则上该数目明显地限于指定数目。此外，不用说，在以下所述的实施例中，构成元件(包括要素步骤)不总是必需的，除非另外特别地说明或原则上它们明显是必需的。同样地，在以下所述的实施例中，当涉及构成元件的形状或位置关系时，也包括与其形状或位置关系基本上类似或相似的那些构成元件，除非另外特别地说明或原则上明显不包括。这同样地适用到上述数值和范围。并且，在所有用于描述实施例的附图中，相同功能的部件将通过相同的参考标号来标识，并将尽可能地省略重复描述。此后，将基于附图详细描述本发明的实施例。

(实施例1)

将按照图1的流程图说明实施例1的半导体器件的制造方法。

首先，在前工艺100中，制备具有主表面和背表面的半导体晶片(此后称作晶片)，该主表面和背表面作为沿着厚度方向的相互相对侧，以及将多个半导体芯片(此后称作芯片)形成在晶片的主表面(器件形成表面)中。此前工艺100也称作晶片工艺或晶片制造，其将芯片(元件和电路)形成在晶片的主表面中，并且其为直到成为可利用探针等来完成电测试的状态为止的步骤。在前工艺中，有膜形成步骤、杂质引入(扩散或离子注入)步骤、光刻步骤、刻蚀步骤、金属化步骤、清洗步骤、在每个步骤之间的测试步骤等。

图2示出在该前工艺100后的晶片1W的整个主表面的平面视图，图3示出图2的晶片1W的一个例子的主要部分的放大平面视图，图4示出图3的区域R1的放大平面视图，以及图5示出图4的线X1-X1的横截面视图。

例如晶片1W是在平面视图中为近似圆形的、直径约300mm的半导体薄板，并且例如经由各自周围的主表面中的切割区(隔离区域)CR来设置平面四边形的多个芯片1C。晶片1W的半导体衬底(此后称作衬底)1S例如包括硅(Si)单晶，并且在主表面中形成元件和布线层1L。该阶段的晶片1W的厚度(衬底1S和布线层1L的总厚度)例如约为775μm。图2的参考标记N示出一个凹口(notch)。图4的参考标记CL示出切割平面线。设置切割平面线CL使得其可以基本沿切割区CR的宽度方向(短方向)的中心通过。

在以上所述的布线层1L中，形成层间绝缘膜1Li、布线、键合焊盘(外部端子；此后称作焊盘)1LB、用于测试的焊盘1LBt(TEG：测试元件组)、对准目标Am以及钝化膜(此后称作保护膜)1Lp。层间绝缘膜1Li具有多个层间绝缘膜1Li1、1Li2和1Li3。例如，对于层间绝缘膜1Li1和1Li3，使用如氧化硅(SiO₂等)的无机类的绝缘膜。从提高半导体器件的工作速度的角度，例如将其介电常数低于氧化硅的如有机聚合物或有机石英玻璃的低介电常数膜(低k膜)用于层间绝缘膜1Li2。

作为这种有机聚合物(完全的有机类低介电层间绝缘膜)，例如有SiLK(美国The Dow Chemical Co制造，相对介电常数＝2.7，耐热温度＝490℃或更高，以及介电击穿电压＝4.0-5.0MV/Vm)、聚烯丙基醚(PAE)类材料的FLARE(美国Honeywell ElectronicMaterials制造，相对介电常数＝2.8，耐热温度＝400℃或更高)等。该PAE类材料具有以下特征：基本性能高且机械强度、热稳定性和低成本特性优良。

作为上述的有机石英玻璃(SiOC类材料)，例如有HSG-R7(Hitachi Chemical制造，相对介电常数＝2.8，耐热温度＝650℃)、Black Diamond(黑钻石)(美国Applied Materials，Inc制造，相对介电常数＝3.0-2.4，耐热温度＝450℃)、p-MTES(HitachiDevelopment制造，相对介电常数＝3.2)等。作为其它的SiOC类材料，例如有CORAL(美国Novellus Systems，Inc制造，相对介电常数＝2.7-2.4，耐热温度＝500℃)、Aurora2.7(ASM Japan K.K.制造，相对介电常数＝2.7，耐热温度＝450℃)等。

例如，作为其它的低介电常数膜材料，也可以使用纯有机类的SiOF类材料，如FSG、HSQ(氢基倍半硅氧烷(hydrogensilsesquioxane))类材料、MSQ(甲基倍半硅氧烷(methylsilsesquioxane))类材料、多孔HSQ类材料、多孔MSQ材料或多孔有机类材料。

作为上述的HSQ类材料，例如有OCD T-12(TOKYO OHKAKOGYO制造，相对介电常数＝3.4-2.9，耐热温度＝450℃)、FOx(美国Dow Corning Corp.制造，相对介电常数＝2.9)、OCL T-32(TOKYOOHKA KOGYO制造，相对介电常数＝2.5，耐热温度＝450℃)等。

作为上述的MSQ类材料，例如有OCD T-9(TOKYO OHKAKOGYO制造，相对介电常数＝2.7，耐热温度＝600℃)、LKD-T200(JSR制造，相对介电常数＝2.7-2.5，耐热温度＝450℃)、HOSP(美国Honeywell Electronic Materials制造，相对介电常数＝2.5，耐热温度＝550℃)、HSG-RZ25(Hitachi Chemical制造，相对介电常数＝2.5，耐热温度＝650℃)、OCL T-31(TOKYO OHKA KOGYO制造，相对介电常数＝2.3，耐热温度＝500℃)、LKD-T400(JSR制造，相对介电常数＝2.2-2，耐热温度＝450℃)等。

作为上述的多孔HSQ类材料，有XLK(美国Dow Corning Corp.制造，相对介电常数＝2.5-2)、OCL T-72(TOKYO OHKA KOGYO制造，相对介电常数＝2.2-1.9，耐热温度＝450℃)、Nanoglass(美国Honeywell Electronic Materials制造，相对介电常数＝2.2-1.8，耐热温度＝500℃或更高)或MesoELK(美国Air Productsand Chemicals，Inc，相对介电常数＝2或更小)。

作为上述多孔MSQ类材料，例如有HSG-6211X(HitachiChemical制造，相对介电常数＝2.4，耐热温度＝650℃)、ALCAP-S(Asahi Chemical Industry制造，相对介电常数＝2.3-1.8，耐热温度＝450℃)、OCL T-77(TOKYO OHKA KOGYO制造，相对介电常数＝2.2-1.9，耐热温度＝600℃)、HSG-6210X(Hitachi Chemical制造，相对介电常数＝2.1，耐热温度＝650℃)或硅石气凝胶(silica aerogel)(Kobe steel制造，相对介电常数1.4-1.1)。

作为上述的多孔有机类材料，例如有PolyELK(美国AirProductsand Chemicals，Inc，相对介电常数＝2或更小，耐热温度＝490℃)等。

例如通过CVD方法(化学汽相淀积)形成上述的SiOC类材料和SiOF类材料。例如，通过使用三甲基硅烷(trimethylsilane)和氧气的混合气体的CVD方法来形成上述Black Diamond。例如，通过使用甲基三乙氧基硅烷(methyltriethoxysilane)和N₂O的混合气体的CVD方法来形成上述p-MTES。例如，通过涂覆方法，形成其它低介电常数的上述绝缘材料。

在图5中，为了简化说明，单层表示了层间绝缘膜1Li2，但实际上层叠了多个低介电常数膜。在这些低介电常数膜之间，例如插入了如碳化硅(SiC)和碳氮化硅(SiCN)的绝缘膜。在如碳化硅、碳氮化硅等的绝缘膜与低介电常数膜之间，可插入包括例如由二氧化硅(SiO₂)所代表的氧化硅(SiOx)的帽绝缘膜。此帽绝缘膜例如在化学机械抛光工艺(CMP：Chemical Mechanical Polishing)时具有诸如以下的功能：确保低介电常数膜的机械强度，表面保护，确保抗潮性等。此帽绝缘膜的厚度相对薄地形成，而不像低介电常数膜。然而，帽绝缘膜不限于氧化硅膜，并且可以进行各种改变，例如可以使用氮化硅(SixNy)膜、碳化硅膜或碳氮化硅膜。这些氮化硅膜、碳化硅膜或碳氮化硅膜例如可通过等离子体CVD方法形成。作为由等离子体CVD方法所形成的碳化硅膜，例如有BLOk(AMAT制造，相对介电常数＝4.3)。在形成时，例如使用三甲基烷和氦气(或N₂，NH₃)的混合气体。

通过图5，为了简化说明，在层间绝缘膜1Li2中未示出布线，但实际上，上述布线变为多层且形成在层间绝缘膜1Li2中。例如，使该布线为嵌入的布线。即，通过将导体膜嵌入到在层间绝缘膜1Li2的每层中所形成的布线沟槽中形成该布线。形成布线的导体膜具有主导体膜和形成为覆盖外围表面(底面和侧面)的阻挡金属膜。主导体膜例如包括铜(Cu)。阻挡金属膜例如包括氮化钛(TiN)、氮化钨(WN)、氮化钽(TaN)、钽(Ta)、钛(Ti)、钨(W)、钨化钛(TiW)或它们的层叠膜。

在层间绝缘膜1Li3上的布线、焊盘1LB、1LBt和对准目标Am例如包括如铝的金属膜。最上面的这种布线和焊盘1LB、1LBt由在布线层1L的顶层中所形成的保护膜1Lp来覆盖。保护膜1Lp例如包括像氧化硅的无机类绝缘膜、在其上淀积的像氮化硅的无机类绝缘膜以及在其上进一步淀积的像聚酰亚胺树脂的有机类绝缘膜的层叠膜。在此保护膜1Lp的部分中形成开口2，且从那里出焊盘1LB和1LBt的部分。沿着芯片1C的外围，将焊盘1LB设置并定位在一条线中，并通过上述层间绝缘膜1Li中的布线来与芯片1C的集成电路器件电连接。

用于测试的焊盘1LBt和对准目标Am设置在芯片1C的切割区CR。用于测试的焊盘1LBt例如形成为平面矩形，并通过上述布线与用于TEG的元件电连接。对准目标Am是例如在诸如对准器的制造设备和晶片1W的芯片1C对准的情形中使用的图形，并且例如形成为平面十字形。除十字形外，对准目标Am可形成为字母L形和点的形状。

在图1之后的测试工艺101中，将探针放置于相应芯片1C的焊盘1LB和用于晶片1W的切割区CR测试的焊盘1LBt，且由此来执行各种电特性测试。这种测试工艺也称作G/W(良好芯片/晶片)检查步骤，且是一种主要对在晶片1W中所形成的相应芯片1C的质量进行电判断的检查工艺。

在图1之后的后工艺102是一直到将上述芯片1C容纳到密封体(封装)并完成封装的步骤，且具有背表面处理步骤102A、芯片分割步骤102B以及组装工艺102C。此后，依次说明背表面处理步骤102A、芯片分割步骤102B和组装工艺102C。

图6至图8示出了在上述背表面处理步骤102A中的晶片1W的横截面视图。

首先，如图6中所示，通过旋涂(旋转涂布)方法等将粘合层3均匀地涂覆在晶片1W的整个主表面上方。然后，如图7中所示，经由粘合层3将支撑衬底4粘附在晶片1W的主表面上(图1的步骤102A1)。此支撑衬底4是晶片支撑系统(Wafer Support System：WSS)，其在下一步骤中起晶片1W的加固件的作用。因此，在晶片1W的传送时，可以稳定的状态来操纵超薄且大直径的晶片1W。由于还可以保护晶片1W以免于外部冲击，所以能够抑制或防止晶片1W的破裂、碎裂等。由于在每个下面的步骤时可抑制或防止晶片1W的翘曲和弯曲以及可以提高超薄且大直径的晶片1W的平坦度，所以能够提高每一步骤工艺的稳定性和可控性。作为支撑衬底4的材料，例如使用像透明玻璃的硬支撑衬底(硬WSS或玻璃WSS)。然而，作为支撑衬底4的其它材料，也可使用例如像不锈钢的其它硬支撑衬底(硬WSS)。作为支撑衬底4的另外的其它材料，例如可使用胶带WSS，其将诸如PET(聚对苯二甲酸乙二醇酯)和PEN(聚萘二甲酸乙二醇酯)的绝缘支撑衬底粘附到胶带基座(tape base)上。在将支撑衬底4粘附在晶片1W的主表面上时，通过将支撑衬底4的剥离层4a的形成表面推进并附着在粘合层3上，将支撑衬底4固定到晶片1W的主表面。此剥离层4a是用于在从晶片1W剥离支撑衬底4时使剥离变容易的功能层。

然后，如图8中所示，在测量晶片1W的厚度之后，基于测量结果，对晶片1W执行厚度减薄工艺。这里，对晶片1W的背表面执行研磨处理和抛光处理(平坦化处理)(图1的步骤102A2、102A3)。例如在这种厚度减薄工艺后，使晶片1W的厚度(衬底1S和布线层1L的总厚度)变为100μm或更小(例如，约90μm、约70μm或约50μm)。当晶片1W的厚度变薄并变得小于或等于100μm时，由于通过上述背表面研磨处理在晶片1W的背表面产生的损伤和应力，芯片的管芯强度将下降，并且在安装芯片时将变得易于出现由于压力使芯片断裂的问题。由于此原因，在背表面研磨处理后的背表面抛光工艺是当去除晶片1W的背表面的损伤和应力时的重要工艺，使得这种问题不再发生。作为背表面抛光工艺，除了使用抛光垫和硅石的抛光方法以及化学机械抛光(CMP)方法之外，可以使用例如使用硝酸和氟酸的刻蚀方法。然而，当通过抛光工艺进行晶片1W的背表面的平坦化时，杂质可能易于从晶片1W的背表面向晶片1W的内部(器件形成表面)扩散。因此，在需要将晶片1W背表面的不规则(损伤、应力等)用作用于杂质俘获的吸收层的产品的情形中，不执行背表面抛光工艺，而可有意地为晶片1W的背表面保留不规则(损伤、应力等)。图8的虚线示出了厚度减薄工艺之前的衬底1S。

接着，图9示出了在芯片分割步骤102B的激光照射步骤102B1时的晶片1W的横截面视图，以及图10示出了图9的晶片1W的主要部分的放大平面视图。

首先，在将支撑衬底4粘附在主表面上的同时，将超薄晶片1W传送到激光划片设备，且在使晶片1W的背表面向上的情况下，将其放置在吸盘上。然后，使用红外摄相机(此后称作IR摄相机)从晶片1W的背表面识别晶片1W的主表面的图形(除芯片1C或切割区CR的图形之外，还有在切割区CR所设置的焊盘1LBt和对准目标Am，在芯片1C中所设置的焊盘1LB等)。然后，在基于利用IR照相机所获得的图形信息执行切割平面线CL的对准(位置修正)后，在将聚焦点置于晶片1W的衬底1S的内部，从晶片1W的背表面侧照射从激光生成部件5所发射的激光束(能量束)LB1的同时，使激光束LB1沿着切割平面线CL移动，由此基于上述图形信息进行了对准。这通过衬底1S内部中的多光子吸收而在晶片1W的切割区CR中形成改性区(光损伤部分或破碎层)PL。此改性区PL由通过多光子吸收而被加热和熔化的晶片1W的内部来形成，并在后面的芯片分割步骤时用作晶片1W的切割起点区域。此熔化处理区域是在一次熔化后重新固化的区域、正好为熔化态的区域以及从熔化态重新固化的状态下的区域，且还可称作进行相变的区域以及晶体结构改变的区域。关于熔化处理区域，其还可称作在其中单晶结构、非晶结构和多晶结构中的某一结构变到另一结构的区域。例如，衬底1S部分是指从单晶结构变到非晶结构的区域、从单晶结构变到多晶结构的区域以及从单晶结构变到包括非晶结构和多晶结构的结构的区域。

沿着切割区CR，激光束LB1可以连续地照射并且可以间歇地照射。当激光束LB1连续照射时，改性区PL沿着切割平面线CL形成为直线的形状。当激光束LB1间歇地照射时，改性区PL形成为虚线的形状(点的形式)。虽然由于热导率低和易于被热填充，上述低介电常数膜会因在激光束LB1的照射时的热而变色，但由于当激光束LB1在间歇地照射时可尽可能多地使激光束LB1的照射区小并且抑制通过激光束LB1的照射产生热，所以可抑制或防止由热引起的低介电常数膜的变色。

由于晶片1W的背表面是激光束LB1的入射平面，为了减少或防止激光束LB1的扩散，优选地，晶片1W的背表面是平坦的并且是光滑平面。在改性区PL的形成中，由于激光束LB1几乎不被晶片1W的背表面吸收，所以晶片1W的背表面不熔化。虽然不限于具体形式，但激光束LB1的照射条件例如可如下。即，激光束LB1的类型例如是LD激发固体脉冲激光。光源例如是波长为1064nm、频率为400kHz、激光功率小于或等于1W、激光光斑的直径为1-2μm以及激光束LB1的行进速度约为300mm/s的YAG激光器。

接着，图11至图13示出在芯片分割步骤102B的粘合层形成步骤102B2时的晶片1W的外观。图11示出晶片1W的横截面视图，图12和图13的左手侧示出晶片1W的横截面视图，以及右手侧示出晶片1W的整个背表面的平面视图。

首先，在将支撑衬底4粘附在主表面上的同时，将从上述激光划片设备中拾取的晶片1W传送到旋涂设备(旋涂机)，其中使晶片1W的背表面向上，将其放置在旋转支撑基座上，并通过进行真空吸附来将其固定。然后，如图11中所示，使液态(膏状)接合材料8从旋涂设备的喷嘴7落在晶片1W的背表面上的中心。这种接合材料8的基础材料例如包括热塑性树脂。作为热塑性树脂的例子，例如有聚酰亚胺树脂。例如，可使用热固性树脂作为接合材料8的基础材料。作为热固性树脂的例子，例如有环氧树脂、聚酰亚胺树脂或硅酮树脂。然后，如图12中所示，通过使晶片1W高速旋转将薄接合材料8的涂层形成在晶片1W的整个背表面上方(旋涂方法)。然后，在将支撑衬底4粘附在主表面上的同时，将晶片1W传送到加热台上，例如在100℃至200℃和约30分钟的条件下执行干燥工艺，并将接合材料8固化。当接合材料8的基础材料是热固性树脂时，通过热处理将热固性树脂固化到某一程度，但不进行完全硬化，而限于具有粘合特性的状态。由此，如图13中所示，在晶片1W的整个背表面上方形成薄的固体状粘合层8a。通过固化该接合材料8来获得粘合层8a是因为从晶片1W获得的芯片1C在下一步骤要被固定在其他芯片上，且将该粘合层形成在晶片1W的整个背表面上方，使得厚度可变得均匀。粘合层8a的厚度例如薄于10μm，例如约为5μm或更少。由于只是如上所述地在对接合材料8进行旋涂后通过固化来形成粘合层8a，所以通过不需要像DAF的膜衬底的部分，可以将粘合层8a的厚度形成得比DAF更薄。

实施例1说明了在使液态(膏状)接合材料8从旋涂设备的喷嘴7落在晶片1W的背表面上之后，如何通过使晶片1W高速旋转，将薄接合材料8的涂层形成在晶片1W的整个背表面上方。然而，在高粘性的粘合剂8的使用中，优选使液态(膏状)接合材料8在预先使晶片1W高速旋转的情况下落在晶片1W的背表面上的中心处，且之后改变引擎速度，并将薄接合材料8的涂层形成在晶片1W的整个背表面上方。

在实施例1中，通过使用上述的旋涂方法来形成粘合层8a，可以如上所述地将粘合层8a的厚度制薄。由于利用树脂涂敷方法来形成粘合层8a，所以可提高晶片1W的背表面中的粘合层8a的厚度一致性。由于可以通过将支撑衬底4粘附在晶片1W的主表面上，以晶片1W的平坦度高的状态执行粘合剂8的旋涂，所以可提高在晶片1W的背表面中的粘合层8a的厚度一致性。当不使用上述WSS时，当只在晶片1W的主表面上粘附胶带材料时，或在使用上述胶带WSS时，优选地在对上述旋转支撑基座侧进行晶片1W的主表面的整个表面的真空吸附的情况下进行接合材料8的旋涂。由此，由于通过对晶片1W的主表面的整个表面进行真空吸附，可以减少或防止超薄且大直径的晶片1W的翘曲和弯曲，并可以提高晶片1W的平坦度，所以可提高晶片1W的背表面中的粘合层8a的厚度一致性。

当使用DAF时，规格随着晶片1W的尺寸、厚度等而改变，但在如实施例1的树脂涂敷方法的情形中，树脂材料可以为一种，并且不特别地依赖于晶片1W的尺寸或厚度。由于不需要DAF所要求的模制技术和处理技术，所以可降低成本。当将DAF粘合在晶片1W上时，为了去除在晶片1W和DAF之间的褶皱和缝隙以及提高粘合性，需要对晶片1W施加压力，但对小于或等于50μm的薄晶片1W，担心由增大的压力施加引起的对晶片1W的损伤。另一方面，在实施例1中，在粘合层8a的形成中，不需要对晶片1W施加压力，且可以减少或防止晶片1W的损伤劣化。因此，可以提高半导体器件的生产率和可靠性。

接着，图14示出了在芯片分割步骤102B的晶片安装步骤102B3后的晶片1W的横截面视图。

在此步骤中，如图14中所示，在将支撑衬底4粘附在晶片1W的主表面上的情况下，将晶片1W的背表面(粘合层8a的形成表面)粘附在夹具10的胶带10a上。夹具10的胶带10a的胶带基座包括例如具有柔性的塑性材料，且粘合层形成在主表面中。晶片1W通过胶带10a的粘合层被牢固地固定。作为该胶带10a，例如也优选地使用UV胶带。UV胶带是一种其中使用紫外线(UV)硬化树脂作为粘合层材料的粘合胶带，并且具有当快速照射紫外线时粘合层的粘合性将变弱的特性。环10b通过胶带10a的粘合层粘附在胶带10a的主表面外围上。此环10b是胶带10a的加固件。虽然从对环10b的加固的角度而言，优选利用诸如不锈钢的金属来形成，但其可以利用设定厚度使得其具有可和金属相比的硬度的塑性材料来形成。

接着，图15至图18示出了在芯片分割步骤102B的WSS剥离工艺102B4时的晶片1W的外观。图15和图16示出了晶片1W的横截面视图，图17示出了晶片1W的整个主表面的平面视图，以及图18示出了图17的线X2-X2的横截面视图。

在此步骤中，首先，如图15中所示，在将焦点置于晶片1W的主表面上的粘合层3中的情况下，从激光生成部件11所发射的激光束LB2经由透明支撑衬底4从晶片1W的主表面的一端到另一端进行扫描和照射。该激光束LB2的条件例如为波长1064nm、输出20W、照射速率2000mm/s以及光斑直径约200μm的红外激光。这样从晶片1W的主表面剥离了支撑衬底4，如图16中所示。

粘合层3可包括例如紫外线固化树脂(UV树脂)。在具有强粘合性的情况下，UV树脂具有当照射紫外线时促进固化并且粘合性迅速变弱的特性。当使用UV树脂时，就上述激光束LB2而言，使用紫外激光而不是红外激光。由此，因为可使粘合层3的粘合性变弱，所以可容易地剥离支撑衬底4。然后，如图17和图18中所示，去除在晶片1W的主表面上的粘合层3。

接着，图19和图20示出了在分割步骤102B5时的晶片1W的横截面视图和晶片1W的整个背表面的平面视图。虽然图20是平面视图，但为了使图易懂，对粘合层8a的形成区给出了阴影。

在此步骤，如图19中所示，在将安装了晶片1W的夹具10放置在安装基座12上之后，在将夹具10的环10b固定的情况下，在垂直于晶片1W的主表面的方向(由箭头A所示的方向)中上推安装基座12。然后，作为胶带10a在晶片1W的直径方向(由箭头B所示的方向)延伸的结果，通过使晶片1W的改性区PL成为分割起点，由将胶带10a延长的力使得沿在晶片1W的厚度方向出现裂缝。这样将晶片1W分割成每个芯片(第二芯片)1C(非接触划片)。通过芯片1C的分割，粘合层8a也同时在每个芯片1C之间断开。当使用DAF材料作为芯片1C的背表面的粘合层时，在通过非接触划片切割芯片1C中，存在芯片1C的背表面的DAF材料不能被良好切割的情形，诸如芯片1C的背表面的DAF材料的外围部分延伸而没有被切割的情形。另一方面，在实施例1中，由于与上述DAF材料相比，粘合层8a的厚度非常薄，所以在通过非接触划片分割芯片1C时，可以对粘合层8a进行精细地良好切割。因此，由于可采用非接触划片，所以其可以对应于芯片1C的厚度减小，且可以将半导体器件制薄。由于可减少芯片1C的外观破坏，所以可提高半导体器件的成品率。

在通过划片刀片来切割晶片1W的刀片划片方法的情形中，由于在切割时变得易于出现碎裂且当晶片1W变薄时芯片的管芯强度将下降，所以从确保芯片1C质量的角度，必须以低速进行处理(例如，依赖于芯片1W的厚度，约为60mm/s或更小)。另一方面，由于在实施例1的情形中，没有对晶片1W的前表面造成损伤，而只在其内部造成分裂，所以可将在芯片1C的前表面中存在的碎裂抑制至最小。由此，可提高芯片1C的管芯强度。由于可以执行例如300mm/s的高速的切割处理，所以可提高生产量。

如上所述，在晶片1W的主表面的切割区CR处，当从晶片1W的主表面侧照射激光束时，用于测试的焊盘1LBt会成为障碍，且不能很好地执行对该部分的处理(改性层的形成)。另一方面，在实施例1中，由于从晶片1W的背表面侧照射激光束LB，在该背表面中不存在诸如用于测试的焊盘1LBt的金属，所以可良好地形成改性区PL，而不产生以上的问题，并且可以良好地切割晶片1W。

接着，图21示出了在组装工艺102C的拾取步骤102C1时的晶片1W的横截面视图。在此步骤中，将保持多个芯片1C的夹具10传送到拾取装置并安装在安装基座15上。然后，在对夹具10的胶带10a的背表面进行真空吸附的情况下，通过上推栓(pin)从胶带10a的背表面上推芯片1C。此时当使用上述UV胶带作为胶带10a时，通过向胶带10a的粘合层照射紫外线，使粘合层固化并使粘合强度变弱。在这种状态下，利用拾取装置的夹头(collet)对芯片1C进行真空吸附，并且将其提起。

接着，图22示出了在组装工艺102C的管芯键合步骤102C2时的芯片1C和布线衬底17的透视图，以及图23示出了在图22的步骤时的芯片1C和布线衬底17的横截面视图。在此步骤中，将如上所述所拾取的芯片1C传送到在布线衬底17的主表面上所安装的其它芯片(第一芯片)18C的主表面上，如图22和图23中所示。然后，以使芯片1C的背表面的粘合层8a和芯片18C的主表面相对的状态，使芯片1C下降，并放置在芯片18C的主表面上。然后，当粘合层8a的基础材料是热塑性树脂时，通过处于将粘合层8a加热、使其软化并显示粘合特性的状态中，并且将芯片1C的背表面的粘合层8a轻微地顶推并附着在芯片18C的主表面上，由此将芯片1C粘合在芯片18C的主表面上。虽然此时不具体地限定加热温度，但大约为400℃。另一方面，当粘合层8a的基础材料是热固性树脂时，通过进行加热使其完全硬化，并将芯片1C粘合在芯片18C的主表面上。由此，芯片1C堆叠在芯片18C上。

由此，在实施例1中，由于除了芯片1C的厚度减小之外，还可以将芯片1C的背表面的粘合层8a的厚度制薄，所以可使芯片1C和18C的层叠高度变低。因此，可以将具有层叠芯片1C和18C的结构的半导体器件制薄。由于粘合层8a薄还可以减少潮气的吸收量，以及还可以减少缝隙的生成，所以还可提高半导体器件的可靠性。由于将粘合层8a制成为固态，所以在安装芯片1C时，在粘合层8a不会溢出到芯片1C的外围中的情况下，不会产生粘合层8a覆盖下芯片18的焊盘的问题。即使芯片1C薄，芯片1C的背表面的粘合层8a也不会通过芯片1C的侧面而蔓延到主表面。除了粘合层8a的厚度准确性高之外，上芯片1C也不会倾斜。将所拾取的芯片1C容纳在传送盘中，可以向其它制造场地(例如，组装制造者)进行传送输运，以及可以要求进行在此步骤后的组装(图1的步骤103A)。

这里，说明布线衬底17和芯片18C的结构和安装方法的例子。布线衬底17包括印刷电路板，其具有例如多层互连结构，并具有沿着厚度方向互为相对侧的主表面和背表面。芯片18C安装在布线衬底17的主表面上。多个电极17a布置在布线衬底17的主表面上，使得可围绕芯片18C的外围。在布线衬底17的背表面上，布置多个电极17b。通过布线衬底17的内层布线，电连接布线衬底17的主表面的电极17a和背表面的电极17b。电极17a和17b以及布线衬底17的布线例如包括铜。对电极17a和17b的露出表面执行镍(Ni)基的金(Au)镀覆。

芯片18C的结构与上述芯片1C的结构基本相同。芯片18C的衬底18S例如包括硅(Si)单晶，且在主表面中形成元件和布线层18L。布线层18L的结构与上述芯片1C的布线层1L的结构相同，且焊盘18LB布置在顶层。在使主表面向上且通过粘合层20a将背表面粘合到布线衬底17的主表面的状态下，将芯片18C安装在布线衬底17的主表面上。粘合层20a包括例如像聚酰亚胺树脂的热塑性树脂。粘合层20a的厚度厚于上述芯片1C的背表面的粘合层8a，例如大于或等于10μm。其理由是为了使粘合层20a吸收通过在布线衬底17的主表面上所形成布线和电极所引起的大的不规则。当经由利用树脂涂敷方法所形成的粘合层8a来安装第一级的半导体芯片18C时，由于粘合层8a的厚度薄，如约5μm，所以在布线衬底17的主表面上所形成的不规则不能通过粘合层8a来吸收。即，在布线衬底17的主表面和粘合层8a之间会产生空隙，且在后面的密封体形成步骤中会出现密封树脂未填充的缝隙失效的问题。与此相对，芯片1C的背表面的不规则例如约为1-2μm(MAX)，且其上层叠芯片1C的芯片18C的主表面的不规则例如约为1-2μm(MAX)，从而由于不存在像布线衬底17的主表面那样的不规则，所以即使将芯片1C的背表面的粘合层8a制薄，也是令人满意的。

这种芯片18C的安装方法例如如下。首先，制备布线衬底17，并将膏状接合材料涂覆到主表面的芯片安装区域。该膏状接合材料包括例如像聚酰亚胺树脂的热塑性树脂。然后，在将芯片18C的背表面顶推并附着到膏状接合材料上且将芯片18C安装在布线衬底17的主表面上之后，将膏状接合材料干燥，并形成固体状粘合层20a。这将芯片18C粘合到布线衬底17。

如图58中所示，DAF(管芯附着膜)可用作粘合层20a的材料。即，第一级的半导体芯片18C可经由DAF(粘合层20a)来安装在布线衬底17的主表面上，并且安装在第一级半导体芯片的主表面上的第二级之后的半导体芯片可经由利用树脂涂敷方法所形成的粘合层8a来安装。由于这样将用于第一级的半导体芯片18C的DAF(粘合层20a)制成固态，所以在安装半导体芯片18C时，其不会溢出到半导体芯片18C的外围中。即，由于接合材料(粘合层20a)不向布置在布线衬底的主表面上的电极17a溢出，所以与使用膏状接合材料的情形相比，可缩短在半导体芯片18C和电极17a之间的距离，且可实现半导体器件的小型化。

接着，图24示出了组装工艺102C的导线键合步骤102C3后的半导体器件的横截面视图，以及图25示出了组装工艺102C的模制步骤102C4后的半导体器件的横截面视图。

首先，如图24中所示，在导线键合步骤102C3中，在通过键合导线(此后称为导线)21来连接上芯片1C的焊盘1LB和下层芯片18C的焊盘18LB的同时，利用导线21来连接下层芯片18C的焊盘18LB和布线衬底17的电极17a。上芯片1C的焊盘1LB和布线衬底17的电极17a可通过导线21来连接。导线21包括例如金(Au)。然后，如图25中所示，在模制步骤102C4中，例如使用传递模制方法，通过密封体22将芯片1C和18C、导线21等密封，该密封体22包括环氧类树脂等。在电极17b上形成焊料球23作为外部端子。焊料球23例如包括铅(Pb)-锡(Sn)的铅焊料材料，或例如锡(Sn)-银(Ag)-铜(Cu)类的无铅焊料材料。如上所述制造半导体器件。

(实施例2)

在实施例2中，类似于实施例1，在经过图1的前工艺100至激光照射步骤102B1之后，在芯片分割步骤102B的粘合层形成步骤102B2中，通过印刷方法将粘合层形成在晶片的背表面上。

图26示出了在上述粘合层形成步骤102B2时的晶片1W的横截面视图，以及图27示出了在上述粘合层形成步骤102B2时所使用的掩膜25A的平面视图。尽管图27是平面视图，但为了使图易懂，给掩膜25A加上了阴影。

首先，在晶片1W的背表面上，如图26中所示，在将掩膜25A放置在进行对准处之后，涂刷器(squeegee)26使液态(膏状)的接合材料8从该掩膜25A上沿着晶片1W的背表面延伸。如图26和图27中所示，在掩膜25A中，在晶片1W的每个芯片1C的对应位置中形成与每个晶片1C的平面尺寸基本相同的开25A1，且每个芯片1C的背表面从每个开口25A1露出。在掩膜25A中，在晶片1W的每个芯片1C的邻接处之间的切割区CR(改性区PL的形成区)的对应位置中形成掩膜图形25A2，并由此将与在芯片1C的邻接处之间的切割区CR对应的部分覆盖。

接着，图28示出了晶片1W的横截面视图，图示了涂刷器26使液态的接合材料8延伸的状态，并经由掩膜25A将其选择性地施加到晶片1W的背表面，以及图29示出了图28的晶片1W的背表面侧的平面视图。虽然图29是平面视图，但为了使图易懂，给接合材料8的涂敷区域加上了阴影。在图29中，为了使图易懂，透视地示出晶片1W。

如图28和图29中所示，当沿着晶片1W的背表面移动涂刷器26使接合材料8延伸时，液态的接合材料8将进入掩膜25A的开口25A1中。由此，虽然接合材料8粘合到芯片1C的背表面，但其没有粘合到切割区CR。由此，涂刷器26从晶片1W的一端移动到另一端。

接着，图30示出晶片1W的横截面视图，说明去除掩膜25A的状态，以及图31示出图30的晶片1W的背表面的平面视图。虽然图31是平面图，但为了使图易懂，给接合材料8(粘合层8b)的涂敷区域加上了阴影。

在将接合材料8施加到晶片1W的背表面之后，通过像实施例1那样去除掩膜25A并使接合材料8干燥，在晶片1W的背表面的相应芯片1C的区域中选择性地形成固体状粘合层8b。不将粘合层8b形成在切割区CR中。

接着，图32示出了在芯片分割步骤102B的晶片安装步骤102B3时的晶片1W的横截面视图，以及图33示出了在WSS剥离工艺102B4后的晶片1W的横截面视图。

在此步骤，如图32中所示，类似于实施例1，在将晶片1W的背表面(粘合层8b的形成表面)粘附到夹具10的胶带10a上之后，如图33中所示，剥离支撑衬底4，然后像实施例1那样去除粘合层3。

接着，图34和图35示出了在分割步骤102B5时的晶片1W的横截面视图和晶片1W的整个背表面的平面视图。虽然，图35是平面视图，但为了使图易懂，给粘合层8b的形成区加上了阴影。

在此步骤，如图34和图25中所示，通过使晶片1W的改性区PL成为分割起点，像实施例1那样将晶片1W分割成每个芯片(第二芯片)1C(非接触划片)。此时，在实施例2中，由于在分割步骤102B5之前已将粘合层8b分割成每个芯片1C，且粘合层8b不形成在切割区CR，所以在芯片1C之间的粘合层8b可精细地分离。即，非接触划片可以精细地分割芯片1C，而不在芯片1C的背表面的粘合层8b的外围部分中产生问题。因此，由于可采用非接触划片，所以可将半导体器件制薄。由于可减少芯片1C的外观破坏，所以可提高半导体器件的生产率。除此之外还可实现和实施例1相同的效果。

由于在此之后的组装工艺102C与实施例1相同，所以省略对其的说明。

(实施例3)

实施例1和实施例2说明了这样的情形：其中在芯片分割步骤中的用于形成改性区LB的激光照射步骤后，将粘合层形成在晶片1W的背表面上。实施例3将说明这样的情形：其中在晶片1W的背表面上形成粘合层之后，在芯片分割步骤中执行用于形成改性区LB的激光照射步骤。

图36示出实施例3的半导体器件的流程图。在实施例3中，类似于实施例1，在经过图36的前工艺200和测试工艺201之后，依次执行后工艺202的背表面处理步骤202A的WSS附着(wearing)步骤202A1、背表面研磨步骤202A2以及背表面抛光步骤202A3。

然后，在实施例3中，在芯片分割步骤202B中，在执行用于形成改性区LB的激光照射步骤之前，执行粘合层形成步骤202B1。图37至图39示出在芯片分割步骤202B的粘合层形成步骤202B1时的晶片1W的外观。图37示出晶片1W的横截面视图，在图38和图39的左手侧示出晶片1W的横截面视图，右手侧示出晶片1W的整个背表面的平面视图。虽然图38和图39的右手侧是平面图，但为了使图易懂，给接合材料8(粘合层8b)加上了阴影。

这里，如图37中所示，类似于实施例1，在使液态(膏状)的接合材料8从旋涂设备的喷嘴7落在晶片1W的背表面上的中心时，如图38中所示，通过使晶片1W高速旋转将接合材料8的薄涂层形成在晶片1W的整个背表面上方(旋涂方法)。然后，类似于实施例1，对晶片1W的背表面的接合材料8执行干燥工艺，使接合材料8固化，且如图39中所示，将薄的固体状粘合层8a形成在晶片1W的整个背表面上方。由此，类似于实施例1，可将薄粘合层8a形成在晶片1W的背表面上，使得厚度可变得均匀。

接着，图40示出了在图36的晶片安装步骤202B2时的晶片1W的横截面视图，图41示出了在图36的激光照射步骤202B3时的晶片1W的横截面视图，以及图42示出了在图36的WSS剥离工艺202B4时的晶片1W的横截面视图。

首先，如图40中所示，类似于实施例1，将晶片1W的背表面(粘合层8a的形成表面)粘附在夹具10的胶带10a上，且将晶片1W安装在夹具10上。然后，在将晶片1W安装在夹具10上的同时将其传送到激光划片设备，且在使晶片1W的主表面(即，支撑衬底4的上表面)向上的情况下，将其放置在吸盘上。然后，在使用IR摄像机从晶片1W的主表面的上部对晶片1W的主表面的图形(除了芯片1C或切割区CR的图形，还有在切割区CR所设置的焊盘1LBt和对准目标Am、在芯片1C中所设置的焊盘1LB等)进行识别后，基于由此获得的图形信息，进行切割平面线CL的对准(位置修正)。

然后，如图41中所示，在将聚焦点置于晶片1W的衬底1S的内部，经由透明支撑衬底4从晶片1W的主表面侧照射从位于晶片1W的主表面上部中的激光生成部件5中所发射的激光束LB1的同时，使该激光束LB1沿着基于上述图形信息而进行对准的切割平面线CL来移动。这在晶片1W的切割区CR中的衬底1S的内部形成了上述的改性区PL。激光束LB1的扫描方法和照射条件与所述实施例1相同。

然后，如图42中所示，从激光生成部件11中所发射的激光束LB2经由透明支撑衬底4从晶片1W的主表面的一端到另一端来扫描，且晶片1W的主表面上的粘合层3被照射。由此，类似于实施例1，降低了粘合层3的粘合强度，且将支撑衬底4从晶片1W剥离。然后，类似于实施例1，将晶片1W的主表面上的粘合层3去除。

由于此后的分割步骤202B5、组装工艺202C(拾取步骤202C1、管芯键合步骤202C2、导线键合步骤202C3、模制步骤202C4)以及传送输运步骤203A与实施例1所说明的每个步骤相同，所以省略了对其的说明。

(实施例4)

在实施例4中，类似于实施例3，在经过图36的前工艺200至背表面抛光工艺202A3之后，在芯片分割步骤202B的粘合层形成步骤202B1中，通过印刷方法将粘合层形成在晶片1W的背表面上。

图43示出了在上述粘合层形成步骤202B1时的晶片1W的横截面视图。图44示出了晶片1W的横截面视图，其中示出了涂刷器26使液态的接合材料8延伸并经由掩膜25A选择性地将其涂覆到晶片1W的背表面的状态，以及图45示出了晶片1W的横截面视图，其中示出了掩膜25A被去除的状态。

首先，类似于实施例2，如图43中所示，在将掩膜25A放置在进行对准的晶片1W的背表面上之后，涂刷器26使液态(膏状)的接合材料8从该掩膜25A上沿着晶片1W的背表面延伸。然后，如图44中所示，类似于实施例2，其进入掩膜25A的开口25A2中，且液态的粘合材料8粘附到晶片1W的背表面。由此，在选择性地将接合材料8涂覆到晶片1W的背表面之后，如图45中所示，类似于实施例2地将掩膜25A去除。然后，通过类似于实施例1和实施例2地将接合材料8进行干燥，在晶片1W的背表面的芯片1C的区域中选择性地形成固体状粘合层8b。粘合层8b不形成在切割区CR中。

接着，图46示出了在芯片分割步骤202B的晶片安装步骤202B2时的晶片1W的横截面视图，以及图47示出了在图36的激光照射步骤202B3时的晶片1W的横截面视图。

首先，类似于实施例1至实施例3，如图46中所示，在将晶片1W的背表面(粘合层8b的形成表面)粘附到夹具10的胶带10a上之后，使用IR摄像机，类似于实施例3地从晶片1W的主表面上部识别晶片1W的主表面的上述图形。且基于由此获得的图形信息，进行切割平面线CL的对准(位置修正)。然后，如图47中所示，类似于实施例3，在将聚焦点置于晶片1W的衬底1S的内部，经由透明支撑衬底4从晶片1W的主表面侧照射从在晶片1W的主表面上部中所建立的激光生成部件5中所发射的激光束LB1的同时，使该激光束LB1沿着基于上述图形信息而进行对准的切割平面线CL来移动。这在晶片1W的切割区CR中的衬底1S的内部形成了上述的改性区PL。

然后，类似于实施例3，在从晶片1W的主表面剥离支撑衬底4后，去除在晶片1W的主表面上的粘合层3，且类似于实施例1至实施例3地将晶片1W分割成每个芯片1C。由于此后的步骤与实施例3相同，所以省略对其的描述。

(实施例5)

实施例5说明了通过印刷方法在晶片的背表面中形成粘合层的情形的变型。

图48示出了在实施例5的粘合层形成步骤时所使用的掩膜25B的平面视图。虽然图48是平面视图，但为了使图易懂，对其附加了阴影。

在实施例5中，使掩膜25B的图形转移区域D的掩膜图形为网格状精细图形。即，在掩膜25B的图形转移区域D中，以在图形转移区域D的表面中四个方向的方向中相邻的状态，布置小于芯片1C的平面尺寸的多个开口。

接着，图49示出了在上述粘合层形成步骤102B2时的晶片1W的横截面视图，图50示出了晶片1W的横截面视图，其中示出了掩膜25B被去除的状态，以及图51示出了图50的晶片1W的背表面的主要部分的放大平面视图。虽然图51是平面视图，但为了使图易懂，给粘合层8b加上了阴影。

首先，如图49中所示，类似于实施例2，在将图48中所示的掩膜25B放置在进行对准的晶片1W的背表面上之后，通过掩膜25B的开口25B1将液态(膏状)的接合材料8选择性地施加到晶片1W的背表面，其中通过涂刷器26使该接合材料8从掩膜25B上沿着晶片1W的背表面延伸。此时，接合材料8没有涂覆到在晶片1W的背表面中的对应于掩膜25B的掩膜图形25B2的位置。

由此，在将接合材料8选择性地涂覆到晶片1W的背表面之后，如图50中所示，类似于实施例2地将掩膜25B去除。然后，通过像实施例1和实施例2那样使接合材料8干燥，将多个精细的固体状粘合层8c选择性地形成在晶片1W的背表面上。这里，如图51中所示，粘合层8c的平面面积远小于芯片1C的平面面积。由于此原因，因为即使粘合层8c的位置水平和垂直地移动少许，而不再是所计划的位置，也不会产生在芯片1C的区域中所设置的粘合层8c的总面积上的很大差异，所以芯片1C的背表面的粘合层8c的总粘合强度也不会有很大的下降。由于即使粘合层8c的位置水平和垂直地移动少许，而不再是所计划的位置，并且该粘合层8c布置在晶片1W的切割区CR，其也是精细的且被隔离并且每个粘合层8c相互分离，所以这不会变成切割晶片1W的障碍。因此，可以使用于形成粘合层8c的掩膜25B与晶片1W的平面对准精度缓和。

接着，图52示出芯片分割步骤102B的晶片安装步骤102B3时的晶片1W的横截面视图，图53示出在WSS剥离工艺102B4之后的晶片1W的横截面视图，以及图54示出了在分割步骤102B5时的晶片1W的横截面视图。

在此步骤，如图52中所示，在将晶片1W的背表面(粘合层8c的形成表面)粘附到夹具10的胶带10a上时，如图53中所示，类似于实施例1至实施例4，将支撑衬底4剥离，并类似于实施例1至实施例4地将粘合层3连续地去除。然后，如图54中所示，通过使晶片1W的改性区PL成为分割起点，类似于实施例1至实施例4地将晶片1W分割成每个芯片1C(非接触划片)。由于这时粘合层8c通过实施例5小于芯片1C地被相互分离，所以当切割芯片1C时，粘合层8c也可被精细地分离。因此，由于可采用非接触划片，所以可将半导体器件制薄。由于可减少芯片1C的外观破坏，所以可提高半导体器件的生产率。除此之外，还可以实现与实施例1和实施例2相同的效果。

由于此后的组装工艺102C与实施例1和实施例2相同，所以省略对其的说明。在实施例5中，虽然使用图1的流程进行说明，但由实施例5所说明的方法也可应用于图36的流程。

(实施例6)

图55示出了实施例6的半导体器件的横截面视图。在实施例6中，在使主表面(器件形成表面)对着布线衬底17的主表面的情况下，经由凸块电极30将下层芯片18C安装在布线衬底17的主表面上。其通过凸块电极30与在布线衬底17的主表面上的电极电连接，且芯片18C的集成电路进一步电连接到布线衬底17的布线。凸块电极30包括例如铅(Pb)-锡(Sn)焊料。在芯片18C和布线衬底17的相对表面之间填充底部填料31。

芯片1C安装在芯片18C的背表面上。芯片1C的背表面经由粘合层8a粘合在芯片18C的背表面上。类似于实施例1，芯片1C的主表面的集成电路经由导线21电连接到布线衬底17的电极17a。上述粘合层8a的厚度小于在芯片18C和布线衬底17的相对表面之间的距离。

下层芯片18C的安装方法例如如下。首先，在使主表面朝向下之后，将芯片18C传送到布线衬底17的芯片安装区域，并使用膏状材料将芯片18C的主表面的凸块电极30与布线衬底17的主表面的电极进行临时固定。然后，通过进行回流处理(热处理)，将芯片18C的凸块电极30与布线衬底17的电极粘合(倒装芯片键合)。然后，在芯片18C和布线衬底17的相对表面之间填充底部填料31。由于上芯片1C的安装方法与实施例1相同，所以省略其说明。还可以将粘合层8a看作通过实施例2和实施例4和5所说明的粘合层8b和8c。

(实施例7)

图56示出了实施例7的半导体器件的横截面视图。在实施例7中，在使主表面朝上的情况下，在芯片1C1(1C)的主表面上安装另一芯片1C2(1C)。顶层的芯片1C2的背表面经由粘合层8a粘合在芯片1C1的主表面上。芯片1C2的主表面的集成电路经由导线21电连接到布线衬底17的电极17a。由于芯片1C1和1C2的背表面的粘合层8a较薄地形成，所以可将具有多级芯片18C、1C1和1C2结构的半导体器件制成薄状。顶层芯片1C2的背表面的粘合层8a的厚度等于中间层芯片1C1的背表面的粘合层8a的厚度。通过将相应芯片1C1和1C2的背表面的粘合层8a制作成相等厚度，可使相应芯片1C1和1C2的背表面的粘合层8a的厚度设计容易。

类似于实施例1，最下层的芯片18C可通过粘合层20a粘贴在布线衬底17的主表面上。在此情形中，粘合层20a的厚度厚于芯片1C1和1C2的背表面的粘合层8a。粘合层8a可替换成通过实施例2和实施例4和5所说明的粘合层8b或8c。

(实施例8)

图57示出了实施例8的半导体器件的横截面视图。实施例8的半导体器件被设置成SIP(系统封装)，通过其将所需功能的系统建立在一个封装中。在布线衬底17的主表面上，层叠多个薄芯片18C、1C和37C。最下层的芯片18C经由主表面的凸块电极30安装在布线衬底17的主表面上。将诸如CPU(中央处理单元)和DSP(数字信号处理器)的逻辑电路例如形成在芯片18C的主表面中。芯片1C经由粘合层8a安装在该芯片18C的背表面上。将诸如SRAM(静态随机存取存储器)和闪速存储器的存储电路例如形成在该芯片1C的主表面中。该芯片1C的主表面的焊盘1LB经由导线21而与布线衬底17的主表面的电极17a电连接。芯片37C经由间隔层35和DAF 36安装在该芯片1C的主表面上。诸如SRAM和闪速存储器的存储电路例如形成在该芯片37C中，且芯片37C的主表面的焊盘经由导线21而与布线衬底17的主表面的电极17a电连接。通过密封体22密封这些芯片18C、1C和37C以及导线21。

类似于实施例1，芯片18C可通过粘合层20a粘贴在布线衬底17的主表面上。粘合层8a可替换成通过实施例2和实施例4和5所说明的粘合层8b或8c。

在前面已基于以上实施例具体说明了由本发明人所完成的本发明，但本发明不限于以上实施例，而是当然可以在不偏离本发明主旨的限制下，以各种形式进行改变和变型。

虽然在以上说明中主要说明了其中将由本发明人所做出的本发明应用于作为背景技术利用领域的半导体器件的制造方法的情形，但本发明不限于此，而是可以应用于许多情形，例如，其也可以应用于微机械的制造方法。

本发明可应用于半导体器件的制造工业。

Claims (15)

1.一种半导体器件的制造方法，包括以下步骤：

(a)制备布线衬底，所述布线衬底具有沿着厚度方向互为相对侧的主表面和背表面；

(b)将第一芯片安装在所述布线衬底的主表面上方；以及

(c)将第二芯片堆叠在所述第一芯片上方，并通过背表面的固态粘合层将所述第二芯片粘附在所述第一芯片上方；

其中所述第二芯片的形成步骤包括以下步骤：

制备晶片，所述晶片具有沿着厚度方向互为相对侧的主表面和背表面；

在所述晶片的所述主表面中形成元件；

在所述晶片的所述主表面上方形成布线层；

将所述晶片制薄；

通过将聚焦点置于所述晶片的内部，沿着所述晶片的芯片分离区域照射激光，形成改性区，所述改性区在后面的晶片切割步骤中用作所述晶片的分割起点；

通过旋涂方法将液态的接合材料涂覆到所述晶片的背表面，并在所述晶片的背表面上方形成所述固态粘合层；以及

利用所述改性区作为起始点，对所述晶片进行切割，并获得在背表面上方具有所述固态粘合层的所述第二芯片。

2.根据权利要求1的半导体器件的制造方法，其中：

所述布线层具有低介电常数膜。

3.根据权利要求1的半导体器件的制造方法，其中：

所述第一芯片的安装步骤具有通过膜状粘合件将所述第一芯片粘合在所述布线衬底上方的步骤。

4.根据权利要求1的半导体器件的制造方法，其中：

所述第一芯片的安装步骤具有利用膏状接合材料将所述第一芯片粘合在所述布线衬底上方的步骤，以及对所述膏状接合材料进行干燥使所述膏状接合材料成为固态的步骤。

5.根据权利要求1的半导体器件的制造方法，其中：

将所述第一芯片和所述第二芯片进行粘贴的所述固态粘合层的厚度薄于将所述第一芯片和所述布线衬底进行粘贴的粘合层的厚度。

6.根据权利要求1的半导体器件的制造方法，其中：

在所述布线衬底的主表面上方以多级堆叠的芯片之间的粘合层的厚度彼此相等。

7.一种半导体器件的制造方法，包括以下步骤：

(a)制备布线衬底，所述布线衬底具有沿着厚度方向互为相对侧的主表面和背表面；

(b)将第一芯片安装在所述布线衬底的主表面上方；以及

(c)将第二芯片堆叠在所述第一芯片上方，并通过背表面的固态粘合层将所述第二芯片粘合在所述第一芯片上方；

其中所述第二芯片的形成步骤包括以下步骤：

制备晶片，所述晶片具有沿着厚度方向互为相对侧的主表面和背表面；

在所述晶片的主表面中形成元件；

在所述晶片的主表面上方形成布线层；

将所述晶片制薄；

通过将聚焦点置于所述晶片的内部，沿着所述晶片的芯片分离区域照射激光，形成改性区，所述改性区在后面的晶片切割步骤中用作所述晶片的分割起点；

通过印刷方法将液态的接合材料涂覆到所述晶片的背表面，并在所述晶片的背表面上方形成所述固态粘合层；以及

利用所述改性区作为起始点，对所述晶片进行切割，并获得在背表面上方具有所述固态粘合层的所述第二芯片。

8.根据权利要7的半导体器件的制造方法，其中：

所述布线层具有低介电常数膜。

9.根据权利要求7的半导体器件的制造方法，其中：

所述第一芯片的安装步骤具有通过膜状粘合件将所述第一芯片粘合在所述布线衬底上方的步骤。

10.根据权利要求7的半导体器件的制造方法，其中：

所述第一芯片的安装步骤具有利用膏状接合材料将所述第一芯片粘合在所述布线衬底上方的步骤，以及对所述膏状接合材料进行干燥使所述膏状接合材料成为固态的步骤。

11.根据权利要求7的半导体器件的制造方法，其中：

将所述第一芯片和所述第二芯片进行粘贴的所述固态粘合层的厚度薄于将所述第一芯片和所述布线衬底进行粘贴的粘合层的厚度。

12.根据权利要求7的半导体器件的制造方法，其中：

在以多级堆叠的第二级之后的芯片之间的粘合层的厚度彼此相等。

13.根据权利要求7的半导体器件的制造方法，其中：

在通过印刷方法将所述液态的接合材料涂覆到所述晶片的背表面，使得可以将所述液态的接合材料涂覆到所述晶片的背表面的芯片区且不将所述液态的接合材料涂覆到芯片分离区域时，所述液态的接合材料被选择性地涂覆。

14.一种半导体器件，包括：

布线衬底，具有沿着厚度方向互为相对侧的主表面和背表面；

第一芯片，经由固态的第一粘合层被安装在所述布线衬底的主表面上方；以及

第二芯片，经由固态的第二粘合层被安装在所述第一芯片上方；

其中所述第二粘合层的厚度薄于所述第一粘合层的厚度。

15.一种半导体器件，包括：

布线衬底，具有沿着厚度方向互为相对侧的主表面和背表面；

芯片，经由粘合层被安装在所述布线衬底的主表面上方；以及

多个芯片，以多级堆叠在所述芯片上方；

其中在所述布线衬底的主表面上方以多级堆叠的芯片之间的粘合层的厚度彼此相等。

Images