[go: up one dir, main page]

CN1190843C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1190843C
CN1190843C CNB021273979A CN02127397A CN1190843C CN 1190843 C CN1190843 C CN 1190843C CN B021273979 A CNB021273979 A CN B021273979A CN 02127397 A CN02127397 A CN 02127397A CN 1190843 C CN1190843 C CN 1190843C
Authority
CN
China
Prior art keywords
semiconductor chip
metal
semiconductor device
semiconductor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021273979A
Other languages
English (en)
Other versions
CN1402348A (zh
Inventor
两角幸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1402348A publication Critical patent/CN1402348A/zh
Application granted granted Critical
Publication of CN1190843C publication Critical patent/CN1190843C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W90/00
    • H10W74/129
    • H10W70/60
    • H10W72/01255
    • H10W72/019
    • H10W72/0198
    • H10W72/241
    • H10W72/5522
    • H10W72/5524
    • H10W72/884
    • H10W72/922
    • H10W72/9223
    • H10W72/923
    • H10W72/9415
    • H10W72/942
    • H10W74/00
    • H10W90/291
    • H10W90/732
    • H10W90/734
    • H10W90/754

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种小型、高密度、低成本、可靠性高的叠层水平的半导体装置及其制造方法。该半导体装置,在第一半导体芯片的表面上配置有第二半导体芯片,包括:形成在第一半导体芯片的表面上的电极取出用的第一金属端子;形成在第二半导体芯片的表面上的电极取出用的第二金属端子;对第一半导体芯片的表面、第一金属端子、第二半导体芯片和第二金属端子进行密封的树脂,其特征在于:还包含分别配置在所述第一金属端子和第二金属端子之上的安装用外部端子。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法,特别是涉及一种被小型化至CSP(chip Size Package)水平的半导体装置及其制造方法。
背景技术
近年来,伴随着移动电话和信息终端仪器类的小型化,要求向印刷电路板搭载的零件的小型、轻量化,LSI等的半导体装置也在芯片层叠结构上要求CSP水平的高密度安装。以往,例如在特开平11-204720号公报中公开了在如图12所示的具有安装用外部端子53的绝缘衬底55上,使切割后的第一和第二半导体芯片51、52的元件形成面位于上侧,用绝缘性接合层57、59进行重合,使用来自各电极垫的Au、Al等的导线54来连接所述绝缘衬底55上的布线部58之后,用树脂56进行密封的叠层水平的CSP型半导体装置。
另外,如1999年的日经微型设备2月号p38~p67和电子材料9月号p21~p85所示的那样,提供把晶片处理工序和组件安装工序一体化的晶片水平的CSP型半导体装置。它的特征与以往的由单芯片制作的CSP型相比,抑制了由插入件等的零件数量和工序数量的削减导致的制造成本,谋求封装整体的低成本化。
虽然上述的使用了导线的叠层水平的CSP型半导体装置也追求小型化,但是考虑到导线的膨胀,有必要把树脂覆盖、密封到半导体芯片的上面和侧面,从而要求进一步的小型化。另外,由于引线接合装置的能力,导线间隔的限制,空间的导线形状控制很困难,不适用于大型LSI的多管脚封装。由于微细间隔导致的困难程度和密封树脂的应力等,导线彼此间或与半导体芯片的端面发生接触等,在成品率和可靠性方面存在着问题。另外,基于引线接合的成本比较高。
另一方面,晶片水平的CSP型半导体装置虽然还具有在平面上几乎被小型化到芯片尺寸的优点,但因为很难进行层叠,所以,虽然希望更高密度化,但在这方面也有局限性。
发明内容
鉴于以上所述问题的存在,本发明的目的在于:提供一种小型、高密度、低成本、可靠性高的叠层水平的半导体装置及其制造方法。
为了解决以上所述问题,本发明提供一种半导体装置,在第一半导体芯片的表面上配置有第二半导体芯片,包括:
形成在第一半导体芯片的表面上的电极取出用的第一金属端子;
形成在第二半导体芯片的表面上的电极取出用的第二金属端子;
对第一半导体芯片的表面、第一金属端子、第二半导体芯片和第二金属端子进行密封的树脂,其特征在于:
还包含分别配置在所述第一金属端子和第二金属端子之上的安装用外部端子。
根据以上所述半导体装置,在形成有第一金属端子的第一半导体芯片上配置第二半导体芯片,并用树脂进行密封,使其覆盖第一半导体芯片上和第二半导体芯片。据此,能以小型、高密度、低成本获得无线的具有叠层水平的高可靠性的CSP型半导体装置。
另外,在本发明的半导体装置中,所述第一金属端子和第二金属端子中的至少一方的金属端子能用镀膜形成。
另外,在本发明的半导体装置中,所述第一金属端子和第二金属端子中的至少一方的金属端子能用金属球形成。
另外,在本发明的半导体装置中,所述安装用外部端子最好用金属球形成。
另外,在本发明的半导体装置中,所述第一金属端子最好通过再布线层与形成在第一半导体芯片内的垫相连接,所述第二金属端子最好通过再布线层与形成在第二半导体芯片内的垫相连接。
本发明的半导体装置是在半导体芯片的表面上层叠配置有多个半导体芯片的半导体装置,其特征在于:具有:
形成在半导体芯片的各表面上的电极取出用的金属端子;
密封半导体芯片的表面和金属端子的树脂。
另外,在本发明的半导体装置中,还可以包含配置在所述金属端子上的安装用外部端子。
另外,在本发明的半导体装置中,所述金属端子中的至少一个还可以用镀膜形成。
另外,在本发明的半导体装置中,所述金属端子中的至少一个还可以用金属球形成。
另外,在本发明的半导体装置中,所述安装用外部端子用金属球形成。
另外,在本发明的半导体装置中,所述金属端子通过再布线层与形成在第一半导体芯片内的垫相连接。
根据本发明的另一方面,其提供一种半导体装置,在第一半导体芯片的表面上配置有第二半导体芯片,包括:
形成在第一半导体芯片的表面上的第一金属球;
形成在第二半导体芯片的表面上的第二金属球;
密封第一半导体芯片的表面和第二半导体芯片、并设置在所述第一金属球和第二金属球周围的树脂;
所述第一金属球和第二金属球各自的表面从树脂中露出。
另外,在本发明的半导体装置中,所述第一金属球最好通过再布线层与形成在第一半导体芯片内的垫相连接,所述第二金属球通过再布线层与形成在第二半导体芯片内的垫相连接。
本发明的半导体装置的制造方法,其特征在于:具有:
准备在表面上形成有电极取出用的第一金属端子的第一半导体芯片和在表面上形成有电极取出用的第二金属端子的第二半导体芯片;
通过接合层在支撑衬底上配置第一半导体芯片的工序;
通过接合层在第一半导体芯片的表面上配置第二半导体芯片的工序;
用树脂对支撑衬底、第一半导体芯片、第一金属端子、第二半导体芯片和第二金属端子进行密封的工序;
通过除去所希望的量的该树脂,使第一金属端子和第二金属端子各自的表面露出的工序。
根据以上所述半导体装置的制造方法,在形成有第一金属端子的第一半导体芯片上配置第二半导体芯片,并用树脂进行密封,使其覆盖第一半导体芯片的表面上和第二半导体芯片。据此,能以小型、高密度、低成本制造无线的具有叠层水平的高可靠性的CSP型半导体装置。
另外,在本发明的半导体装置的制造方法中,还包含在进行了所述的露出工序后,在所述第一金属端子和第二金属端子各自的表面上配置安装用外部端子的工序。
本发明的半导体装置的制造方法,其特征在于:具有:
准备在多个芯片区域的各表面上形成有电极取出用的第一金属端子的半导体片的工序;
准备在表面上形成有电极取出用的第二金属端子的半导体芯片的工序;
通过接合层在所述半导体片的芯片区域上配置所述半导体芯片的工序;
用树脂对半导体片、第一金属端子、半导体芯片和第二金属端子进行密封的工序;
通过除去所希望的量的该树脂,使第一金属端子和第二金属端子各自的表面露出的工序。
另外,在本发明的半导体装置的制造方法中,还可以包含在进行了所述的露出工序后,在所述第一金属端子和第二金属端子各自的表面上配置安装用外部端子的工序。
另外,在本发明的半导体装置的制造方法中,还能包含在配置安装用外部端子之后,把半导体片分割为各芯片的工序。
另外,在本发明的半导体装置的制造方法中,准备所述半导体片的工序具有在半导体片内形成垫,在该垫上形成再布线层,在该再布线层上形成第一金属端子的工序;所述准备半导体芯片的工序具有在半导体芯片内形成垫,在该垫上形成再布线层,在该再布线层上形成第二金属端子的工序。
优选地,所述第一金属端子和所述第二金属端子中至少一个金属端子用金属球形成。
根据所述半导体装置的制造方法,因为使用第一和第二金属端子形成外部端子,所以不需要严密控制金属端子的形成和密封树脂的厚度的工序。因此,能简化工序,能进一步提高生产能力和降低制造成本。
另外,在本发明的半导体装置的制造方法中,还能包含在进行了所述的露出工序后,把半导体片分割为各芯片的工序。
另外,在本发明的半导体装置的制造方法中,所述准备半导体片的工序还可以具有在半导体片内形成垫,在该垫上形成再布线层,在该再布线层上配置第一金属端子的工序;所述准备半导体芯片的工序还可以具有在半导体芯片内形成垫,在该垫上形成再布线层,在该再布线层上形成第二金属端子的工序。
附图说明
下面简要说明附图。
图1是简要表示本发明的实施例1的半导体装置的剖视图。
图2是局部放大图1所示的金属端子区域的剖视图。
图3(A)~(E)是表示制造图2所示的金属端子的方法的剖视图。
图4(A)~(D)是表示制造图1所示的半导体装置的方法的剖视图。
图5(A)~(D)是表示本发明的实施例2的半导体装置的制造方法的剖视图。
图6是简要表示本发明的实施例3的半导体装置的剖视图。
图7是部分放大图6所示的金属端子区域的剖视图。
图8(A)~(E)是表示制造图7所示的金属端子的方法的剖视图。
图9(A)~(D)是表示制造图6所示的半导体装置的方法的剖视图。
图10是简要表示本发明的实施例4的半导体装置的剖视图。
图11是简要表示本发明的实施例5的半导体装置的剖视图。
图12是简要表示以往的半导体装置的一个例子的剖视图。
下面简要说明附图符号。
11、51-第一半导体芯片;12、52-第二半导体芯片;13、18-再布线层;14、15、24、25-金属端子;16-密封树脂;17、26、27、53-安装用外部端子;19-磨床;20-支撑构件;21-半导体片;22-接合层;23-绝缘性接合层;41-异种金属帽层;42-电极取出用垫;43-最终保护绝缘层;44-聚酰亚胺层;45-紧贴层;46-Cu板层;47-光致抗蚀图;47a-开口部;54-导线;55-绝缘衬底;56-树脂;57、59-绝缘性接合层;58-布线部。
具体实施方式
下面,参照附图,就本发明的实施例加以说明。
图1是简要表示本发明的实施例1的半导体装置的剖视图。
如图1所示,第二半导体芯片12通过绝缘性接合层23连接在第一半导体芯片11的中央部上。绝缘性接合层23使第二半导体芯片12和第一半导体芯片11电绝缘,并且是用于接合第一半导体芯片11的表面(有源面)和第二半导体芯片的背面的层。
在第一半导体芯片11的有源面的外周配置有电极取出用垫(图中未显示),在电极取出用垫上配置有再布线层13。在再布线层13上形成有金属端子14。另外,在第二半导体芯片12的有源面的外周上配置有电极取出用垫(图中未显示)。在再布线层18之上形成有金属端子15。预先在芯片内对垫和再布线结构进行布局,使金属端子14、15彼此不干涉。
用密封树脂16把第一半导体芯片11的有源面、再布线层13、金属端子14、第二半导体芯片12的有源面、再布线层18以及金属端子15封装起来。金属端子14、15的各自上表面从密封树脂16露出。按照需要,在该露出的金属端子14、15的上表面上形成有焊锡球等安装用外部端子17,变为无线的叠层封装。并且,安装用外部端子17不是必要的,也可以是不形成安装用外部端子17的半导体装置。另外,在搭载了该半导体装置的电子仪器的印刷电路板上,按照半导体装置的电路,形成布线,用安装工序,把该半导体装置搭载在印刷电路板的必要位置上。
图2是局部放大图1所示的金属端子区域的剖视图。
半导体片21的有源面(表面)上形成有电极取出用垫42。该电极取出用垫42与半导体片21内的Al和Cu等各种金属布线(图中未显示)相连接,各种金属布线通过层间绝缘膜(图中未显示),与MOS晶体管等半导体元件电连接。该半导体元件被制作在半导体片21的内部。
在包含电极取出用垫42的半导体片21的整个面上形成有由氧化硅膜和氮化硅膜构成的最终保护绝缘层43。该最终保护绝缘层43上形成有位于电极取出用垫42上的开口部。在最终保护绝缘层43上形成有厚度例如为数十~100μm左右的聚酰亚胺层44。该聚酰亚胺层44是用于缓冲对半导体源元件的应力的层。在聚酰亚胺层44上形成有开口部,该开口部把最终保护绝缘层的开口部开口。
在该开口部内以及聚酰亚胺层44上形成有紧贴层45。该紧贴层45是由Ti和W、TiW、Cr、Ni、TiCu、Pt等高熔点金属、其合金或其氮化膜等任意一个构成。在该紧贴层45上形成Cu板层46。该Cu板层46除了Cu,还可以使用由Ni、Ag、Au或它们的合金构成的层。
在Cu板层46之上形成有厚度数μm~数十μm左右的再布线层13。再布线层13是把Cu选择电镀形成的膜。再布线层13的一端上形成金属端子14,该金属端子14是通过Cu的选择电镀形成膜的。在金属端子14之上,按照需要,形成用于防止氧化的异种金属帽层41。该异种金属帽层41是由与金属端子不同种类的材料构成的,例如由Ni、Au、Pt等构成。金属端子14通过再布线层13与电极取出用垫42电连接。
下面,就制造图2所示的金属端子的方法加以说明。图3(A)~(E)是表示制造图2所示的金属端子的方法的剖视图。
首先,如图3(A)所示,准备半导体片21。在该半导体片21的内部形成有MOS晶体管等半导体元件、与它电连接的各种金属布线、层间绝缘膜等。接着,在各种金属布线的一端形成电极取出用垫42。接着,在包含该垫42的整个面上,通过CVD(Chemical Vapor Deposition)法形成由氧化硅膜和氮化硅膜构成的最终保护绝缘层43。
接着,在该最终保护绝缘层43上涂抹光敏抗蚀剂膜,通过使该光敏抗蚀剂膜曝光、显影,在最终保护绝缘层43之上形成有光致抗蚀图。接着,以该光致抗蚀图为掩模,对最终保护绝缘层43进行蚀刻。据此,在最终保护绝缘层43上形成有位于电极取出用垫42上的开口部,通过该开口部,露出该垫42的表面。
接着,如图3(B)所示,在最终保护绝缘层43之上涂抹数十~100μm左右的聚酰亚胺层44。接着,在该聚酰亚胺层44上涂抹光敏抗蚀剂膜,通过使该光敏抗蚀剂膜曝光、显影,在聚酰亚胺层44上形成光致抗蚀图。接着,以该光致抗蚀图为掩模,对聚酰亚胺层44进行蚀刻,在该聚酰亚胺层44上形成位于电极取出用垫42的上方的开口部,通过该开口部,露出该垫42的表面。并且,在该工序中,直接使用感光性的聚酰亚胺,形成开口结构,能进行光敏抗蚀剂的涂抹、蚀刻和剥离处理的简略化。
然后,如图3(C)所示,通过溅射法,在开口部内和聚酰亚胺层44上形成由高熔点金属构成的紧贴层45。接着,在该紧贴层45之上通过溅射法形成Cu板层46。接着,在Cu板层46之上通过选择电镀法形成厚度数μm~数十μm左右的Cu层。接着,以该Cu层为掩模,通过选择蚀刻Cu板层46和紧贴层45,在聚酰亚胺层44之上隔着紧贴层45形成再布线层13,再布线层13的一端与电极取出用垫42电连接。
接着,如图3(D)所示,在包含再布线层13的整个面上涂抹光敏抗蚀剂膜,通过使该光敏抗蚀剂膜曝光、显影,在聚酰亚胺层44上形成具有位于再布线层13的另一端上的开口部47a的光致抗蚀图47。
然后,如图3(E)所示,把光致抗蚀图47作为掩模,通过选择电镀,在开口部47a内的再布线层13上形成由Cu镀膜构成的金属端子14。并且,由Cu镀膜构成的金属端子的厚度和尺寸的控制是比较容易的。接着,在该金属端子14上,通过电镀法,形成由Ni等构成的异种金属帽层41。接着,通过剥离光致抗蚀图47,形成有图2所示的半导体装置。
下面,就制造图1所示的半导体装置的方法加以说明。图4(A)~(D)是表示制造图1所示的半导体装置的方法的剖视图。
首先,如图4(A)所示,准备能配置多个芯片的板状的支撑构件20,准备第一半导体芯片11和第二半导体芯片12。在此,支撑构件20不局限于树脂、金属或陶瓷等,如果确保了各半导体芯片的层叠工序的增强和耐热性,能使用由各种材质构成的构件,例如最好使用聚酰亚胺或波膜钢材。另外,如图3所示,第一和第二半导体芯片11、12是把形成有金属端子14的半导体片切割而成的各芯片。
接着,在支撑构件20上通过热压接薄板等的接合层22配置多个第一半导体芯片11。即第一半导体芯片11的背面通过接合层22与支撑构件20的表面接合。这时,支撑构件20和第一半导体芯片11的对准是以该支撑构件20上形成的搭载识别标记为基准进行的。
接着,在第一半导体芯片11的有源面的中央不上通过热压接薄板等的接合层23配置多个第二半导体芯片12。即第二半导体芯片12的背面通过接合层23与第一半导体芯片11的有源面(表面)接合。这时,第一半导体芯片11和第二半导体芯片12的对准是以搭载识别标记为基准进行的。并且,第二半导体芯片12是使用了其厚度(包含金属端子15的芯片的厚度)被磨削为比第一半导体芯片11的金属端子14的厚度还薄的芯片。
然后,如图4(B)所示,通过铸模装置,浇铸环氧等的密封树脂16,使其覆盖支撑构件20的表面、第一半导体芯片11、再布线层13、金属端子14、第二半导体芯片12、再布线层18和金属端子15。接着,用磨床19把该密封树脂16磨削掉所希望的量。在此,所希望的量是指使金属端子14、15的头部(上部)露出的程度的磨削量。
接着,如图4(C)所示,在金属端子14、15的露出部分涂抹了焊剂后,用自动搭载机在必要的金属端子14、15上搭载焊锡球。接着,在金属端子14、15和焊锡球上进行170~200℃左右的热处理。据此,在金属端子14、15上熔敷了焊锡球,形成有安装用外部端子17。
并且,成为安装用外部端子17的焊锡球最好使用直径150~300μm、由Pb/Sn60~70wt%的材料构成的BGA(Boll Grid Array)用的材料。另外,能按照用途,适当选择安装用外部端子17的尺寸。焊锡成分能使用包含Ag/Sn类和Cu和Bi的无Pb材料。另外,安装用外部端子17并不局限于焊锡球,如果不搭载焊锡球,也能使用通过印刷法、电镀法和金属流法形成的安装用外部端子。
然后,如图4(D)所示,使用分割锯或激光切断树脂16和支撑构件20,使其变为单个的在第一半导体芯片上层叠了第二半导体芯片的结构的CSP型半导体装置。
接着,按照CSP型半导体装置的厚度设计等的要求,剥离支撑构件20和接合层22。这样,就以图1所示的叠层水平制造了无线的CSP型半导体装置。接着,把该CSP型半导体装置安装到便携式仪器等的由聚酰亚胺构成的各种主插件板上。并且,最好在分割为单个的装置之前或后工序中,检查CSP型半导体装置的电气特性。
根据所述实施例1,通过绝缘性接合层23,在形成有金属端子14的第一半导体芯片11的中央部上配置第二半导体芯片12,用树脂进行密封,使其覆盖第一半导体芯片11的有源面上和第二半导体芯片12,在从树脂露出的各芯片11、12的金属端子14、15上搭载安装用外部端子。据此,能以低成本,制造无线、叠层水平的CSP型半导体装置。因此,与以往的半导体装置相比,能实现更小型化,能制造适于大型LSI的多管脚封装的半导体装置,能提高成品率和可靠性。因此,能谋求半导体装置和搭载了它的电子仪器类的小型化和高密度化。
另外,在实施例1中,通过膜形成金属端子,通过焊锡球形成安装用外部端子。因此,能容易地变更金属端子和安装用外部端子的大小和高度。据此,能层叠各种厚度的第二半导体芯片12,能制造芯片厚度不受限制的无线的芯片层叠型CSP。
另外,虽然,能单独对第一和第二半导体芯片的各一个进行层叠、树脂密封、磨削以及形成外部端子,但是缺乏生产性,所以如上述实施例所述,在支撑构件上制作多个,在最终工序中进行分割是高效率的。
图5(A)~(D)是表示本发明的实施例2的半导体装置的制造方法的剖视图,对与图4相同的部分采用了同一符号。
首先,如图5(A)所示,在基片加工中,准备形成有再布线层13和金属端子14的图2所示半导体片21,准备第二半导体芯片12。在此,第二半导体芯片12是如图3所示,把形成有金属端子的半导体片切割,得到的各个芯片。
接着,在半导体片21上通过热压接薄板等的绝缘性接合层23配置多个第二半导体芯片12。即通过绝缘性接合层23把第二半导体芯片12的背面接合到半导体片21的芯片区域的中央部上。这时,半导体片21和第二半导体芯片12的对准是以该半导体片21上形成的搭载识别标记为基准进行的。该搭载识别标记是在基片加工的光刻工序中,对划线区域进行统一刻膜而形成的。并且,第二半导体芯片12是使用了其厚度(包含金属端子15的芯片的厚度)被磨削为比半导体片21的金属端子14的高度还薄的芯片。
然后,如图5(B)所示,通过铸模装置,浇铸环氧等的密封树脂16,使其覆盖半导体片21的有源面(表面)、再布线层13、金属端子14、第二半导体芯片12、再布线层18和金属端子15。接着,用磨床19把该密封树脂16磨削掉所希望的量。在此,所希望的量是指使金属端子14、15的头部(上部)露出的程度的磨削量。
并且,在磨削密封树脂16时使用了磨床19,但是并不局限于此,也能通过其他的方法进行磨削。例如,能使用对晶片的整个表面上进行统一的机械磨削的方式、基于使用了氧和CF4或NF3或它们的混合气体的干蚀刻机的蚀刻。
接着,如图5(C)所示,在金属端子14、15的露出部分涂抹了焊剂(图中未显示)后,用自动搭载机在必要的金属端子14、15上搭载焊锡球。接着,在金属端子14、15和焊锡球上进行170~200℃左右的热处理。据此,在金属端子14、15上熔敷了焊锡球,形成有安装用外部端子17。
并且,与实施例1同样,成为安装用外部端子17的焊锡球最好使用BGA用的材料。另外,能按照用途,适当选择安装用外部端子17的尺寸。焊锡成分能使用包含Ag/Sn类和Cu和Bi的无Pb材料。另外,安装用外部端子17并不局限于焊锡球,如果不搭载焊锡球,也能使用通过印刷法、电镀法和金属流法形成的安装用外部端子。
然后,如图5(D)所示,使用分割锯或激光切断树脂16和半导体片21,使其变为单个的在第一半导体芯片上层叠了第二半导体芯片的结构的CSP型半导体装置。据此,把晶片分割为各芯片,在形态上成为第一半导体芯片11。这样,就以叠层水平制造了无线的CSP型半导体装置。
接着,把该CSP型半导体装置安装到便携式仪器等的由聚酰亚胺构成的各种主插件板上。并且,最好在分割为单个的装置之前或后工序中,检查CSP型半导体装置的电气特性。
即使在所述实施例2中也能取得与实施例1同样的效果。
另外,在实施例2中,在分割为第一半导体芯片11之前的半导体片21上层叠第二半导体芯片12,以叠层水平进行了统一树脂密封后,在金属端子14、15上设置安装用外部端子17,然后,分割为单个的CSP水平。据此,因为在安装工序中,半导体片21起到了实施例1中的支撑构件的作用,所以不再需要支撑构件,与实施例1相比,能削减包含接合层的材料和工序,能以薄膜化和更小型低成本,得到叠层水平的CSP型半导体装置。
图6是简要表示本发明的实施例3的半导体装置的剖视图,对与图1相同的部分采用了相同的符号。
在第一半导体芯片11的再布线层13上配置有由焊锡球构成的金属端子24。因为此外的部分与图1的结构相同,所以省略了说明。
图7是局部放大了图6所示的金属端子区域的剖视图,对与图2相同的部分采用了相同的符号。
下面,就制造图7所示的金属端子的方法加以说明。图8(A)~(E)是表示制造图7所示的金属端子的方法的剖视图。
首先,如图8(A)所示,准备半导体片21。在该半导体片21内部形成有MOS晶体管等半导体元件、与它电连接的各种金属布线、层间绝缘膜等。接着,在各种金属布线的一端形成电极取出用垫42。接着,在包含该垫42的整个面上,通过CVD法形成由氧化硅膜和氮化硅膜构成的最终保护绝缘层43。
接着,通过对该最终保护绝缘层43进行刻膜,在该最终保护绝缘层43上形成有位于电极取出用垫42上的开口部,通过该开口,露出该垫42的表面。
接着,如图8(B)所示,在最终保护绝缘层43之上涂抹数十~100μm左右的聚酰亚胺层44。接着,通过对该聚酰亚胺层44进行刻膜,在聚酰亚胺层44上形成有位于电极取出用垫42的上方的开口部,通过该开口,露出该垫42的表面。
然后,如图8(C)所示,通过溅射法,在开口部内和聚酰亚胺层44上形成由高熔点金属构成的紧贴层45。接着,在该紧贴层45之上通过溅射法形成Cu板层46。接着,在Cu板层46之上通过选择电镀法形成厚度数μm~数十μm左右的Cu层。接着,以该Cu层为掩模,通过选择蚀刻Cu板层46和紧贴层45,在聚酰亚胺层44之上隔着紧贴层45形成再布线层13,再布线层13的一端与电极取出用垫42电连接。
接着,如图8(D)所示,在再布线层13的一端上涂抹了焊剂后,用自动搭载机在必要的再布线层13上搭载直径300μm左右的由Pb/Sn构成的焊锡球。接着,对再布线层13和焊锡球上进行170~200℃左右的热处理。据此,在再布线层13上熔敷了焊锡球,形成有安装用金属端子24。
下面,就制造图6所示的半导体装置的方法加以说明。图9(A)~(D)是表示制造图6所示的半导体装置的方法的剖视图。
首先,如图9(A)所示,在基片加工中,准备形成有再布线层13和金属端子24的图7所示半导体片21,准备第二半导体芯片12。在此,第二半导体芯片12是如图2所示,把形成有金属端子的半导体片切割,得到的各芯片。
接着,在半导体片21上通过热压接薄板等的绝缘性接合层23配置多个第二半导体芯片12。即通过绝缘性接合层23把第二半导体芯片12的背面接合到半导体片21的芯片区域的中央部上。这时,半导体片21和第二半导体芯片12的对准是以该半导体片21上形成的搭载识别标记为基准进行的。该搭载识别标记是在基片加工的光刻工序中,对划线区域进行统一刻膜而形成的。
并且,在此,虽然在此使用了预先搭载了由焊锡球构成的金属端子24的半导体片,但是并不局限于此,也可以准备未搭载金属端子24的半导体片,在该半导体片上层叠配置有第二半导体芯片12后,在晶片的再布线层上搭载金属端子用的焊锡球,通过热处理使再布线层和焊锡球熔敷在一起。
然后,如图9(B)所示,通过铸模装置,浇铸环氧等的密封树脂16,使其覆盖半导体片21的有源面(表面)、再布线层13、金属端子24、第二半导体芯片12、再布线层18和金属端子15。接着,用磨床19把该密封树脂16磨削掉所希望的量。在此,所希望的量是指使金属端子24、15的头部(上部)露出的程度的磨削量。通过用焊锡球形成金属端子,在用磨床磨削树脂时,能比较块地磨削金属端子,所以能降低对金属端子的应力。
并且,虽然在磨削密封树脂16时使用了磨床19,但是并不局限于此,也能通过其他的方法进行磨削。例如,能使用对晶片的整个表面上进行统一的机械磨削的方式、基于使用了氧和CF4或NF3或它们的混合气体的干蚀刻机的蚀刻。
接着,如图9(C)所示,在金属端子24、15的露出部分涂抹了焊剂(图中未显示)后,用自动搭载机在必要的金属端子24、15上搭载焊锡球。接着,在金属端子24、15和焊锡球上进行170~200℃左右的热处理。据此,在金属端子24、15上熔敷了焊锡球,形成有安装用外部端子17。
并且,与实施例1同样,成为安装用外部端子17的焊锡球最好使用BGA用的材料。另外,能按照用途,适当选择安装用外部端子17的尺寸。焊锡成分能使用包含Ag/Sn类和Cu和Bi的无Pb材料、Cu、Ni、其他的高熔点金属及其合金。另外,安装用外部端子17并不局限于焊锡球,如果不搭载焊锡球,也能使用通过印刷法、电镀法和金属流法形成的安装用外部端子。
然后,如图9(D)所示,使用分割锯或激光切断树脂16和半导体片21,使其变为单个的在第一半导体芯片上层叠了第二半导体芯片的结构的CSP型半导体装置。据此,把晶片分割为各芯片,在形态上成为第一半导体芯片11。这样,就以叠层水平制造了无线的CSP型半导体装置。
即使在所述实施例3也能取得与实施例2同样的效果。
另外,在实施例3中,用搭载了焊锡球的搭载金属球形成金属端子24,所以与通过电镀形成金属端子时相比,具有能以低成本、短工序形成大的金属端子的优点。因此,通过使用大的焊锡球形成高度高的金属端子24,就没有必要使第二半导体芯片12的厚度极端薄,在强度面上也能容易地加工第二半导体芯片12。
另外,在实施例3中,采用了用密封树脂16包围由搭载金属球形成的球状金属端子24的周围的结构。因此,当把该CSP型半导体装置安装在印刷电路板特别是挠性衬底上时,能增大对于加在金属端子24上的应力的耐强度性。即从再布线层13提供金属端子24和安装用外部端子17的强度。因此,能降低金属端子脱开等不良封装的产生,能提高装置的可靠性,并且能提高安装成品率。
另外,因为在实施例3中,为在半导体芯片的再布线层上直接设置基于金属球的外部端子的形态,所以能以低成本制造适于大量生产的CSP型半导体装置。
图10是简要表示本发明的实施例4的半导体装置的剖视图,对与图6相同的部分采用了相同的符号。
在第二半导体芯片12的再布线层18上配置有由焊锡球构成的金属端子25。此外的部分与图6中的结构同样,所以省略了说明。
下面,就图10所示的半导体装置的制造方法加以说明。
首先,在基片加工中,准备形成有再布线层13和由直径350μm的焊锡球构成的金属端子24的图7所示半导体片21,准备第二半导体芯片12。在此,第二半导体芯片12是把形成有由直径150μm焊锡球构成的金属端子25的半导体片切割,得到的各芯片。
接着,与实施例3同样,在半导体片上通过热压接薄板等的绝缘性接合层23配置多个第二半导体芯片12。
并且,虽然在此使用了预先搭载了由焊锡球构成的金属端子24的半导体片21和预先搭载了由焊锡球构成的金属端子25的第二半导体芯片12,但是并不局限于此,也可以准备未搭载金属端子24、25的半导体片和第二半导体芯片,在该半导体片上层叠配置有第二半导体芯片后,在晶片和第二半导体芯片各自的再布线层上搭载金属端子用的焊锡球,通过热处理使再布线层和焊锡球熔敷在一起。因此,能构筑灵活的工序流。
然后,通过铸模装置,浇铸环氧等的密封树脂16,使其覆盖半导体片的有源面(表面)、再布线层13、金属端子24、第二半导体芯片12、再布线层18和金属端子25。接着,用磨床19把该密封树脂16磨削掉所希望的量。在此,所希望的量是指使金属端子24、25的头部(上部)露出的程度的磨削量。
并且,在磨削密封树脂16时使用了磨床19,但是并不局限于此,也能通过其他的方法进行磨削。
接着,在金属端子24、25的露出部分涂抹了焊剂(图中未显示)后,用自动搭载机在必要的金属端子24、25上搭载焊锡球。接着,在金属端子24、25和焊锡球上进行170~200℃左右的热处理。据此,在金属端子24、25上熔敷了焊锡球,形成有安装用外部端子17。
并且,与实施例1同样,成为安装用外部端子17的焊锡球最好使用BGA用的材料。另外,能按照用途,适当选择安装用外部端子17的尺寸。焊锡成分能使用包含Ag/Sn类和Cu和Bi的无Pb材料、Cu、Ni、其他的高熔点金属及其合金。另外,安装用外部端子17并不局限于焊锡球,如果不搭载焊锡球,也能使用通过印刷法、电镀法和金属流法形成的安装用外部端子。
然后,使用分割锯或激光切断树脂16和半导体片21,使其变为单个的在第一半导体芯片上层叠了第二半导体芯片的结构的CSP型半导体装置。据此,如图10所示,把晶片分割为各芯片,在形态上成为第一半导体芯片11。这样,就以叠层水平制造了无线的CSP型半导体装置。
即使在所述实施例4中也能取得与实施例3同样的效果,并且,金属端子24、25都采用近似球的形状,所以与实施例3相比,能降低在印刷电路板上安装时的端子脱开等的发生。
另外,因为金属端子24、25都是用焊锡球形成的,所以在形成金属端子时,不再需要基于电镀的厚Cu层的形成、帽层的形成以及光刻工序。据此,能提高生产能力、降低成本。
图11是简要表示本发明的实施例5的半导体装置的剖视图,对与图10相同的部分采用了相同的符号。
在第一半导体芯片11的有源面(表面)的再布线层13上配置有安装用外部端子26。在第二半导体芯片12的有源面(表面)的再布线层18上配置有比所述安装用外部端子26的尺寸小的安装用外部端子27。通过密封树脂16覆盖了第一半导体芯片11的表面、安装用外部端子26的周围、第二半导体芯片12和安装用外部端子27的周围。把安装用外部端子26、27各自的头部(上部)从密封树脂16露出。因为此外的部分与图11的结构同样,所以省略了说明。
下面,就图11所示的半导体装置的制造方法加以说明。
首先,在基片加工中,准备形成有再布线层13的半导体片21,准备第二半导体芯片12。在此,第二半导体芯片12是形成有再布线层18的半导体片切割,得到的各芯片。
接着,在所述半导体片上通过热压接薄板等的绝缘性接合层23配置多个第二半导体芯片12。即通过绝缘性接合层23把第二半导体芯片12的背面接合到半导体片的芯片区域的中央部上。这时,半导体片和第二半导体芯片12的对准是以该半导体片上形成的搭载识别标记为基准进行的。该搭载识别标记是在基片加工的光刻工序中,对划线区域进行统一刻膜而形成的。
接着,在再布线层13、18之上回转涂抹了或喷涂了焊剂(图中未显示)后,用自动搭载机在必要的再布线层13、18上搭载焊锡球。这时搭载的焊锡球的大小最好为:在半导体片的再布线层13上为直径250μm~350μm,在第二半导体芯片12的再布线层18上为直径100μm~200μm。这样做的理由是为了调整第二半导体芯片12的厚度。接着,在再布线层13、18和焊锡球上进行170~200℃左右的热处理。据此,在再布线层13上熔敷了焊锡球,形成有金属端子26,在再布线层18上熔敷了焊锡球,形成有金属端子27。
然后,通过铸模装置,涂上所定的厚度的环氧等的密封树脂16,使其覆盖半导体片的有源面(表面)、再布线层13、金属端子26、第二半导体芯片12、再布线层18和金属端子27。接着,用等离子体装置,对密封树脂16进行蚀刻。据此,使外部端子26、27的表面从密封树脂16露出。
进行电气特性的检查,进行零件编号的印刷。接着,使用分割锯或激光切断树脂16和半导体片,使其变为单个的在第一半导体芯片上层叠了第二半导体芯片的结构的CSP型半导体装置。据此,把晶片分割为各芯片,在形态上成为第一半导体芯片11。这样,就以叠层水平制造了无线的CSP型半导体装置。然后,在电子仪器等的印刷电路板上安装了CSP型半导体装置。
在所述的实施例5中也能取得与实施例4同样的效果。
另外,在实施例5中,因为不需要象实施例1~4那样,严密控制金属端子的形成和密封树脂的厚度,所以能简化工序,从而能进一步提高生产能力和降低制造成本。
而且,在所述的实施例5中,不在晶片水平搭载成为外部端子的焊锡球,而是在元件形成工序(基片加工)的结束后在半导体片的第一半导体芯片区域的中央部上层叠第二半导体芯片12,然后搭载焊锡球,但是并不局限于此,也可以在元件形成工序中的晶片水平搭载成为外部端子的焊锡球,然后把分割的第二半导体芯片12层叠到应该成为第一半导体芯片11的晶片上,接着进行铸型工序。
另外,本发明并不局限于实施例1~5,能进行各种变更后实施。例如,虽然,采用了在第一半导体芯片上层叠第二半导体芯片的二层芯片层叠结构,但是也可以采用三层以上的芯片层叠结构。另外,所述的CSP型半导体装置也能适用于存储器和逻辑等各种LSI。
另外,在以上所述实施例中,磨削密封树脂,在分割前的工序中形成有安装用外部端子,但是,也可以在分割后形成单个装置后,再形成安装用外部端子。
另外,虽然在所述实施例中,是通过磨床进行密封树脂的除去,但是也可以通过其他的磨削装置、研磨装置或蚀刻来进行。
综上所述,根据本发明,因为使用了金属端子,所以不需要使用接合线。因此,能以小型、高密度、低成本来提供可靠性高的叠层水平的半导体装置及其制造方法。

Claims (21)

1.一种半导体装置,在第一半导体芯片的表面上配置有第二半导体芯片,包括:
形成在第一半导体芯片的表面上的电极取出用的第一金属端子;
形成在第二半导体芯片的表面上的电极取出用的第二金属端子;
对第一半导体芯片的表面、第一金属端子、第二半导体芯片和第二金属端子进行密封的树脂,其特征在于:
还包含分别配置在所述第一金属端子和第二金属端子之上的安装用外部端子。
2.根据权利要求1所述的半导体装置,其特征在于:
所述第一金属端子和第二金属端子中至少一方的金属端子用镀膜形成。
3.根据权利要求1所述的半导体装置,其特征在于:
所述第一金属端子和第二金属端子中至少一方的金属端子用金属球形成。
4.根据权利要求1所述的半导体装置,其特征在于:
所述安装用外部端子用金属球形成。
5.根据权利要求1所述的半导体装置,其特征在于:
所述第一金属端子通过再布线层与形成在第一半导体芯片内的垫相连接;所述第二金属端子通过再布线层与形成在第二半导体芯片内的垫相连接。
6.一种半导体装置,在半导体芯片的表面上层叠配置有多个半导体芯片,包括:
形成在各半导体芯片的表面上的电极取出用的金属端子;
对半导体芯片的表面和金属端子进行密封的树脂,其特征在于:
还包括配置在所述金属端子上的安装用外部端子。
7.根据权利要求6所述的半导体装置,其特征在于:
所述金属端子中的至少一个用镀膜形成。
8.根据权利要求6所述的半导体装置,其特征在于:
所述金属端子中的至少一个用金属球形成。
9.根据权利要求6所述的半导体装置,其特征在于:
所述安装用外部端子用金属球形成。
10.根据权利要求6所述的半导体装置,其特征在于:
所述金属端子通过再布线层与形成在半导体芯片内的垫相连接。
11.一种半导体装置,在第一半导体芯片的表面上配置有第二半导体芯片,包括:
形成在第一半导体芯片的表面上的第一金属球;
形成在第二半导体芯片的表面上的第二金属球;
密封第一半导体芯片的表面和第二半导体芯片、并设置在所述第一金属球和第二金属球周围的树脂;
所述第一金属球和第二金属球各自的表面从树脂中露出。
12.根据权利要求11所述的半导体装置,其特征在于:
所述第一金属球通过再布线层与形成在第一半导体芯片内的垫相连接,所述第二金属球通过再布线层与形成在第二半导体芯片内的垫相连接。
13.一种半导体装置的制造方法,包括步骤:
准备在表面上形成有电极取出用的第一金属端子的第一半导体芯片和在表面上形成有电极取出用的第二金属端子的第二半导体芯片;
通过接合层在支撑衬底上配置第一半导体芯片的工序;
通过接合层在第一半导体芯片的表面上配置第二半导体芯片的工序;
用树脂对支撑衬底、第一半导体芯片、第一金属端子、第二半导体芯片和第二金属端子进行密封的工序;
通过除去所希望的量的该树脂,使第一金属端子和第二金属端子各自的表面露出的工序。
14.根据权利要求13所述的半导体装置的制造方法,其特征在于:
还包含在所述露出的工序之后,在所述第一金属端子和第二金属端子各自的表面上配置安装用外部端子的工序。
15.一种半导体装置的制造方法,包括步骤:
准备在多个芯片区域的各表面上形成有电极取出用的第一金属端子的半导体片的工序;
准备在表面上形成有电极取出用的第二金属端子的半导体芯片的工序;
通过接合层在所述半导体片的芯片区域上配置所述半导体芯片的工序;
用树脂对半导体片、第一金属端子、半导体芯片和第二金属端子进行密封的工序;
通过除去所希望的量的该树脂,使第一金属端子和第二金属端子各自的表面露出的工序。
16.根据权利要求15所述的半导体装置的制造方法,其特征在于:
还包含在所述露出的工序之后,在所述第一金属端子和第二金属端子各自的表面上配置安装用外部端子的工序。
17.根据权利要求16所述的半导体装置的制造方法,其特征在于:
还包含在配置所述安装用外部端子的工序之后,把半导体片分割为各个芯片的工序。
18.根据权利要求15所述的半导体装置的制造方法,其特征在于:
准备所述半导体片的工序具有在半导体片内形成垫,在该垫上形成再布线层,在该再布线层上形成第一金属端子的工序;准备所述半导体芯片的工序具有在半导体芯片内形成垫,在该垫上形成再布线层,在该再布线层上形成第二金属端子的工序。
19.根据权利要求18所述的半导体装置的制造方法,其特征在于:
所述第一金属端子和所述第二金属端子中至少一个金属端子用金属球形成。
20.根据权利要求19所述的半导体装置的制造方法,其特征在于:
还包含在所述露出的工序之后,把半导体片分割为各个芯片的工序。
21.根据权利要求19所述的半导体装置的制造方法,其特征在于:
准备所述半导体片的工序具有在半导体片内形成垫,在该垫上形成再布线层,在该再布线层上配置第一金属球的工序;准备所述半导体芯片的工序具有在半导体芯片内形成垫,在该垫上形成再布线层,在该再布线层上形成第二金属球的工序。
CNB021273979A 2001-08-03 2002-08-05 半导体装置及其制造方法 Expired - Fee Related CN1190843C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-236239 2001-08-03
JP2001236239 2001-08-03
JP2001236239A JP2003051569A (ja) 2001-08-03 2001-08-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1402348A CN1402348A (zh) 2003-03-12
CN1190843C true CN1190843C (zh) 2005-02-23

Family

ID=19067548

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021273979A Expired - Fee Related CN1190843C (zh) 2001-08-03 2002-08-05 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20030025184A1 (zh)
JP (1) JP2003051569A (zh)
CN (1) CN1190843C (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618812B1 (ko) * 2002-11-18 2006-09-05 삼성전자주식회사 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
JP4115326B2 (ja) 2003-04-15 2008-07-09 新光電気工業株式会社 半導体パッケージの製造方法
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2006041401A (ja) * 2004-07-29 2006-02-09 Sharp Corp 半導体装置及びその製造方法
JP2006173232A (ja) 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4851794B2 (ja) * 2006-01-10 2012-01-11 カシオ計算機株式会社 半導体装置
JP4956128B2 (ja) 2006-10-02 2012-06-20 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP4552978B2 (ja) * 2007-07-26 2010-09-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
KR100945285B1 (ko) * 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
KR20100109241A (ko) * 2009-03-31 2010-10-08 삼성전자주식회사 칩 적층 패키지 및 그 제조방법
US8508954B2 (en) 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
JP5605429B2 (ja) * 2010-04-08 2014-10-15 日本電気株式会社 半導体素子内蔵配線基板
GB2485830A (en) * 2010-11-26 2012-05-30 Cambridge Silicon Radio Ltd Stacked multi-chip package using encapsulated electroplated pillar conductors; also able to include MEMS elements
KR101831938B1 (ko) * 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
US8912663B1 (en) * 2013-06-28 2014-12-16 Delta Electronics, Inc. Embedded package structure and method for manufacturing thereof
JP6466252B2 (ja) * 2014-06-19 2019-02-06 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
DE102019119107A1 (de) * 2019-07-15 2021-01-21 RF360 Europe GmbH Elektrisches Bauelement, elektrische Vorrichtung und Verfahren zur Herstellung einer Vielzahl von elektrischen Bauelementen

Also Published As

Publication number Publication date
JP2003051569A (ja) 2003-02-21
US20030025184A1 (en) 2003-02-06
CN1402348A (zh) 2003-03-12

Similar Documents

Publication Publication Date Title
CN1185709C (zh) 半导体装置及其制造方法
CN1190843C (zh) 半导体装置及其制造方法
CN1171298C (zh) 半导体器件
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN1277309C (zh) 半导体器件及其制造方法
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1221026C (zh) 由树脂制成应力吸收层的倒装片型半导体器件及制造方法
CN1338779A (zh) 半导体器件
CN1633705A (zh) 半导体装置及其制造方法
CN1941339A (zh) 嵌入有半导体ic的基板及其制造方法
CN1487583A (zh) 半导体封装及其制造方法以及半导体器件
CN1360344A (zh) 一种半导体器件的制造方法和一种半导体器件
CN1622328A (zh) 半导体器件及其制造方法
CN1242471C (zh) 半导体装置及其制造方法
CN101047170A (zh) 半导体装置及其制造方法
CN1836325A (zh) 用于封装集成电路器件的方法和设备
CN1519896A (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CN1976015A (zh) 半导体器件及其制造方法和半导体晶片
CN1233205C (zh) 电路装置的制造方法
CN1479567A (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
CN1518099A (zh) 引线框架及其制造方法和使用引线框架的半导体器件
CN1294756A (zh) 半导体装置、安装基板及其制造方法、电路基板和电子装置
CN1698198A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050223

Termination date: 20130805