CN1992215A - 制造cmos图像传感器的方法 - Google Patents
制造cmos图像传感器的方法 Download PDFInfo
- Publication number
- CN1992215A CN1992215A CNA2006101701767A CN200610170176A CN1992215A CN 1992215 A CN1992215 A CN 1992215A CN A2006101701767 A CNA2006101701767 A CN A2006101701767A CN 200610170176 A CN200610170176 A CN 200610170176A CN 1992215 A CN1992215 A CN 1992215A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- multilayer
- gate
- spacer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- -1 spacer nitride Chemical class 0.000 claims abstract description 33
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 24
- 229910021332 silicide Inorganic materials 0.000 description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 18
- 239000011248 coating agent Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
提供一种制造CIS的方法，其中为了防止光电二极管区的暗电流而改进了工艺。该方法中，在半导体衬底上形成彼此分离的多个多层栅；在所述多个多层栅中的一个预定多层栅的旁边部分注入杂质，以形成光电二极管区。随后，在包括所述多个多层栅的所述半导体衬底的整个表面上形成间隔氮化物层；选择性地去除所述间隔氮化物层，以形成覆盖所述光电二极管区的第一间隔件图案和在所述多层栅的剩余部分的侧壁上的第二间隔件图案。之后，利用所述第一和第二间隔件图案作为掩模，注入杂质，以在所述多层栅的旁边部分露出的所述半导体衬底部分中形成源/漏极区。随后，在所述多层栅中以及所述半导体衬底的露出部分形成自对准硅化物。
Description
技术领域
本发明涉及一种互补金属氧化物半导体图像传感器(CMOS)，尤其涉及一种制造CMOS图像传感器的方法，其中为了防止光电二极管区的暗电流而改进了工艺。
背景技术
一般而言，图像传感器是一种将光学图像转换为电信号的半导体器件。图像传感器大致分为电荷耦合器件(CCD)和CMOS图像传感器(CSI)。
CCD不仅驱动方法复杂，功耗大，而且需要多道掩模工艺。此外，CCD还存在不能在CCD芯片内部实现信号处理电路的缺点，因此难以在单个芯片上制造CCD。因此，使用CMOS制造技术的CIS近来广受关注。
以下参照附图，说明根据现有技术制造CIS的方法。
图1A至图1D为说明根据现有技术制造CIS的方法的剖视图。
参照图1A，在由外延层形成的半导体衬底10上形成器件隔离层(STI)(未示出)。通过形成STI，将器件隔离区与有源区分离。
随后，将P-型杂质注入有源区部分以形成P阱12，其中有源区部分属于半导体衬底10上除了STI区之外的部分。该有源区部分限定在半导体衬底10中除了要形成PD部分之外的其它部分。这里，未形成P阱12的其它区域限定为P子衬底11。
随后，在半导体衬底10上依次沉积氧化物层和多层栅，并进行蚀刻，使得氧化物层和多层栅宽度相同，以形成堆叠了栅极氧化物层15和多层栅16的栅极图案。
随后，在半导体衬底10上形成第一光致抗蚀剂(未示出)，以覆盖要形成光电二极管(PD)和相邻的传输晶体管的部分。此后，利用第一光致抗蚀剂层作为掩模，注入n型杂质离子，以形成n型轻掺杂漏极(LDD)区17。
随后，形成第二光致抗蚀剂层(未示出)，该第二光致抗蚀剂层覆盖除了要形成PD部分之外的部分。利用第二光致抗蚀剂层作为掩模，将n型杂质离子注入半导体衬底中，以形成PDN型(PDN)区13。
此后，利用第三光致抗蚀剂(未示出)作为掩模，注入P型杂质离子，以在PDN区13的表面形成PDP型区14，其中第三光致抗蚀剂具有露出PDN区13的一部分表面的形状。
参照图1B，在去除第三光致抗蚀剂层之后，在包括栅极氧化物层15和多层栅16的半导体衬底10的整个表面上沉积间隔氮化物层18。选择性地去除沉积的间隔氮化物层18，以在栅极图案15和16的侧面部分分别形成间隔件18a。
随后，利用多层栅16和间隔件18a作为掩模，注入杂质离子，以在半导体衬底10中形成源/漏极区19。
参照图1C，在包括栅极图案15和16的半导体衬底10的表面上形成氧化物层20和光致抗蚀剂层21之后，蚀刻间隔件18a、氧化物层20以及光致抗蚀剂层21，以使得剩下的形状从栅极图案15和16的中心部分覆盖PD区13和14。
这里，在蚀刻氧化物层20时，将栅极氧化物层15的一部分15a与光致抗蚀剂层21的去除部分一起去除。
参照图1D，在去除光致抗蚀剂层21之后，在多层栅16的露出部分和半导体衬底10的露出部分的表面上形成自对准硅化物。
在此情况下，自对准硅化物形成于n型LDD区17和多层栅16的露出部分。
由于光电二极管区为接收光以产生电子的区域，优选地，不需要反射光的自对准硅化物层。因此，应该对光电二极管区进行非自对准硅化物(non-salicide)工艺。
因此，如图所示，在半导体衬底的整个表面沉积氧化物层，并且蚀刻对应于PD的氧化物层部分。
在此，为了稳定地形成自对准硅化物，在蚀刻氧化物层之后，对自对准硅化物区进行控制，使得剩余的氧化物层在半导体衬底的表面上具有约40或更小的厚度(剩余的氧化物层在自对准硅化物的整个清洗工艺中被完全去除)。因此，等离子体损伤直接施加在半导体衬底10的表面，这使得P沟道MOS(PMOS)晶体管的阈值电压Vth难以控制。
由于等离子体损伤，半导体衬底100的硅表面晶格结构被破坏，具有高的热扩散率的硼扩散至沟道区，从而降低了PMOS晶体管的阈值电压Vth。由于等离子体效应，阈值电压Vth的波动变得相当严重，从而给控制器件的稳定性带来相当大的问题。
发明内容
因此，本发明旨在保护一种充分避免由于现有技术的限制和缺点所产生的一或多个问题的CMOS图像传感器的制造方法。
本发明的目的在于提供一种制造CMOS图像传感器的方法，其中，为了防止光电二极管区的暗电流而改进了工艺。
本发明的其他优点、目的和特征将会在随后的说明书中部分地提出，并且通过随后的细查，其中的一部分对于所属领域技术人员将会变得显而易见，或者通过实施本发明而得到了解。本发明的目的和其他优点可以通过说明书和权利要求中具体指出的结构以及附图实现和获得。
为了实现这些目的和其它优点，并且根据本发明的目的，如在此具体表达和广泛描述的，提供了一种制造互补金属氧化物半导体图像传感器的方法，该方法包括：在半导体衬底上形成彼此分离的多个多层栅；在所述多个多层栅中的一个预定多层栅的旁边部分注入杂质，以形成光电二极管区；随后，在包括所述多个多层栅的所述半导体衬底的整个表面上形成间隔氮化物层；选择性地去除所述间隔氮化物层，以在剩余的所述多个多层栅的侧壁上形成第一间隔件图案和第二间隔件图案，其中所述第一间隔件图案覆盖所述光电二极管区；之后，利用所述第一和第二间隔件图案作为掩模，注入杂质，以在所述多层栅的旁边部分露出的所述半导体衬底部分中形成源/漏极区；随后，在所述多层栅中以及所述半导体衬底的露出部分形成自对准硅化物。
该方法还包括，在形成所述多个多层栅之前，沉积栅极氧化物层。
该方法还包括，在选择性地去除所述间隔氮化物层之后，去除该栅极氧化物层的露出部分。
该方法还包括，在形成所述自对准硅化物之前，对露出部分进行预清洗。
应理解的是，对于本发明的以上概括性说明以及随后的具体说明都是示例性和解释性的，并且意在提供对于所要求的本发明的进一步解释。
附图说明
附图包括于并合并在说明书中，提供对本发明的进一步理解，组成本申请的一部分，示出本发明的实施例，并与说明书一起用于解释本发明的原理。
在附图中：
图1A至图1D为说明根据现有技术制造CIS的方法的剖视图；
图2A至图2D为说明根据本发明制造CIS的制造方法的剖视图。
具体实施方式
以下详细说明本发明的优选实施例，其实例在附图中示出。
图2A至图2D为说明根据本发明制造CIS的制造方法的剖视图。
参照图2A，在由外延层形成的半导体衬底100上形成STI(未示出)。通过形成STI，将器件隔离区与有源区分离。
随后，将P型杂质注入有源区部分以形成P阱102，其中有源区部分属于半导体衬底100上除了STI区之外的部分。该有源区部分限定在半导体衬底100中除了要形成PD部分之外的其它部分。这里，未形成P阱102的其它区域限定为P子衬底101。
随后，在半导体衬底100上依次沉积氧化物层和多层栅，并进行蚀刻，使得氧化物层和多层栅宽度相同，以形成堆叠了栅极氧化物层130和多层栅140的栅极图案。
随后，在半导体衬底100上形成第一光致抗蚀剂(未示出)，以覆盖要形成光电二极管(PD)和相邻的传输晶体管的部分。此后，利用第一光致抗蚀剂层作为掩模，注入n型杂质离子，以形成n型轻掺杂漏极(LDD)区。
随后，形成第二光致抗蚀剂层(未示出)，该第二光致抗蚀剂层覆盖除了要形成PD部分之外的部分。利用第二光致抗蚀剂层作为掩模，将n型杂质离子注入半导体衬底中，以形成PDN型(PDN)区110。
此后，利用第三光致抗蚀剂(未示出)作为掩模，注入P型杂质离子，以在PDN区110的表面形成PDP型区120，其中第三光致抗蚀剂具有露出PDN区110的一部分表面的形状。
随后，在去除第三光致抗蚀剂层之后，在包括栅极氧化物层130和多层栅140的半导体衬底100的整个表面上沉积间隔氮化物层150。这里，间隔氮化物层由SiN形成。
参照图2B，在间隔氮化物层150的整个表面上涂覆光致抗蚀剂，并进行曝光和显影，以形成光致抗蚀剂图案160。这里，光致抗蚀剂图案具有覆盖PD区和一部分多层栅的形状。
随后，利用光致抗蚀剂图案160作为掩模，蚀刻间隔氮化物层150，以形成间隔氮化物层图案150a。将间隔氮化物层150蚀刻掉之后，留下间隔氮化物层图案包括第一间隔氮化物层图案150a和第二间隔氮化物层图案150b。这里，第一间隔氮化物层图案150a具有覆盖PD区110的形状，第二间隔氮化物层图案150b具有留在露出的多层栅140的侧壁上的形状。
参照图2C，利用第一和第二间隔氮化物层图案150a和150b以及多层栅140作为掩模，注入杂质离子，以形成源/漏极区155。
参照图2D，在多层栅140和半导体衬底100的露出部分形成自对准硅化物，并留下多层栅140以及第一和第二间隔氮化物层图案150a和150b。在此情况下，自对准硅化物形成在n型LDD区145上和多层栅140的露出部分上。
如上所述，根据本发明制造CIS的方法在蚀刻间隔氮化物层的工艺中留下了PD区110和120，形成源/漏极区，并进行自对准硅化物工艺。因此，在蚀刻间隔氮化物层时，可防止在PD区的表面可能产生的损伤。
在根据本发明的CIS中，在PD区上形成间隔氮化物层之后留下间隔氮化物层的情况下，为了防止当PD区暴露时，在PD的表面由于悬挂键(dangling bond)所导致的暗电流的产生，在杂质注入工艺中留下间隔氮化物层。
在本发明的制造CIS的过程中，根据产品的不同，离子注入工艺条件需要稍作修改。根据产品的不同，在间隔氮化物层工艺之后，可能不在PD区上进行离子注入工艺。在进行离子注入工艺的情况下，离子注入工艺在制造间隔氮化物层之前进行，或者通过控制离子注入的注射区域进行离子注入工艺。
在根据本发明制造CIS的方法中，可以在非自对准硅化物工艺中消除由等离子体损伤引起的PMOS的阈值电压的波动。根据现有技术，非自对准硅化物工艺在以下条件下进行：在自对准硅化物区形成厚度约40的氧化物层剩余物，并且在自对准硅化物的预清洗工艺中，使用稀释的HF(DHF)溶液去除厚度约50的氧化物层残余物。另一方面，根据本发明的CIS，由于在蚀刻间隔氮化物层之后，氧化物层的剩余层厚度为100，因此使用DHF溶液去除125的氧化物层。
本发明的CIS具有以下效果。
第一，由于没有去除PD区上的间隔氮化物层，因此可以消除在s间隔氮化物层的反应离子蚀刻(RIE)工艺期间施加的表面损伤，减少了泄漏电子的产生，从而防止了由暗电流引起的误操作。
第二，由于省略了非自对准硅化物工艺，因此可以通过简化工艺降低缺陷率。
第三，可以消除在进行非自对准硅化物的RIE时由等离子体损伤引起的PMOS阈值电压的波动问题。
第四，能够更安全地保护PD区，可防止由于PD的泄漏特性引起的暗电流的增大，并使其减小。
对于所属领域技术人员明显的是，可以对本发明做各种修改和变化。因此，本发明意在覆盖落入所附权利要求及其等同物范围内的本发明的所有修改和变化。
Claims (4)
1.一种制造互补金属氧化物半导体图像传感器的方法，该方法包括：
在半导体衬底上形成彼此分离的多个多层栅；
在所述多个多层栅中的一个预定多层栅的旁边部分注入杂质，以形成光电二极管区；
在包括所述多个多层栅的所述半导体衬底的整个表面上形成间隔氮化物层；
选择性地去除所述间隔氮化物层，以形成覆盖所述光电二极管区的第一间隔件图案和在所述多层栅的剩余部分的侧壁上的第二间隔件图案；
利用所述第一和第二间隔件图案作为掩模，注入杂质，以在所述多层栅的旁边部分露出的所述半导体衬底部分中形成源/漏极区；以及
在所述多层栅中以及所述半导体衬底的露出部分形成自对准硅化物。
2.如权利要求1所述的方法，还包括，在形成所述多个多层栅之前，沉积栅极氧化物层。
3.如权利要求2所述的方法，还包括，在选择性地去除所述间隔氮化物层之后，去除该栅极氧化物层的露出部分。
4.如权利要求2所述的方法，还包括，在形成所述自对准硅化物之前，对露出部分进行预清洗。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134172 | 2005-12-29 | ||
| KR20050134172 | 2005-12-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1992215A true CN1992215A (zh) | 2007-07-04 |
Family
ID=38214347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101701767A Pending CN1992215A (zh) | 2005-12-29 | 2006-12-25 | 制造cmos图像传感器的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070155039A1 (zh) |
| CN (1) | CN1992215A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102487067A (zh) * | 2010-12-02 | 2012-06-06 | 索尼公司 | 固态成像装置和制造固态成像装置的方法 |
| CN113345903A (zh) * | 2021-05-31 | 2021-09-03 | 长江存储科技有限责任公司 | 制造三维存储器的方法及三维存储器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720474B1 (ko) * | 2005-06-17 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100291179B1 (ko) * | 1998-06-29 | 2001-07-12 | 박종섭 | 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법 |
| US7405757B2 (en) * | 2002-07-23 | 2008-07-29 | Fujitsu Limited | Image sensor and image sensor module |
| KR100508086B1 (ko) * | 2002-09-11 | 2005-08-17 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR20040036087A (ko) * | 2002-10-23 | 2004-04-30 | 주식회사 하이닉스반도체 | 광의 파장에 따라 포토다이오드의 깊이가 다른 씨모스이미지센서 및 그 제조 방법 |
| US6974715B2 (en) * | 2002-12-27 | 2005-12-13 | Hynix Semiconductor Inc. | Method for manufacturing CMOS image sensor using spacer etching barrier film |
| WO2004084305A1 (ja) * | 2003-03-19 | 2004-09-30 | Fujitsu Limited | 半導体装置及びその製造方法、並びに撮像装置 |
| US7122408B2 (en) * | 2003-06-16 | 2006-10-17 | Micron Technology, Inc. | Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation |
| US7250647B2 (en) * | 2003-07-03 | 2007-07-31 | Micron Technology, Inc. | Asymmetrical transistor for imager device |
| TWI235411B (en) * | 2003-07-23 | 2005-07-01 | Samsung Electronics Co Ltd | Self-aligned inner gate recess channel transistor and method of forming the same |
-
2006
- 2006-12-25 CN CNA2006101701767A patent/CN1992215A/zh active Pending
- 2006-12-27 US US11/646,803 patent/US20070155039A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102487067A (zh) * | 2010-12-02 | 2012-06-06 | 索尼公司 | 固态成像装置和制造固态成像装置的方法 |
| CN102487067B (zh) * | 2010-12-02 | 2016-05-11 | 索尼公司 | 固态成像装置和制造固态成像装置的方法 |
| CN113345903A (zh) * | 2021-05-31 | 2021-09-03 | 长江存储科技有限责任公司 | 制造三维存储器的方法及三维存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070155039A1 (en) | 2007-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4051059B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US7338832B2 (en) | CMOS image sensor and method of fabricating the same | |
| US8440540B2 (en) | Method for doping a selected portion of a device | |
| CN101419977B (zh) | 图像传感器及其制造方法 | |
| CN1819252A (zh) | 固态图像拾取装置及其制造方法 | |
| JP2005072236A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2013065862A (ja) | プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法 | |
| JP5458135B2 (ja) | 固体撮像素子の製造方法 | |
| CN1992224A (zh) | 互补金属氧化物半导体图像传感器的制造方法 | |
| CN1941393A (zh) | Cmos图像传感器及其制造方法 | |
| CN1819234A (zh) | Cmos图像传感器及其制造方法 | |
| CN1992215A (zh) | 制造cmos图像传感器的方法 | |
| US20090068784A1 (en) | Method for Manufacturing of the Image Sensor | |
| US20080157256A1 (en) | Cmos image sensor and method of manufacturing thereof | |
| JP2022075793A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20070034884A (ko) | 씨모스 이미지 센서 제조방법 | |
| US7179675B2 (en) | Method for fabricating image sensor | |
| US20080124830A1 (en) | Method of manufacturing image sensor | |
| CN1921131A (zh) | Cmos图像传感器及其制造方法 | |
| CN1747175A (zh) | Cmos图像传感器以及用于制作它的方法 | |
| CN101064279A (zh) | 图像感测元件及其制作方法 | |
| KR100670539B1 (ko) | 단결정 실리콘 성장 방식을 이용한 씨모스 이미지센서제조 방법 | |
| KR100644523B1 (ko) | 암신호를 감소시킬 수 있는 이미지센서의 제조 방법 | |
| JP2002190587A (ja) | 固体撮像装置の製造方法 | |
| KR20060077122A (ko) | 광 특성을 향상시킬 수 있는 이미지센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |