[go: up one dir, main page]

CN1988172A - 异质结双极晶体管及其制造方法 - Google Patents

异质结双极晶体管及其制造方法 Download PDF

Info

Publication number
CN1988172A
CN1988172A CNA2006101690508A CN200610169050A CN1988172A CN 1988172 A CN1988172 A CN 1988172A CN A2006101690508 A CNA2006101690508 A CN A2006101690508A CN 200610169050 A CN200610169050 A CN 200610169050A CN 1988172 A CN1988172 A CN 1988172A
Authority
CN
China
Prior art keywords
collector layer
layer
mentioned
collector
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101690508A
Other languages
English (en)
Other versions
CN1988172B (zh
Inventor
村山启一
田村彰良
宫本裕孝
宫岛贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1988172A publication Critical patent/CN1988172A/zh
Application granted granted Critical
Publication of CN1988172B publication Critical patent/CN1988172B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明的目的在于提供可以再现性良好且高成品率地制造的、在抗击穿性上优良的异质结双极晶体管，其特征在于，具备辅助集电极层、集电极层、以及具有比构成基极层的半导体还大的能带间隙的发射极层；集电极层具有形成在辅助集电极层上的第1集电极层、形成在第1集电极层上的第2集电极层、以及形成在第2集电极层和基极层之间的第3集电极层；构成第1集电极层的半导体不同于构成第3集电极层以及第2集电极层的半导体；第2集电极层的杂质浓度比辅助集电极层的杂质浓度还低，且比第3集电极层的杂质浓度还高。

Description

异质结双极晶体管及其制造方法
技术领域
本发明涉及异质结双极晶体管，特别是涉及InGaP/GaAs异质结双极晶体管。
背景技术
在发射极中使用了能带间隙大的半导体的异质结双极晶体管(Heterojunction Bipo1ar Transistor：HBT)，作为用于便携式电话等中的高频模拟元件正在被实用化。特别是，在发射极中使用了InGaP的InGaP/GaAs HBT，由于价带的不连续(ΔEc)大，故电流放大系数(HFE)的温度依存性小，作为高可靠性的器件，预计今后其使用方法将会越发广泛。
以下，使用附图来说明一般的InGaP/GaAs HBT的器件结构(例如，参照专利文献1)。
图1是表示npn型InGaP/GaAs HBT结构的剖面图。
如图1所示，该InGaP/GaAs HBT中，在半绝缘性GaAs衬底201上，层叠高浓度地添加了n型杂质而形成的n+型GaAs辅助集电极层202。另外，在该辅助集电极层202上，顺序层叠低杂质浓度的n型或者无掺杂的GaAs集电极层203、高杂质浓度的p型GaAs基极层207、n型InGaP发射极层208，这些层构成在辅助集电极层202上限定范围而形成的凸部。进一步，在发射极层208上，顺序层叠n型GaAs发射极覆盖层209和低接触电阻的n型InGaAs发射极接触层210，这些发射极覆盖层209和发射极接触层210构成在发射极层208上限定范围而形成的第2段的凸部。
在此，在发射极接触层210上，形成例如Ti/Pt/Au等发射极电极251。另外，在发射极层208上，以与基极层207接触的方式，形成从在发射极覆盖层209周边露出的发射极层208热扩散、且含有Pt的多层金属等基极电极252。进一步，在辅助集电极层202上形成AuGe/Ni/Au等集电极电极253。进一步，还为了将本HBT从其他HBT中电隔离，在衬底201以及辅助集电极层202的元件周边区域，通过离子注入和非活性化热处理形成从辅助集电极层202到衬底201的元件隔离区域254。
[专利文献1]
(日本)特开2000-260783号公报
但近年InGaP/GaAs类HBT的使用用途扩大，即使限于便携式电话机的发送放大器，不仅在以往的CDMA方式而且在GSM方式的终端发送部中作为功率器件的实用化也都在研究中。在GSM方式中使用时，要求HBT对过输入以及负载变化耐性更高。例如，WCDMA方式中的抗击穿的要求电平达到Vs＝4.2V且VSWR＝8∶1，但GSM方式中的抗击穿的要求电平达到Vs＝4.5V且VSWR＝20∶1，在GSM方式中要求更高的抗击穿性。由此，为了将InGaP/GaAs类HBT应用在GSM方式的发送放大器中，必须满足该抗击穿电平，但在以往的InGaP/GaAs HBT技术中，不可能满足所要求的抗击穿电平。
在此，对HBT的击穿现象进行以下说明。
图2是表示在图1中所示的以往InGaP/GaAs HBT的集电极电压Vc-集电极电流Ic特性，以及将在各基极电流Ib中的晶体管击穿的点标出的击穿曲线的图。
如图2所示，HBT的击穿分为在低电流区域A中的击穿和在高电流区域B中的击穿，不论在低电流区域A还是在高电流区域B，GSM方式的功率工作中的器件的击穿都发生在与负载曲线重合时。
图3A、3B、3C是表示本发明人对图1示出的以往HBT进行的电场强度模拟结果的图。在图3A、3B、3C中，横轴表示从发射极层表面到辅助集电极层的距离，纵轴表示各电流值下的电场强度。另外，图3A是表示在低电流区域A(例如，IB＝1μA)的图，图3B是表示在低电流区域A和高电流区域B之间(例如，IB＝10μA)的图，图3C是表示在高电流区域B(例如，IB＝34μA)的图。
由图3A、3B、3C，知道在低电流区域A中，在基极-集电极界面施加最大电场，在基极-集电极界面发生成为器件击穿要因的雪崩击穿(图3A)，若电流增大，浓度超过集电极浓度的电子注入集电极(Kirk效应)，则被施加最大电场的区域从基极一侧向辅助集电极一侧移动(图3B)。另外，能够定性地证实若进一步增大电流，则在集电极-辅助集电极界面施加最大电场(图3C)，在集电极-辅助集电极界面发生成为器件击穿要因的雪崩击穿。而且，由作者A.Sze著的参考书Semiconductor Devices(半导体器件)第2版第147页，对该现象进行详细说明。
由上面所述，知道为了提高HBT的抗击穿性，需要缓解在上述低电流区域A中的基极-集电极之间的电场集中、以及在高电流区域B中的集电极-辅助集电极之间的电场集中的任一个。为了降低在上述低电流区域A中的基极-集电极之间的电场集中，提出许多方案，以下示出其中一例。
图4是表示在抗击穿性上优良的HBT结构的剖面图。
如图4所示，该HBT中，在半绝缘性GaAs衬底301上顺序层叠辅助集电极层302、集电极层303、基极层306、发射极层307、发射极覆盖层308、以及发射极接触层309。
在此，集电极层303具有由与辅助集电极层302接触的5×1016cm-3左右的中杂质浓度的第1集电极层304和与基极层306接触的无掺杂或低杂质浓度的第2集电极层305的2层构成的结构。
另外，在发射极接触层309上形成发射极电极351，在发射极层307上形成基极电极352，在辅助集电极层302上形成集电极电极353。进一步，在衬底301以及辅助集电极层302的元件周边区域形成元件隔离区域354。
图5A、5B、5C是表示本发明人对第2集电极层305由膜厚800nm的低杂质浓度的GaAs层构成、第1集电极层304由膜厚200nm的中杂质浓度的n型GaAs构成、集电极层303的总计膜厚是1000nm的图4中示出的HBT以及图1中示出的以往HBT，进行电场强度的模拟结果的图。在图5A、5B、5C中，横轴表示从发射极层表面到辅助集电极层的距离，纵轴表示各电流值下的电场强度。另外，图5A是表示在低电流区域A(例如，IB＝1μA)的图，图5B是表示在低电流区域A和高电流区域B之间(例如，IB＝10μA)的图，图5C是表示在高电流区域B(例如，IB＝34μA)的图。
由图5A、5B、5C，知道具有上述结构的HBT，无论在低电流区域A还是在高电流区域B，与图1中示出的以往的HBT相比较，电场都能被抑制得低，能够证实很难发生雪崩击穿。即，HBT的抗击穿性提高。而且，在Skyworks的发明(美国专利号：US6,531,721 B1)中对该方法有详细记载。
但是，在具有上述结构的HBT中，当集电极层303的膜厚在1000nm以上成为非常厚时，不能很好进行使集电极层303的表面露出的蚀刻控制，加工的难度飞跃性地提升了。
这时，也考虑通过对集电极层303或辅助集电极层302使用由相对于第1集电极层304、第2集电极层305或辅助集电极302的蚀刻耐性高的材料构成、且起到蚀刻阻止层作用的层，来提高加工再现性，但一般为了起到蚀刻阻止层作用而使用的材料是AlGaAs或者InGaP等，多数相对于GaAs，能带间隙大，在集电极层中产生导带不连续的多。其结果，由导带不连续引起的集电极电阻的增大，或由于载流子的积蓄、滞留效应产生晶体管的高频特性的劣化。另外，在蚀刻阻止层中使用有序的InGaP时，由于在InGaP内产生载流子的背离(location)而发生局部的电场集中，因此抗击穿性恶化。进一步，也考虑当使用与上面所述的材料不同的材料作为蚀刻阻止层时，结晶性恶化，基极层或基极-发射极界面的缺陷能级增加，引起β衰减或可靠性降低。
发明内容
本发明鉴于这样的问题，目的在于提供可以再现性良好且高成品率地制造在抗击穿性上优良的HBT。
为了达到上述目的，本发明的异质结双极晶体管，其特征在于，包括：辅助集电极层；集电极层，形成在上述辅助集电极层上；基极层，形成在上述集电极层上；以及发射极层，形成在上述基极层上，由具有比构成上述基极层的半导体还大的能带间隙的半导体构成；上述集电极层具有形成在上述辅助集电极层上的第1集电极层、形成在上述第1集电极层上的第2集电极层、以及形成在上述第2集电极层和上述基极层之间的第3集电极层；构成上述第1集电极层的半导体不同于构成上述第3集电极层以及第2集电极层的半导体；上述第2集电极层的杂质浓度比上述辅助集电极层的杂质浓度还低，且比上述第3集电极层的杂质浓度还高。在此，上述第1集电极层也可以由AlGaAs构成，具有在上述辅助集电极层的杂质浓度以上的杂质浓度。另外，上述第3集电极层也可以由2层以上的杂质浓度不同的层构成，上述第3集电极层的杂质浓度也可以从与上述基极层的界面向与上述第2集电极层的界面阶段性变高。
采用该结构，集电极层具有低杂质浓度的半导体层和中杂质浓度的半导体层，如图5A、5B、5C所示，能够缓解电场集中，使HBT的抗击穿性提高。另外，因为第1集电极层由与第3集电极层以及第2集电极层不同的半导体构成，第1集电极层在集电极层的蚀刻时起到作为蚀刻阻止层的作用，所以能够提高采用蚀刻的加工稳定性，能够再现性良好且高成品率地制造HBT。即，能够实现可以再现性良好且高成品率地制造在抗击穿性上优良的异质结双极晶体管。
另外，上述第1集电极层也可以由InGaP构成，具有在上述辅助集电极层的杂质浓度以上的杂质浓度。
采用该结构，由于通过将第1集电极层的杂质浓度提高为例如18次幂数量级，能够降低第1集电极层的电阻，因此能够不使集电极电阻增加而高耐压化、还提高成品率。
另外，上述第1集电极层也可以由具有被无序化的结构的InGaP构成。
采用该结构，因为InGaP的掺杂效率提高，能够使第1集电极层的杂质浓度变高，所以能够进一步降低第1集电极层的电阻。另外，由于能够防止InGaP中的载流子的背离(location)，因此能够抑制电场集中，还能够使异质结双极晶体管的抗击穿性提高。
另外，上述第1集电极层也可以由InGaAs构成。
采用该结构，由于第1集电极层由相对于GaAs、能带间隙小的InGaAs构成，在集电极层内不发生导带不连续(δEc)，因此能够不使集电极电阻增加而高耐压化，而且提高成品率。另外，通过载流子的积蓄、滞留效应，能够抑制晶体管的高频特性的劣化。即，能够实现高性能的异质结双极晶体管。另外，由于能够在能带间隙小的InGaAs层上形成集电极电极，因此比以往能够降低集电极电阻。
另外，上述第1集电极层也可以由与上述辅助集电极层相接的无掺杂或掺杂的InGaP层以及与上述第2集电极层相接的杂质浓度比上述InGaP层的杂质浓度还高的半导体层构成。
采用该结构，能够降低δEc，进一步实现高性能的异质结双极晶体管。
另外，上述InGaP层也可以具有被无序化的结构。
采用该结构，因为InGaP的掺杂效率提高，能够提高第1集电极层的杂质浓度，所以能够进一步降低第1集电极层的电阻。另外，由于能够防止InGaP中的载流子的背离(location)，因此能够抑制电场集中，还能够使异质结双极晶体管的抗击穿性提高。
另外，上述第1集电极层的膜厚也可以在5nm以上、50nm以下。
采用该结构，因为几乎不存在由第1集电极层引起的电阻增大，所以在抑制特性劣化的同时使抗击穿性提高，还能够提高成品率。
另外，上述第2集电极层的杂质浓度也可以是3×1016～2×1017cm-3，上述第3集电极层的杂质浓度也可以低于3×1016cm-3。
采用该结构，在大的电流区域中，能够效果良好地缓解电场集中。
另外，上述第2集电极层的膜厚也可以是在400nm以上，上述第3集电极层的膜厚也可以是在600nm以下。
采用该结构，能够效果良好地缓解电场集中。
另外，本发明的一种异质结双极晶体管的制造方法，其特征在于包括以下步骤：第1步骤，在半导体衬底上顺序层叠辅助集电极层、第1集电极层、第2集电极层、第3集电极层、基极层以及发射极层；以及第2步骤将上述发射极层、基极层、第3集电极层以及第2集电极层的一部分蚀刻，以便露出上述第1集电极层；在上述第1步骤中，层叠由与构成上述第3集电极层以及第2集电极层的半导体不同的半导体构成的第1集电极层、杂质浓度比上述辅助集电极层的杂质浓度还低且比上述第3集电极层的杂质浓度还高的第2集电极层、以及由具有比构成上述基极层的半导体还大的能带间隙的半导体构成的发射极层。
若采用该制造方法，则通过用相对于第3集电极层以及第2集电极层具有蚀刻的选择性的半导体构成第1集电极层，能够使第1集电极层在集电极的蚀刻时起到作为蚀刻阻止层的作用，所以提高采用蚀刻的加工性，能够再现性良好且高成品率地制造异质结双极晶体管。
发明效果如下：
若采用本发明，与以往的InGaP/GaAs异质结双极晶体管相比较，能够加工性良好地制造具有高抗击穿性的异质结双极晶体管。即，能够实现可以再现性良好且高成品率地制造在抗击穿性上优良的异质结双极晶体管。
由此，采用本发明，能够示出InGaP/GaAs HBT作为在GSM方式的终端发送部的功率放大器的新的用途，因此本发明的实用价值非常大。
附图说明
图1是表示以往HBT结构的剖面图。
图2是表示HBT的Vc-Ic曲线以及击穿曲线的图。
图3A～3C是表示在HBT中的电场强度的模拟结果的图。
图4是表示在抗击穿性上优良的HBT结构的剖面图。
图5A～5C是表示在HBT中的电场强度的模拟结果的图。
图6是表示涉及本发明的第1实施方式的HBT结构的剖面图。
图7A～7E表示涉及第1实施方式的HBT的制造方法的剖面图。
图8是表示涉及本发明的第2实施方式的HBT结构的剖面图。
图9A～9E表示涉及第2实施方式的HBT的制造方法的剖面图。
符号说明
101、201、301  衬底
102、202、302  辅助集电极层
103、304、403  第1集电极层
104、305  第2集电极层
105  第3集电极层
106、207、306  基极层
107、208、307  发射极层
108、209、308  发射极覆盖层
109、210、309  发射极接触层
110、203、303、410  集电极层
141、142、143  光致抗蚀剂(光刻胶)掩膜
151、251、351  发射极电极
152、252、352  基极电极
153、253、353  集电极电极
154、254、354  元件隔离区域
具体实施方式
以下，使用附图对本发明的实施方式中的异质结双极晶体管进行更详细说明。
(第1实施方式)
图6是表示本发明的第1实施方式中的HBT结构的剖面图。
如图6所示，该HBT中，在半绝缘性GaAs构成的衬底101上，形成由以5×1018cm-3的高浓度掺杂n型杂质的n+型GaAs构成的辅助集电极层102。在辅助集电极层102上形成掺杂成n型的集电极层110，在集电极层110上形成由以4×1019cm-3的高浓度掺杂杂质的膜厚100nm的p型GaAs构成的基极层106。在基极层106上，形成由以3×1017cm-3的杂质浓度掺杂成n型的InGaP构成、且具有比基极层106更大的能带间隙的发射极层107。这些集电极层110、基极层106以及发射极层107被加工成隔离基极区域那样的凸型的形状，而形成基极岛区域。在发射极层107上，以凸部形状层叠由以3×1018cm-3的杂质浓度掺杂成n型的膜厚200nm的GaAs构成的发射极覆盖层108、和由以1×1019cm-3的杂质浓度掺杂成n型的膜厚100nm的InGaAs构成的发射极接触层109，形成发射极岛区域。
在辅助集电极层102露出了的部分上形成的集电极窗上，通过蒸镀形成作为集电极电极153的AuGe/Ni/Au等。另外，在发射极接触层109上，形成Pt/Ti/Pt/Au等发射极电极151，在发射极覆盖层108周边的发射极层107露出了的部分上，以与基极层106进行欧姆接触的方式从发射极层107上热扩散杂质而形成的Pt/Ti/Pt/Au等，作为基极电极152形成。
集电极层110由形成在辅助集电极层102上的第1集电极层103、形成在第1集电极层103上的第2集电极层104、以及形成在第2集电极层104和基极层106之间的第3集电极层105构成。
在此，第1集电极层103由与构成第3集电极层105以及第2集电极层104的半导体不同的半导体构成。例如，第1集电极层103由以杂质浓度在辅助集电极层102的杂质浓度以上的5×1018cm-3掺杂的膜厚30nm的具有被无序的结构的n型InGaP构成。这时，由于第1集电极层103的膜厚在5nm以上、50nm以下，因此几乎不存在由第1集电极层103引起的电阻的增大，能够抑制HBT的特性劣化。另外，若第1集电极层103的杂质浓度为18次幂数量级的高浓度，则能够降低第1集电极层103的电阻，能够抑制HBT的特性劣化进一步下降。
另外，第2集电极层104由杂质浓度比辅助集电极层102的杂质浓度还低、且比第3集电极层105的杂质浓度还高的半导体构成。例如，第2集电极层104由以5×1016cm-3的杂质浓度掺杂的膜厚400nm的n型GaAs构成。
进一步，第3集电极层105由以杂质浓度比第2集电极层104的杂质浓度还低的半导体构成。例如，第3集电极层105由以5×1015cm-3的杂质浓度掺杂的膜厚600nm的n型GaAs，或者无掺杂的i型GaAs构成。这时，由于第2集电极层104的杂质浓度在3×1016cm-3～2×1017cm-3的范围内，第3集电极层105的杂质浓度在无掺杂～3×1016cm-3的范围内，因此在大的电流区域中，能够效果良好地缓解电场集中。另外，由于第2集电极层104的膜厚是在400nm以上，第3集电极层105的膜厚是在600nm以下，因此能够效果良好地缓解电场集中。
接着，参照图7A～7E的同时对具有上述结构的HBT的制造方法进行说明。图7A～7E是表示HBT的制造方法的剖面图。
首先，如图7A所示，通过MBE法(分子束外延法)或者MOCVD法(有机金属化学汽相生长法)等结晶生长法，在半绝缘性GaAs衬底101上，顺序层叠由以5×1018cm-3的高浓度掺杂n型杂质的n+型GaAs构成的辅助集电极层102、由以5×1018cm-3的杂质浓度掺杂成n型的膜厚30nm的InGaP构成的第1集电极层103、由以5×1016cm-3的杂质浓度掺杂成n型的膜厚400nm的GaAs构成的第2集电极层104、由以5×1015cm-3的杂质浓度掺杂成n型的膜厚600nm的GaAs构成的第3集电极层105、由以4×1019cm-3的杂质浓度掺杂成p型的膜厚100nm的GaAs构成的基极层106、由以3×1017cm-3的杂质浓度掺杂成n型的膜厚50nm的InGaP构成的发射极层107、由以3×1018cm-3的杂质浓度掺杂成n型的膜厚200nm的GaAs构成的发射极覆盖层108、由以1×1019cm-3的杂质浓度掺杂成n型的膜厚100nm的InGaAs构成的发射极接触层109。
接着，如图7B所示，使用光致抗蚀剂掩膜141保护发射极岛区域，使用磷酸、过氧化氢、水的混合液顺序蚀刻发射极接触层109以及发射极覆盖层108的一部分，形成发射极岛区域。这时，发射极层107几乎不被蚀刻。
接着，如图7C所示，使用其他光致抗蚀剂掩膜142保护基极岛区域，使用用水稀释后的盐酸选择性地蚀刻发射极层107的一部分后，以该发射极层107为掩膜，使用磷酸、过氧化氢、水的混合液顺序去除基极层106、第3集电极层105以及第2集电极层104的一部分，而形成基极岛区域。这时，形成基极岛区域的蚀刻是由InGaP构成的第1集电极层103起到作为蚀刻阻止层的作用的、相对于磷酸、过氧化氢类的蚀刻液的蚀刻阻止的选择蚀刻，因此与以往的技术相比较，能够使形成基极岛区域时的蚀刻深度的精度大幅提高。其后，以第2集电极层104为掩膜，使用与在基极层106、第3集电极层105以及第2集电极层104的蚀刻中使用的蚀刻液不同、且用水稀释后的盐酸，选择蚀刻露出了的第1集电极层103。这时，由GaAs构成的辅助集电极层102起到作为蚀刻阻止层的作用。而且，作为蚀刻阻止层的第1集电极层103的膜厚在5nm以上即足可，例如只要在30nm左右即可足够达到作为蚀刻阻止的作用。
接着，如图7D所示，为了将制造的HBT从其他HBT中电隔离，而形成元件隔离区域154。即，形成光致抗蚀剂掩膜143后，在辅助集电极层102上，以加速电压100keV、剂量6×1013cm-3的离子注入为条件进行He离子注入。
之后是一般的HBT制造方法，故省略详细说明，如图7E所示，经过顺序形成集电极电极153、发射极电极151以及基极电极152的工序，以及形成绝缘膜的工序，而形成HBT。
如上所述，若采用本实施方式的HBT，则集电极层110具有低杂质浓度的半导体层和中杂质浓度的半导体层。因此，如图5A、5B、5C所示，能够缓解电场集中，能够使HBT的抗击穿性提高。另外，InGaP以及GaAs的蚀刻选择比，在使用盐酸类的蚀刻气体的乾式蚀刻中是30倍以上，在使用磷酸类的腐蚀剂的湿式蚀刻中是100倍以上。然后，若采用本实施方式的HBT，则第3集电极层105以及第2集电极层104由GaAs构成，第1集电极层103由相对于GaAs具有蚀刻选择性的InGaP构成，因此第1集电极层103在集电极层110的蚀刻时起到作为蚀刻阻止层的作用。其结果，能够提高采用蚀刻的加工性，因此能够再现性良好且高成品率地制造HBT。即，能够实现可以再现性良好且高成品率地制造在抗击穿性上优良的HBT。
另外，若采用本实施方式的HBT，则第1集电极层103由具有被无序化的结构的InGaP构成。由此，InGaP的掺杂效率提高，能够提高第1集电极层103的杂质浓度，因此能够降低第1集电极层103的电阻，抑制由第1集电极层103引起的电阻的增加。另外，能够防止InGaP中载流子的背离(location)，因此能够抑制电场集中，能够使HBT的抗击穿性也提高。
(第2实施方式)
图8是表示本发明的第2实施方式中的HBT结构的剖面图。
如图8所示，该HBT中，在半绝缘性GaAs构成的衬底101上，顺序层叠辅助集电极层102、集电极层410、基极层106、发射极层107、发射极覆盖层108、以及发射极接触层109。这时，集电极层410、基极层106及发射极层107被加工成隔离基极区域凸型的形状，形成基极岛区域。另外，发射极覆盖层108以及发射极接触层109，以凸部形状层叠，形成发射极岛区域。
在第1集电极层403露出了的部分上形成的集电极窗上，通过蒸镀形成作为集电极电极153的AuGe/Ni/Au等。另外，在发射极接触层109上，形成Pt/Ti/Pt/Au等发射极电极151，在发射极覆盖层108周边的发射极层107露出了的部分上，以与基极层106进行欧姆接触的方式从发射极层107上热扩散杂质而形成Pt/Ti/Pt/Au等，作为基极电极152形成。
集电极层410由形成在辅助集电极层102上的第1集电极层403、形成在第1集电极层403上的第2集电极层104、以及形成在第2集电极层104和基极层106之间的第3集电极层105构成。
在此，第1集电极层403由与构成第3集电极层105以及第2集电极层104的半导体不同的半导体构成。例如，第1集电极层403由以杂质浓度在辅助集电极层102的杂质浓度以上的5×1018cm-3掺杂的膜厚30nm的InGaAs构成。这时，若使第1集电极403的In组分比上升则晶格不匹配变大，其后形成的基极层106以及发射极层107的结晶性变差。因此，重要的是第1集电极层403的膜厚不能超过临界膜厚。第1集电极层403的膜厚是30nm，In组分比小于0.3，例如设为0.24，因此，可以不使结晶性恶化而形成第1集电极层403上的层。
接着，参照图9A～9E对具有上述结构的HBT的制造方法进行说明。图9A～9E是表示HBT的制造方法的剖面图。
首先，如图9A所示，通过MBE法(分子束外延法)或者MOCVD法(有机金属化学汽相生长法)等结晶生长法，在半绝缘性GaAs衬底101上，顺序层叠由以5×1018cm-3的高浓度掺杂n型杂质的n+型GaAs构成的辅助集电极层102、由以5×1018cm-3的杂质浓度掺杂成n型的膜厚30nm的InGaAs构成的第1集电极层403、由以5×1016cm-3的杂质浓度掺杂成n型的膜厚400nm的GaAs构成的第2集电极层104、由以5×1015cm-3的杂质浓度掺杂成n型的膜厚600nm的GaAs构成的第3集电极层105、由以4×1019cm-3的杂质浓度掺杂成p型的膜厚100nm的GaAs构成的基极层106、由以3×1017cm-3的杂质浓度掺杂成n型的膜厚50nm的InGaP构成的发射极层107、由以3×1018cm-3的杂质浓度掺杂成n型的膜厚200nm的GaAs构成的发射极覆盖层108、由以1×1019cm-3的杂质浓度掺杂成n型的膜厚100nm的InGaAs构成的发射极接触层109。
接着，如图9B所示，使用光致抗蚀剂掩膜141保护发射极岛区域，使用磷酸、过氧化氢、水的混合液顺序蚀刻发射极接触层109以及发射极覆盖层108的一部分，形成发射极岛区域。这时，发射极层107几乎不被蚀刻。
接着，如图9C所示，使用其他光致抗蚀剂掩膜142保护基极岛区域，使用用水稀释后的盐酸选择性地蚀刻发射极层107的一部分后，以该发射极层107为掩膜，使用柠檬酸、过氧化氢、水的混合液顺序去除基极层106、第3集电极层105以及第2集电极层104的一部分，而形成基极岛区域。这时，形成基极岛区域的蚀刻是由InGaAs构成的第1集电极层403起到作为蚀刻阻止层的作用的、相对于柠檬酸、过氧化氢类的蚀刻液的蚀刻阻止的选择蚀刻，因此与以往的技术相比较，能够使形成基极岛区域时的蚀刻深度的精度大幅提高。
接着，如图9D所示，为了将制造的HBT从其他HBT中电隔离，而形成元件隔离区域154。即，形成光致抗蚀剂掩膜143后，在辅助集电极层102上，以加速电压100keV、剂量6×1013cm-3的离子注入为条件进行He离子注入。
接着，如图9E所示，形成使形成集电极电极153的区域开口的光致抗蚀剂掩膜后，在第1集电极层403上通过蒸镀形成作为集电极电极153的AuGe/Ni/Au，剥离(举离：lift-off)光致抗蚀剂掩膜上的金属而形成集电极电极153。这时，不必最终去除由InGaAs构成的第1集电极层403，保留集电极电极153形成部分的第1集电极层403，在能带间隙小的InGaAs上形成集电极电极153，从而可以降低集电极接触电阻。之后是一般的HBT制造方法，故省略详细说明，经过顺序形成发射极电极151以及基极电极152的工序，以及形成绝缘膜的工序，而形成HBT。
如上所述，若采用本实施方式的HBT，利用与第1实施方式的HBT相同的理由，能够实现可以再现性良好且高成品率地制造在抗击穿性上优良的HBT。
另外，若采用本实施方式的HBT，因为在第1集电极层403上使用能带间隙小的InGaAs，所以可以制造比第1实施方式的HBT还低的电阻的HBT。
以上，基于实施方式对于本发明的HBT进行说明，但本发明并不限于该实施方式。在不脱离本发明的要旨的范围内，本领域的技术人员能想到的各种变形也包含在本发明的范围内。
例如，在上述实施方式的HBT中，作为构成第1集电极层的半导体以InGaP单层以及InGaAs为例，但也可以用由与辅助集电极层102相接且具有被无序化的结构的掺杂或无掺杂的InGaP、和与第2集电极层104相接且杂质浓度比该InGaP还高的GaAs的层叠体构成。
另外，在上述实施方式的HBT中，作为构成第1集电极层的半导体以InGaP以及InGaAs为例，但用AlGaAs也能够得到同样的效果。例如，第1集电极层也可以由以在辅助集电极层的杂质浓度以上的杂质浓度掺杂的AlGaAs构成。在作为第1集电极层使用AlGaAs时，在湿式蚀刻中作为蚀刻液使用柠檬酸、过氧化氢类的腐蚀剂液，在乾式蚀刻中使用盐酸类的蚀刻气体。由此，第1集电极层起到作为蚀刻阻止层的作用，与使用InGaP以及InGaAs时同样，能够使基极岛区域形成时的蚀刻加工精度大幅提高。
另外，在上述实施方式的HBT中，作为构成第3集电极层105的半导体以由低杂质浓度的单层结构的半导体为例，但也可以是杂质浓度从与基极层的界面向与第2集电极层104的界面阶段性变高的2层以上的层叠结构的半导体。另外，也可以是杂质浓度从与基极层的界面向与第2集电极层104的界面分级变化的结构的半导体。
另外，在上述实施方式中，作为构成发射极层107的半导体以InGaP为例，但由AlGaAs构成也能够得到同样的效果。
另外，在上述实施方式中，通过湿式蚀刻去除第1集电极层的一部分，但也可以通过乾式蚀刻去除。在第1集电极层由InGaAs构成时，使用盐酸类的蚀刻气体。
工业上利用的可能性
本发明可以用于异质结双极晶体管，特别是用于GSM方式的终端发送部中的功率放大器等。

Claims (16)

1.一种异质结双极晶体管，其特征在于，包括：
辅助集电极层；
集电极层，形成在上述辅助集电极层上；
基极层，形成在上述集电极层上；以及
发射极层，形成在上述基极层上，由具有比构成上述基极层的半导体还大的能带间隙的半导体构成；
上述集电极层具有形成在上述辅助集电极层上的第1集电极层、形成在上述第1集电极层上的第2集电极层、以及形成在上述第2集电极层和上述基极层之间的第3集电极层；
构成上述第1集电极层的半导体不同于构成上述第3集电极层以及第2集电极层的半导体；
上述第2集电极层的杂质浓度比上述辅助集电极层的杂质浓度还低，且比上述第3集电极层的杂质浓度还高。
2.根据权利要求1记载的异质结双极晶体管，其特征在于：
上述第1集电极层由InGaP构成，具有在上述辅助集电极层的杂质浓度以上的杂质浓度。
3.根据权利要求2记载的异质结双极晶体管，其特征在于：
上述第1集电极层由具有被无序化的结构的InGaP构成。
4.根据权利要求1记载的异质结双极晶体管，其特征在于：
上述第1集电极层由InGaAs构成。
5.根据权利要求1记载的异质结双极晶体管，其特征在于：
上述第1集电极层由AlGaAs构成，具有在上述辅助集电极层的杂质浓度以上的杂质浓度。
6.根据权利要求1记载的异质结双极晶体管，其特征在于：
上述第1集电极层由与上述辅助集电极层相接的无掺杂或掺杂的InGaP层以及与上述第2集电极层相接的杂质浓度比上述InGaP层的杂质浓度还高的半导体层构成。
7.根据权利要求6记载的异质结双极晶体管，其特征在于：
上述InGaP层具有被无序化的结构。
8.根据权利要求1记载的异质结双极晶体管，其特征在于：
上述第1集电极层的膜厚在5nm以上、50nm以下。
9.根据权利要求1记载的异质结双极晶体管，其特征在于：
上述第3集电极层由2层以上的杂质浓度不同的层构成。
10.根据权利要求1记载的异质结双极晶体管，其特征在于：
上述第3集电极层的杂质浓度从与上述基极层的界面向与上述第2集电极层的界面阶段性地变高。
11.根据权利要求1记载的异质结双极晶体管，其特征在于：
上述第2集电极层的杂质浓度是3×1016～2×1017cm-3，
上述第3集电极层的杂质浓度低于3×1016cm-3。
12.根据权利要求1记载的异质结双极晶体管，其特征在于：
上述第2集电极层的膜厚是在400nm以上，
上述第3集电极层的膜厚是在600nm以下。
13.一种异质结双极晶体管的制造方法，其特征在于，包括以下步骤：
第1步骤，在半导体衬底上顺序层叠辅助集电极层、第1集电极层、第2集电极层、第3集电极层、基极层以及发射极层；以及
第2步骤，将上述发射极层、基极层、第3集电极层以及第2集电极层的一部分蚀刻，以便露出上述第1集电极层；
在上述第1步骤中，层叠由与构成上述第3集电极层以及第2集电极层的半导体不同的半导体构成的第1集电极层、杂质浓度比上述辅助集电极层的杂质浓度还低且比上述第3集电极层的杂质浓度还高的第2集电极层、以及由具有比构成上述基极层的半导体还大的能带间隙的半导体构成的发射极层。
14.根据权利要求13记载的异质结双极晶体管的制造方法，其特征在于：
上述异质结双极晶体管的制造方法还包括第3步骤，使用与在上述第2集电极层以及第3集电极层蚀刻中使用的蚀刻液不同的蚀刻液，将露出的上述第1集电极层的一部分蚀刻。
15.根据权利要求14记载的异质结双极晶体管的制造方法，其特征在于：
在上述第1步骤中，层叠由InGaP构成的第1集电极层、由GaAs构成的第2集电极层、以及由GaAs构成的第3集电极层。
16.根据权利要求13记载的异质结双极晶体管的制造方法，其特征在于：
在上述第1步骤中，层叠由InGaAs构成的第1集电极层、由GaAs构成的第2集电极层以及由GaAs构成的第3集电极层。
CN2006101690508A 2005-12-22 2006-12-19 异质结双极晶体管 Expired - Fee Related CN1988172B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP370916/2005 2005-12-22
JP2005370916A JP2007173624A (ja) 2005-12-22 2005-12-22 ヘテロ接合バイポーラトランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
CN1988172A true CN1988172A (zh) 2007-06-27
CN1988172B CN1988172B (zh) 2010-07-14

Family

ID=37837030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101690508A Expired - Fee Related CN1988172B (zh) 2005-12-22 2006-12-19 异质结双极晶体管

Country Status (4)

Country Link
US (1) US7728357B2 (zh)
EP (1) EP1801884A3 (zh)
JP (1) JP2007173624A (zh)
CN (1) CN1988172B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937846A (zh) * 2010-09-10 2011-01-05 上海宏力半导体制造有限公司 SiGe HBT晶体管及其制造方法
CN104995724A (zh) * 2013-02-18 2015-10-21 株式会社村田制作所 双极型晶体管
CN106876271A (zh) * 2017-02-10 2017-06-20 江苏能华微电子科技发展有限公司 氮化镓功率三极管的制作方法
WO2018040245A1 (zh) * 2016-08-31 2018-03-08 厦门市三安光电科技有限公司 一种hbt制造方法
CN108206136A (zh) * 2016-12-19 2018-06-26 株式会社村田制作所 双极型晶体管及其制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005406A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及び製造方法
JP5160071B2 (ja) * 2006-11-16 2013-03-13 ルネサスエレクトロニクス株式会社 ヘテロ接合バイポーラトランジスタ
JP2008182036A (ja) * 2007-01-24 2008-08-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4524298B2 (ja) * 2007-06-04 2010-08-11 パナソニック株式会社 半導体装置の製造方法
JP5295593B2 (ja) * 2008-03-13 2013-09-18 パナソニック株式会社 半導体装置
JP2010183054A (ja) * 2009-01-06 2010-08-19 Panasonic Corp ヘテロ接合バイポーラトランジスタ及びその製造方法
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
US9054065B2 (en) * 2012-04-30 2015-06-09 Skyworks Solutions, Inc. Bipolar transistor having collector with grading
US9419567B2 (en) 2012-06-14 2016-08-16 Skyworks Solutions, Inc. Process-compensated HBT power amplifier bias circuits and methods
CN103597742A (zh) 2012-06-14 2014-02-19 西凯渥资讯处理科技公司 包含相关系统、装置及方法的功率放大器模块
US11355585B2 (en) 2019-10-01 2022-06-07 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a charge control structure for a bipolar junction transistor
US11563084B2 (en) 2019-10-01 2023-01-24 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming an emitter for a bipolar junction transistor
US11404540B2 (en) 2019-10-01 2022-08-02 Analog Devices International Unlimited Company Bipolar junction transistor, and a method of forming a collector for a bipolar junction transistor
CN113130638B (zh) * 2020-01-14 2024-08-20 全新光电科技股份有限公司 高坚固性的异质结双极型晶体管

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108339A (ja) * 1989-09-22 1991-05-08 Hitachi Ltd ヘテロ接合バイポーラトランジスタおよびその製造方法
US5270223A (en) * 1991-06-28 1993-12-14 Texas Instruments Incorporated Multiple layer wide bandgap collector structure for bipolar transistors
US5631477A (en) * 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
JPH10321640A (ja) * 1997-05-16 1998-12-04 Toshiba Corp 半導体装置及びその製造方法
JP3634976B2 (ja) 1999-03-11 2005-03-30 株式会社日立製作所 半導体装置，その製造方法，高周波電力増幅装置および無線通信装置
JP3730483B2 (ja) * 2000-06-30 2006-01-05 株式会社東芝 バイポーラトランジスタ
JP2002261271A (ja) * 2001-03-01 2002-09-13 Nec Corp 半導体装置及びその製造方法
US6531721B1 (en) * 2001-12-27 2003-03-11 Skyworks Solutions, Inc. Structure for a heterojunction bipolar transistor
JP3573737B2 (ja) * 2002-01-18 2004-10-06 Ｎｅｃ化合物デバイス株式会社 ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路
US20040188712A1 (en) * 2002-10-08 2004-09-30 Eic Corporation Heterojunction bipolar transistor having non-uniformly doped collector for improved safe-operating area
JP2005039169A (ja) * 2003-06-30 2005-02-10 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2005197440A (ja) * 2004-01-07 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
JP2007005406A (ja) 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及び製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937846A (zh) * 2010-09-10 2011-01-05 上海宏力半导体制造有限公司 SiGe HBT晶体管及其制造方法
CN104995724A (zh) * 2013-02-18 2015-10-21 株式会社村田制作所 双极型晶体管
CN104995724B (zh) * 2013-02-18 2017-09-01 株式会社村田制作所 双极型晶体管
WO2018040245A1 (zh) * 2016-08-31 2018-03-08 厦门市三安光电科技有限公司 一种hbt制造方法
CN108206136A (zh) * 2016-12-19 2018-06-26 株式会社村田制作所 双极型晶体管及其制造方法
CN110459470A (zh) * 2016-12-19 2019-11-15 株式会社村田制作所 双极型晶体管及其制造方法
CN106876271A (zh) * 2017-02-10 2017-06-20 江苏能华微电子科技发展有限公司 氮化镓功率三极管的制作方法

Also Published As

Publication number Publication date
EP1801884A3 (en) 2009-08-26
US20070145412A1 (en) 2007-06-28
JP2007173624A (ja) 2007-07-05
EP1801884A2 (en) 2007-06-27
CN1988172B (zh) 2010-07-14
US7728357B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
CN1988172A (zh) 异质结双极晶体管及其制造方法
US10636897B2 (en) Semiconductor device having a collector layer including first-conductivity-type semiconductor layers
US20140231876A1 (en) pHEMT and HBT integrated epitaxial structure
US20130320402A1 (en) pHEMT HBT INTEGRATED EPITAXIAL STRUCTURE AND A FABRICATION METHOD THEREOF
CN100565913C (zh) 半导体装置
US6903388B2 (en) Hetero-junction bipolar transistor and manufacturing method thereof
CN113764519B (zh) 异质结双极晶体管
JP6242678B2 (ja) 窒化物半導体素子及びその製造方法
US7301181B2 (en) Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum
CN108206136A (zh) 双极型晶体管及其制造方法
US6683332B2 (en) Heterojunction bipolar transistor and manufacturing method therefor including electrode alloyed reaction layers
JP2007335586A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
JP5160071B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2002299603A (ja) 半導体装置
JP2001035857A (ja) 化合物ヘテロバイポーラトランジスタおよびその製造方法
US20060284212A1 (en) Hetero-junction bipolar transistor and manufacturing method thereof
US20100171151A1 (en) Heterojunction bipolar transistor and manufacturing method thereof
JP4818985B2 (ja) ヘテロ接合バイポーラトランジスタ
JP5217110B2 (ja) 半導体装置
JP2005159112A (ja) 半導体装置および半導体装置の製造方法
JP3857609B2 (ja) 化合物半導体装置の製造方法
JPH08191055A (ja) 化合物半導体装置およびその製造方法
US20200194573A1 (en) Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer
JP2001044212A (ja) ヘテロ・バイポーラ半導体装置
JPH11330087A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100714

Termination date: 20131219