[go: up one dir, main page]

CN1947262A - Ldmos晶体管及其制作方法 - Google Patents

Ldmos晶体管及其制作方法 Download PDF

Info

Publication number
CN1947262A
CN1947262A CNA2005800131613A CN200580013161A CN1947262A CN 1947262 A CN1947262 A CN 1947262A CN A2005800131613 A CNA2005800131613 A CN A2005800131613A CN 200580013161 A CN200580013161 A CN 200580013161A CN 1947262 A CN1947262 A CN 1947262A
Authority
CN
China
Prior art keywords
substrate
hole
semiconductor device
metal layer
guide plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800131613A
Other languages
English (en)
Other versions
CN1947262B (zh
Inventor
G·马
C·阿伦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1947262A publication Critical patent/CN1947262A/zh
Application granted granted Critical
Publication of CN1947262B publication Critical patent/CN1947262B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10W20/0245—
    • H10W20/20—
    • H10W20/2125—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体器件包含半导体衬底(1，12)、在衬底的顶部上的绝缘层(8)、横向场效应晶体管，此横向场效应晶体管包含设置在衬底中的漏区(2)和源区(3)以及设置在衬底上绝缘层内的栅极(4)、设置在漏区上方绝缘体层顶部上的漏极导板(29)、设置在源区上方绝缘体层顶部上的源极导板(25)、设置在由漏极导板和源极导板所限定的区域外面绝缘体层顶部上的栅极导板(20)、第一耦接结构，此第一耦接结构包含用来耦接漏极导板与漏区的通孔(2+)、以及第二耦接结构，此第二耦接结构包含用来耦接源极导板与源区的通孔(23)。

Description

LDMOS晶体管及其制作方法
本申请涉及到LDMOS晶体管结构。
LDMOS晶体管结构被广泛地用作诸如高电压MOS场效应晶体管之类的多种晶体管用途的半导体器件。LDMOS晶体管包含轻掺杂的漏区来提高击穿电压。但LDMOS晶体管在其高频性能方面由于栅极与漏极之间的反馈电容Cdg而受到限制。图1示出了本领域中已知的一种LDMOS晶体管。晶片包含例如具有外延层12的p+衬底1，其包括注入在表面上以分别提供漏和源区的n型区2和3。衬底1的背面包含晶片背面金属层9，其可以由金或铝制成，并用于接地和源极接触的目的。通常用诸如氧化硅之类的绝缘体层8来覆盖外延层12，其中设置多晶硅或硅化物栅极4来覆盖漏极2与源极3之间的沟道。在此层的顶部上通常是钝化层11。依赖于技术，此示例性LDMOS晶体管中的源极3可以被p-阱5环绕。由金或铝或者任何其它适当的金属制成的电极6和7延伸穿过绝缘层8，以便为LDMOS器件提供接地和漏极电位。
通常为了减小反馈电容，已知如图1所示延伸源极导板(runner)6来覆盖栅极4。栅极4上的这种所谓的场板使栅极与漏极之间的栅漏电容Cgd有效地去耦，但不使栅极与源极导板之间的栅源电容Cgs有效地去耦。此外产生了更高的源漏电容。而且需要源极接地。为此，在常规LDMOS晶体管中提供p+源极注入10。可以用离子注入来产生这种所谓的p+沉块(sinker)10。该p+沉块与p阱区5有效地合并，并由此从源极接触6到达背面金属层9。由于背面金属层被接地，因此p+沉块10提供了源电极6与地之间的连接。这种连接产生了相当大量的源极电阻，这进一步限制了器件的高频性能。
根据本发明，引入了一种新的晶体管结构。
一种半导体器件可以包含半导体衬底、在衬底的顶部上的绝缘层、横向场效应晶体管，此横向场效应晶体管包含设置在衬底中的漏区和源区以及设置在衬底上绝缘层内的栅极、设置在漏区上方绝缘体层顶部上的漏极导板、设置在源区上方绝缘体层顶部上的源极导板、设置在由漏极导板和源极导板限定的区域外面绝缘体层顶部上的栅极导板、第一耦接结构，此第一耦接结构包含用来耦接漏极导板与漏区的通孔、以及第二耦接结构，此第二耦接结构包含用来耦接源极导板与源区的通孔。
第一和第二耦接结构还可以包含设置在通孔底部的势垒金属层。第一和第二耦接结构还可以包含设置在通孔顶部的势垒金属层。底部势垒金属层可以具有环绕通孔的托盘(saucer)的截面轮廓。底部势垒金属层可以包含包围通孔的侧壁。底部势垒金属层可以包含与通孔间隔开的侧壁。底部势垒金属层可以由钛-氮化钛构成。顶部势垒金属层可以由钛-铂构成。通孔可以包含钨。沉块结构可以被提供成从衬底的顶部到达底部。背面金属层可以被提供成设置在衬底的底部表面上。阱结构可以被提供成环绕源区。衬底通孔可以被提供在源区内，位于源极导板下方，从衬底的顶部到达衬底的底部。可以用钨或铜来填充衬底通孔。背面金属层可以被提供成设置在衬底的底部表面上，并且势垒金属层在钨或铜填充的衬底通孔与背面金属层之间。源区与通孔之间的势垒金属层可以以其至少部分地覆盖栅极的方式延伸以形成场板。此场板可以覆盖栅极的部分顶部表面以及面对漏极导板的栅极的侧。此场板可以在单个位置处与势垒金属层耦接。此场板可以从势垒金属层延伸，以便覆盖栅极的部分左、顶和右侧。第一耦接结构可以包含多个通孔。第二耦接结构也可以包含多个通孔。场板可以包含至少一个开孔(cut out)区。衬底可以包含p+衬底和p-外延层。
制作半导体器件的方法可以包含下列步骤：
-提供包含横向场效应晶体管的衬底，此横向场效应晶体管包含设置在衬底中的漏区和源区，
-在衬底的顶部上淀积第一绝缘层，
-在漏和源区的顶部上分别形成至少一个窗口结构，
-在窗口结构内淀积势垒金属层，
-在衬底的顶部上淀积第二绝缘层，
-在势垒金属层顶部上绝缘层内形成通孔，
-用金属填充通孔，
-对表面进行平面化，
-在表面上通孔的上方淀积导板结构。
此方法还可以包含下述步骤：在淀积导板之前，在通孔的顶部上淀积第二势垒金属层。此势垒金属层可以通过与窗口的边缘重叠而具有托盘的截面轮廓。势垒金属层可以由钛-氮化钛构成。第二势垒金属层可以由钛-铂构成。可以用钨来填充通孔。此方法还可以包含下述步骤：在淀积势垒金属层之前，在源区内形成从衬底的顶部到达衬底的底部的衬底通孔。可以用铜来填充此衬底通孔。势垒金属层可以被延伸，以便至少部分地覆盖形成在淀积于势垒金属层上的绝缘层内的栅极。此方法还可以包含注入沉块的步骤，其从位于源极势垒金属层处的衬底的表面到达衬底的底部。衬底可以包含p+衬底和p-外延层。
另一种半导体器件也可以包含半导体衬底、在衬底的顶部上的绝缘体层、横向场效应晶体管，此横向场效应晶体管包含设置在衬底中的漏区和源区以及设置在衬底上绝缘体层内的栅极、设置在漏区上方绝缘体层中的漏极导板、设置在源区上方绝缘体层中的源极导板、设置在由漏极导板和源极导板限定的区域外面绝缘体层中的栅极导板、第一耦接结构，此第一耦接结构包含用来耦接漏极导板与漏区的通孔、第二耦接结构，此第二耦接结构包含用来耦接源极导板与源区的通孔，其中，第一和第二耦接结构还包含设置在通孔的顶部和底部处的势垒金属层、从衬底的顶部到达底部的沉块结构、以及设置在衬底的底部表面上的背面金属层。
源区与通孔之间的势垒金属层可以以其至少部分地覆盖栅极的方式延伸以形成场板。衬底可以包含p+衬底和p-外延层。
另一种半导体器件可以包含半导体衬底、在衬底的顶部上的绝缘体层、横向场效应晶体管，此横向场效应晶体管包含设置在衬底中的漏区和源区以及设置在衬底上绝缘体层内的栅极、设置在漏区上方绝缘体层中的漏极导板、设置在源区上方绝缘体层中的源极导板、设置在由漏极导板和源极导板限定的区域外面绝缘体层中的栅极导板、第一耦接结构，此第一耦接结构包含用来耦接漏极导板与漏区的通孔、第二耦接结构，此第二耦接结构包含用来耦接源极导板与源区的通孔，其中，第一和第二耦接结构还包含设置在通孔的顶部和底部处的势垒金属层、在源区内的位于源极导板下方从衬底的顶部到达衬底的底部的用金属填充的衬底通孔、以及设置在衬底的底部表面上的背面金属层和填充的衬底通孔与背面金属层之间的势垒金属层。
源区与通孔之间的势垒金属层可以以其至少部分地覆盖栅极的方式被延伸，以便形成场板。衬底可以包含p+衬底和p-外延层。
另一种半导体器件可以包含半导体衬底、在衬底的顶部上的绝缘体层、背面金属层、横向场效应晶体管，此横向场效应晶体管包含设置在衬底中的漏区和源区以及设置在衬底上绝缘体层内的栅极、设置在漏区上方绝缘体层中的漏极导板、设置在源区上方绝缘体层中的源极导板、设置在由漏极导板和源极导板限定的区域外面绝缘体层中的栅极导板、第一耦接结构，此第一耦接结构包含用来耦接漏极导板与漏区的通孔、第二耦接结构，此第二耦接结构包含用来耦接源极导板与背面金属层的通孔。
第一和第二耦接结构还可以包含设置在通孔的底部处的势垒金属层。第一和第二耦接结构还可以包含设置在通孔的顶部处的势垒金属层。底部势垒金属层可以由钛-氮化钛构成。第二耦接结构的通孔可以包含绝缘的侧壁层。可以用钨来填充第二耦接结构的通孔。此通孔还可以包括覆盖钨层的钽-氮化钽-铜晶种层。可以用铜来填充此通孔。可以提供环绕源区的阱结构和/或至少部分地覆盖栅极的场板。此场板可以覆盖栅极的部分顶部表面以及面对漏极导板的栅极的侧。第一耦接结构可以包含多个通孔。第二耦接结构也可以包含多个通孔。第二耦接结构还可以包含用来耦接源极导板与源区的源极通孔。此源极通孔包含可以设置在源极通孔的顶部和底部的势垒金属层。底部势垒金属层可以具有环绕通孔的托盘的截面轮廓。顶部和底部势垒金属层可以由钛-氮化钛构成。源极通孔可以包含钨。第二耦接结构可以包含设置成交替图案的多个通孔和源极通孔。此衬底也可以包含p+衬底和p-外延层。
制作半导体器件的另一方法可以包含下列步骤：
-提供包含横向场效应晶体管的衬底，此横向场效应晶体管包含设置在衬底中的漏区和源区以及设置在淀积于衬底顶部上的绝缘层中的栅极结构，
-在衬底的顶部上执行平面化工艺，
-在衬底的顶部上形成硬掩模，其分别在漏和源区的顶部上包括至少一个窗口结构，
-通过该窗口在衬底内刻蚀至少一个通孔，
-用金属填充通孔，
-在通孔顶部上形成金属导板结构，
-研磨衬底的底部表面，以便暴露通孔内的金属。
用金属填充通孔的步骤可以包含下列步骤：
-在通孔中淀积绝缘层，
-在通孔内淀积金属。
淀积绝缘层的步骤可以包括下列步骤：
-在通孔中淀积未掺杂的硅玻璃，
-利用钛-氮化钛对通孔进行溅射和退火。
淀积金属的步骤可以包括下列步骤：
-在通孔中淀积钨，
-利用钽-氮化钽/铜层对通孔进行溅射，
-用铜填充通孔。
此方法还可以包含下述步骤：在形成金属导板之前，在通孔顶部上淀积势垒金属层。在用金属填充通孔的步骤之后，可以通过化学机械抛光来平面化衬底的顶部表面。此方法还可以包含在通孔的暴露金属上淀积势垒金属层的步骤。此方法也可以包含在衬底背面上淀积金属层的步骤。此衬底可以包含p+衬底和p-外延层。
对于本领域技术人员来说，从下列附图、描述、以及权利要求中，本公开的其它技术优点将是显而易见的。本申请的各种实施方案仅仅得到所述优点的子集。没有一个优点对各个实施方案来说是决定性的。
结合附图参照下列描述，可以获得本公开的更为完整的理解及其优点，在这些附图中，相似的参考数字表示相似的特征，且其中：
图1是根据现有技术的包括晶体管结构的半导体晶片的局部截面图；
图2是根据本发明第一实施方案的包括晶体管结构的半导体晶片的局部截面图；
图3A-3D示出了根据本发明制造晶体管的不同示例性制造步骤，
图4是根据本发明另一实施方案的包括晶体管结构的半导体晶片的局部截面图，
图5是根据本发明另一实施方案的包括晶体管结构的半导体晶片的局部截面图，
图6是根据本发明另一实施方案的包括晶体管结构的半导体晶片的局部截面图，
图7A和7B是根据本发明另一实施方案的包括晶体管结构的半导体晶片的局部截面图，
图8是图7A和7B所示的LDMOS晶体管的局部顶视图，
图9是图5和6所示的LDMOS晶体管的局部顶视图，
图10是根据本发明另一实施方案的包括晶体管结构的半导体晶片沿图13和15中所示的线的局部截面图，
图11是根据本发明另一实施方案的包括晶体管结构的半导体晶片沿图12和13中所示的线的局部截面图，
图12是图10和11所示的场板的另一实施方案的局部顶视图，
图13是图10和11所示的场板的另一实施方案的局部顶视图，
图14A-E示出了制造如图10所示的通孔结构的不同示例性制造步骤，以及
图15是根据本发明另一实施方案的包括晶体管结构的半导体晶片沿图10中所示的线的局部截面图。
转向附图，现在将描述本申请的示例性实施方案。图2示出了诸如轻掺杂漏极MOS晶体管(LDMOS)之类的示例性n-p-n横向场效应晶体管。如图1所示，相对于根据现有技术的晶体管，相似的区域具有相似的数字。形成和设置用于漏极、栅极以及源极的相应导板的不同概念被用于这种改进的晶体管结构。图2也示出了具有p-外延层12的p+型衬底以及由例如金构成的背面金属层9。N-型漏区和源区2、3被提供在p-外延层12内。源区3被较强掺杂的p-阱5环绕。通过离子注入，产生了从源极接触向下到达衬底的背面的p+沉块区10。漏极导板29和源极导板25被淀积在相应的漏区和源区2、3上方的氧化物层8的顶部上。在漏极和源极导板限定的区域外面，栅极导板20位于氧化物层8的顶部上源极导板25的左侧。依赖于晶体管的结构，栅极导板20可以在单个区域(图2中未示出)处与栅极耦接。由此，源极导板25有效地使栅极导板与漏极导板29隔绝。漏极导板29、源极导板25、以及栅极导板20可以由诸如金或铝之类的适当金属制成。源极导板25通过通孔23与源区3耦接。可以用钨或任何其它适当的金属来填充此通孔23。在氧化物层8顶部上的金源极导板25与钨通孔23之间，可以淀积用作势垒金属层的薄的钛-铂层，并根据导板25的形状对其进行刻蚀。此势垒层改善了由不同金属构成的导板与通孔之间的耦接，并且从而其材料依赖于导板与通孔分别所用的材料。具有托盘的截面轮廓的特殊势垒层22位于钨通孔23与源区3/沉块10之间源区3和沉块10的顶部上。该层22可以由钛-氮化钛制成。此外，该势垒层22改善了源区3/沉块10与通孔之间的耦接，并且由此其材料依赖于源区与通孔分别所用的材料。
相似的结构被用于由漏极导板29、钛-铂层28、钨通孔27、以及钛-氮化钛层26构成的漏极。层22和26可以具有图2所示的托盘的截面轮廓。这些耦接势垒层22和26的不同实施方案被示于图2中。层26紧密环绕钨通孔27，而层22在钨通孔23的侧壁之间提供了间隙。但两种类型都可以被用于漏极耦接和源极耦接。势垒金属层21、24以及28在相同的制作步骤中被淀积和刻蚀。由此，势垒金属层21也在该步骤中被提供用于导板20。
图3A-3D示出了这种晶体管结构的制作工艺的示例性步骤。首先，如图3A所示，在已经产生漏区2和源区3之后，相对薄的氧化物层被施加到衬底。利用适当的光刻蚀技术，产生了窗口31，其中淀积薄的钛-氮化钛层22，以便形成图3B所示的势垒金属层22和26。这些层22和26可以具有如上所述并在图2中示出的托盘的截面轮廓。接着，另一氧化物层8被淀积，且栅极结构4，例如由多晶硅和硅化钛构成的双层栅极，可以形成在此氧化物层内，如本领域中已知的(图3中未示出)。势垒金属层22、26与相应的源极导板和漏极导板的耦接按照下述形成。如图3C所示，光刻蚀技术再次被用来产生相应的通孔32。然后，如图3D所示，分别用钨23、27来填充此通孔32。在钨通孔23、27的顶部上，可以淀积和刻蚀形成势垒金属21、24、以及28的钛-铂层。该附加层提供了钨通孔23、27与随后的金或铝导板25、29之间的耦接。最后，钝化层11被淀积，以便覆盖金属导板和氧化物层。这些步骤可以容易地并入已知的制造工艺中。
图4示出了另一实施方案，此实施方案不需要p+沉块来提供源电极的接地。再次，相似的结构具有相似的数字。在该实施方案中，仅仅采用p-衬底1。可选地，可以以通常的方式来提供图1和2中所示的p+衬底和p-外延层结构。在该实施方案中，源极金属势垒40也具有不同于漏极金属势垒26的形式，由此，金属势垒26完全环绕通孔27，而金属势垒40相对于通孔23提供了间隙。代替前面图中所示的p+沉块，仅仅提供了源电极与背面金属层9之间的直接连接。为此，产生了基本形成穿过衬底1从而耦接背面晶片9与势垒金属层40的孔的衬底通孔41。用由例如钛-铂构成的第一薄势垒层42以及金金属层9来覆盖衬底1的背面。用钨或铜来填充通孔的大部分，以便提供源电极的直接和永久接地。薄层42被用来提供由金构成的背面层9与钨或铜填充的衬底通孔41之间的耦接。在采用不同的金属来填充衬底通孔或用于背面层的情况下，可以采用不同的材料用于耦接层42。
图5示出了相似于图4所示的另一实施方案。但该增强也可以被应用于图2所示的实施方案。在该另一实施方案中，托盘轮廓的势垒层40在右侧水平延伸通过延伸部50。场板51从该延伸部50延伸，其覆盖栅极4。由此，此场板51覆盖栅极4的大部分，以减小任何栅漏电容。延伸部50向着栅极4水平延伸。该延伸部优选可以在与层40相同的水平上。于是场板51覆盖栅极4的左侧、顶部，并向下到达栅极4的右侧。此场板然后可以如图5所示沿势垒金属26的方向进一步延伸。但此场板可以延伸得不太远。例如，场板51可以仅在右侧向下延伸到与在左侧相同的水平以完全覆盖栅极4。如图4所示，势垒金属40通过从衬底1的顶部表面穿过源区3、5向下到达金属层9的衬底通孔41与背面金属层9耦接。势垒金属层42再次被提供在金属层9与衬底通孔41之间。
图8示出了晶体管的一些结构的顶视图。此图是通过导板20、25、以及29的切割。但为了更好地观察，一些元件可以被省略，并且其它的被另外示出(诸如通孔和栅极等)。栅极导板20包含沿场板40/51的侧延伸的条形形状。栅极导板在一个或多个位置处与栅极4耦接。但该连接在图8中未示出。源极导板25也以条形形状在场板40的区域内延伸。示出了示例性的不同通孔23。如在该实施方案中可见的，通孔23优选具有正方形占用空间(footprint)。但依赖于设计和技术，通孔23可以被组合成单个的沟槽状通孔。源极导板25由于通过如例如图7A或7B分别示出的沉块或通孔被耦接，因此不具有任何其它的连接。场板51可以包含多个开孔80。图8示出了两个开孔80，但可以提供更多的开孔。而且，场板也可以被提供在不具有开孔80的一个单块中。在右侧，漏极导板26也具有条形形状，并平行于源极导板延伸。图8中再次示出了多个通孔27。这些通孔也具有正方形占用空间。依赖于技术和设计，矩形占用空间也是可以的，或该多个通孔可以被合并成单个的细长沟槽状通孔。
图6示出了相似于图5所示的另一实施方案。但该增强也可以被应用于图2所示的实施方案。在该另一实施方案中，场板60仅仅覆盖栅极4的顶部的一部分和面对漏极导板29的栅极4的侧。此场板60与金属势垒40之间的耦接可以被提供在不同的地方(此截面图中未示出)。由此，此场板60仅仅覆盖栅极4的那些部分，以减小任何栅漏电容。场板51由此覆盖栅极4的顶部的大部分，并向下到达栅极4的右侧。此场板60然后可以如图6所示沿势垒金属26的方向进一步延伸。但此场板可以延伸得不太远。例如，场板60可以仅在右侧向下延伸到与势垒金属层26相同的水平。
结合图2所示的实施方案，图7A示出了相对于图6所示的场板相同的结构。类似地，结合图2所示的实施方案，图7B示出了相对于图5所示的场板相同的结构。在图7A和7B中，再次用数字51来表示场板，并用数字50来表示连接场板51与金属势垒40的桥。代替衬底通孔，如图7A和7B所示，该实施方案采用从与源区3、5相邻的衬底的表面向下到达背面金属层9的p+-沉块10。图9示出了图5和6所示的晶体管的一些结构的顶视图。此图也是通过导板20、25、以及29的切割。如相对于图8所示的，为了更好地观察，一些元件可以被省略，并且其它的被另外示出。栅极导板20包含沿场板40；60/70的侧平行延伸的条形形状。栅极导板在一个或多个位置处与栅极4耦接。该连接也未在图9中示出。源极导板25也以条形形状在场板40的区域内延伸。示出了示例性的不同通孔23和下面的通孔41。如在该实施方案中可见的，通孔23优选具有正方形占用空间，且下面的衬底通孔41具有细长的矩形占用空间。依赖于设计和技术，下面的衬底通孔41可以被组合成沟槽状的单个通孔。类似地，如果可能和需要，通孔23可以被组合成单个的沟槽状通孔。源极导板25由于通过如图5和6分别示出的通孔被耦接，因此在该示例性实施方案中不具有任何其它的连接。此处场板也包含两个开孔90。但可以提供更多或更少的开孔。在右侧，漏极导板29也具有条形形状，并平行于源极导板延伸。图9中再次示出了多个通孔27。依赖于技术和设计，矩形占用空间也是可以的，或该多个通孔27可以被合并成单个的细长沟槽状通孔。
图10示出了相似于图8所示的实施方案的根据本发明的另一实施方案的顶视图。但在该实施方案中，不同类型的通孔结构被用来耦接源极导板25与背面金属层9和源区3、5。“空白块”表示图13所示的仅仅耦接导板25与源区3、5的通孔结构130。这些通孔130优选具有正方形占用空间。“填充块”表示图15所示的耦接源区3、5与背面金属层9的通孔结构250。这些通孔250优选具有矩形占用空间。由此，如图10所示，使用了一系列交替的通孔结构250和130。在该特定实施方案中，使用了类型130的3个通孔以及类型250的5个通孔。但不同类型通孔的特定位置是一种设计选择。尽管如此，相似于图10所示的交替图案是优选的。依赖于技术和设计，相同类型的相邻通孔可以被组合成单个的沟槽状通孔。图10中的短划线表示图13中和图15中所示的包括通孔130和250的截面图。
图15示出了由图10中的底部短划线所表示的截面图。在此截面中，场板110仅仅覆盖栅极4的顶部的一部分和面对漏极导板29的栅极4的侧。此场板60与金属势垒40之间的耦接可以被提供在不同的地方(此截面图中未示出，见图13)。由此，此场板60仅仅覆盖栅极4的那些部分，以减小任何栅漏电容。场板110由此覆盖栅极4的顶部的大部分，并向下到达栅极4的右侧。此场板110然后可以沿势垒金属26的方向进一步延伸。但此场板可以延伸得不太远。例如，场板110可以仅在右侧向下延伸到与势垒金属层26相同的水平。如在图15中可见的，在导板25与势垒金属层140之间没有提供通孔。在晶体管的该特定截面中，仅通孔250通过势垒金属层42提供源区3、5与背面层9之间的连接。
图11示出了相似于图10所示的实施方案的根据本发明的另一实施方案的顶视图。不同类型的通孔结构再次被用来耦接源极导板与背面金属层9以及源区3、5。“空白块”表示图13所示的仅仅耦接导板25与源区3、5的通孔结构130。这些通孔130优选具有正方形占用空间。“填充块”表示图12和14所示的耦接导板25与背面金属层9的通孔结构100。这些通孔100优选具有矩形占用空间。依赖于技术和设计，相同类型的相邻通孔也可以被组合成单个的沟槽状通孔。场板的结构使得场板支撑(proper)110仅仅在其中通孔130用来耦接导板25与源区3的位置处被连接到势垒金属140。桥部分120再次被用来连接势垒金属140与场板支撑110。
图11示出了上部和下部连接的桥部分处的开孔。但其它的设计选择是可以的，例如，宽度与通孔130周围的势垒金属大约相同的条可以连接场板110与势垒金属140。图8-11示出了所有导板的条形形状以及场板结构40、50、51/60/70；140、120、110和开孔80、90的矩形形状。但这些元件的形状不是决定性的，并且可以根据设计和技术采用其它适当的形状。例如，开孔80可以延伸到图8中的顶部和/或底部，使得仅仅单个桥50连接场板元件40和51。或者，可以在场板的元件40与51之间提供3个以上的耦接。类似地，可以如图9所示在元件40与60/70之间仅仅提供单个连接。场板的特定设计依赖于诸如电阻、电容、以及其它影响因素之类的多个参数。
在图12中，相似的元件再次具有相似的数字。如上所述，与图6所示的实施方案的不同之处在于，单个通孔结构100将源极导板24、25与背面金属层9耦接。金属势垒层105再次被淀积在通孔结构100与背面金属层9之间。
在图13中，形成了相似于图2中所示的结构。与图2的实施方案的不同之处在于，由于图12中所示的通孔结构被用在图10和11所示的其它位置处，因此不存在沉块结构。
图14A-E示出了产生用来耦接导板与背面金属层的单个通孔的制作工艺中的不同步骤。图14A示出了在电介质平面化工艺之后晶片的有关部分。此时，例如氮化硅的硬掩模150被用来形成掩模，其包括至少一个窗口160，通过此窗口160可以刻蚀通孔。图14B示出了刻蚀之后的通孔170，其延伸深入到衬底1中。可选地，未掺杂的硅玻璃和氮化硅的电介质隔离层180随后可以被淀积在特别是通孔内，以便覆盖通孔侧壁，如图14B所示。但如果至特定区域例如源区3、5的接触是必需的，则在通孔中将不淀积绝缘层。由此，依赖于安置通孔的位置以及依赖于其功能，绝缘层可以被用来将通孔隔离于周围区域，或不用绝缘层来耦接周围区域与通孔。图14C示出了在层180的顶部上或直接在通孔刻蚀之后的另一层185，其可以通过钛/氮化钛溅射和退火工艺得到。为了更好地观察，图14D和14E示出了先前淀积作为单层190或单个钛/氮化钛层(现在用数字190表示)的层。在下一个步骤中，钨200被淀积到衬底通孔中，其后是钽/氮化钽/铜晶种层。然后进行铜淀积210以填充衬底通孔。接着用化学机械抛光工艺平面化表面。势垒层26被淀积图案化，并且其后是顶层金属淀积25，例如使用金或铝以将金属堆叠到衬底通孔220，如图14E所示。最后，淀积钝化层11以覆盖此结构。图14E还示出了背面研磨、背面损伤刻蚀、背面铜CMP、例如钛铂的势垒金属层105的淀积、以及背面金属层9(金或金锡)的淀积以完成前至后通孔结构之后的结构。

Claims (70)

1.一种半导体器件，包含：
-半导体衬底，
-在所述衬底的顶部上的绝缘层，
-横向场效应晶体管，此横向场效应晶体管包含设置在所述衬底中的漏区和源区以及设置在所述衬底上所述绝缘层内的栅极，
-设置在所述漏区上方绝缘体层顶部上的漏极导板，
-设置在所述源区上方绝缘体层顶部上的源极导板，
-设置在由所述漏极导板和所述源极导板限定的区域外面绝缘体层顶部上的栅极导板，
-第一耦接结构，此第一耦接结构包含用来耦接所述漏极导板与所述漏区的通孔，以及
-第二耦接结构，此第二耦接结构包含用来耦接所述源极导板与所述源区的通孔。
2.如权利要求1所述的半导体器件，其中，所述第一和第二耦接结构还包含设置在所述通孔的底部处的势垒金属层。
3.如权利要求1所述的半导体器件，其中，所述第一和第二耦接结构还包含设置在所述通孔的顶部处的势垒金属层。
4.如权利要求2所述的半导体器件，其中，所述底部势垒金属层具有环绕所述通孔的托盘的截面轮廓。
5.如权利要求4所述的半导体器件，其中，所述底部势垒金属层包含包围所述通孔的侧壁。
6.如权利要求4所述的半导体器件，其中，所述底部势垒金属层包含与所述通孔间隔开的侧壁。
7.如权利要求2所述的半导体器件，其中，所述底部势垒金属层由钛-氮化钛构成。
8.如权利要求3所述的半导体器件，其中，所述顶部势垒金属层由钛-铂构成。
9.如权利要求1所述的半导体器件，其中，通孔包含钨。
10.如权利要求1所述的半导体器件，还包含从所述衬底的顶部到达底部的沉块结构。
11.如权利要求10所述的半导体器件，还包含设置在所述衬底的底部表面上的背面金属层。
12.如权利要求1所述的半导体器件，还包含环绕所述源区的阱结构。
13.如权利要求1所述的半导体器件，还包含在所述源区内的位于所述源极导板下方从所述衬底的顶部到达所述衬底的底部的衬底通孔。
14.如权利要求13所述的半导体器件，其中，用钨或铜来填充所述衬底通孔。
15.如权利要求14所述的半导体器件，还包含设置在所述衬底的底部表面上的背面金属层以及在所述钨或铜填充的衬底通孔与所述背面金属层之间的势垒金属层。
16.如权利要求14所述的半导体器件，还包含环绕所述源区的阱结构。
17.如权利要求2所述的半导体器件，其中，源区与通孔之间的所述势垒金属层以其至少部分地覆盖所述栅极的方式延伸以形成场板。
18.如权利要求17所述的半导体器件，其中，场板覆盖栅极的部分顶部表面以及面对漏极导板的栅极的侧。
19.如权利要求18所述的半导体器件，其中，场板在单个位置处与势垒金属层耦接。
20.如权利要求17所述的半导体器件，其中，场板从势垒金属层延伸，以便覆盖栅极的部分左、顶和右侧。
21.如权利要求1所述的半导体器件，其中，第一耦接结构包含多个通孔。
22.如权利要求1所述的半导体器件，其中，第二耦接结构包含多个通孔。
23.如权利要求17所述的半导体器件，其中，场板包含至少一个开孔区。
24.如权利要求1所述的半导体器件，其中，衬底包含p+衬底和p-外延层。
25.一种制作半导体器件的方法，包含下列步骤：
-提供包含横向场效应晶体管的衬底，此横向场效应晶体管包含设置在所述衬底中的漏区和源区，
-在所述衬底的顶部上淀积第一绝缘层，
-在所述漏和源区的顶部上分别形成至少一个窗口结构，
-在所述窗口结构内淀积势垒金属层，
-在所述衬底的顶部上淀积第二绝缘层，
-在所述势垒金属层的顶部上所述绝缘层内形成通孔，
-用金属填充所述通孔，
-对表面进行平面化，
-在所述表面上所述通孔上方淀积导板结构。
26.如权利要求25所述的方法，还包含下述步骤：在淀积所述导板之前，在所述通孔的顶部上淀积第二势垒金属层。
27.如权利要求25所述的方法，其中，所述势垒金属层通过与所述窗口的边缘重叠而具有托盘的截面轮廓。
28.如权利要求25所述的方法，其中，势垒金属层由钛-氮化钛构成。
29.如权利要求26所述的方法，其中，第二势垒金属层由钛-铂构成。
30.如权利要求25所述的方法，其中，用钨来填充通孔。
31.如权利要求25所述的方法，还包含下述步骤：在淀积所述势垒金属层之前，在所述源区内形成从所述衬底的顶部到达所述衬底的底部的衬底通孔。
32.如权利要求31所述的方法，其中，用铜来填充所述衬底通孔。
33.如权利要求25所述的方法，其中，势垒金属层延伸，以便至少部分地覆盖形成在淀积于所述势垒金属层上的绝缘层内的所述栅极。
34.如权利要求25所述的方法，还包含注入沉块的步骤，其从位于源极势垒金属层处的衬底的表面到达衬底的底部。
35.如权利要求25所述的方法，其中，衬底包含p+衬底和p-外延层。
36.一种半导体器件，包含：
-半导体衬底，
-在所述衬底的顶部上的绝缘体层，
-横向场效应晶体管，此横向场效应晶体管包含设置在所述衬底中的漏区和源区以及设置在所述衬底上所述绝缘体层内的栅极，
-设置在所述漏区上方所述绝缘体层中的漏极导板，
-设置在所述源区上方所述绝缘体层中的源极导板，
-设置在由所述漏极导板和所述源极导板所限定的区域外面所述绝缘体层中的栅极导板，
-第一耦接结构，此第一耦接结构包含用来耦接所述漏极导板与所述漏区的通孔，
-第二耦接结构，此第二耦接结构包含用来耦接所述源极导板与所述源区的通孔，
-其中，所述第一和第二耦接结构还包含设置在所述通孔的顶部和底部处的势垒金属层，
-从所述衬底的顶部到达底部的沉块结构，以及
-设置在所述衬底的底部表面上的背面金属层。
37.如权利要求36所述的半导体器件，其中，源区与通孔之间的所述势垒金属层以其至少部分地覆盖所述栅极的方式延伸以形成场板。
38.如权利要求36所述的半导体器件，其中，衬底包含p+衬底和p-外延层。
39.一种半导体器件，包含：
-半导体衬底，
-在所述衬底的顶部上的绝缘体层，
-横向场效应晶体管，此横向场效应晶体管包含设置在所述衬底中的漏区和源区以及设置在所述衬底上所述绝缘体层内的栅极，
-设置在所述漏区上方所述绝缘体层中的漏极导板，
-设置在所述源区上方所述绝缘体层中的源极导板，
-设置在由所述漏极导板和所述源极导板所限定的区域外面所述绝缘体层中的栅极导板，
-第一耦接结构，此第一耦接结构包含用来耦接所述漏极导板与所述漏区的通孔，
-第二耦接结构，此第二耦接结构包含用来耦接所述源极导板与所述源区的通孔，
-其中，所述第一和第二耦接结构还包含设置在所述通孔的顶部和底部处的势垒金属层，
-在所述源区内的位于所述源极导板下方从所述衬底的顶部到达所述衬底的底部的用金属填充的衬底通孔，以及
-设置在所述衬底的底部表面上的背面金属层和所述填充的衬底通孔与所述背面金属层之间的势垒金属层。
40.如权利要求39所述的半导体器件，其中，源区与通孔之间的所述势垒金属层以其至少部分地覆盖所述栅极的方式延伸以形成场板。
41.如权利要求39所述的半导体器件，其中，衬底包含p+衬底和p-外延层。
42.一种半导体器件，包含：
-半导体衬底，
-在所述衬底的顶部上的绝缘体层，
-背面金属层，
-横向场效应晶体管，此横向场效应晶体管包含设置在所述衬底中的漏区和源区以及设置在所述衬底上所述绝缘体层内的栅极，
-设置在所述漏区上方所述绝缘体层中的漏极导板，
-设置在所述源区上方所述绝缘体层中的源极导板，
-设置在由所述漏极导板和所述源极导板所限定的区域外面所述绝缘体层中的栅极导板，
-第一耦接结构，此第一耦接结构包含用来耦接所述漏极导板与所述漏区的通孔，
-第二耦接结构，此第二耦接结构包含用来耦接所述源极导板与所述背面金属层的通孔。
43.如权利要求42所述的半导体器件，其中，所述第一和第二耦接结构还包含设置在所述通孔的底部处的势垒金属层。
44.如权利要求42所述的半导体器件，其中，所述第一和第二耦接结构还包含设置在所述通孔的顶部处的势垒金属层。
45.如权利要求43所述的半导体器件，其中，底部势垒金属层由钛-氮化钛构成。
46.如权利要求42所述的半导体器件，其中，第二耦接结构的通孔包含绝缘的侧壁层。
47.如权利要求42所述的半导体器件，其中，用钨来填充第二耦接结构的通孔。
48.如权利要求47所述的半导体器件，其中，通孔还包括覆盖钨层的钽-氮化钽-铜晶种层。
49.如权利要求48所述的半导体器件，其中，用铜来填充通孔。
50.如权利要求42所述的半导体器件，还包含环绕所述源区的阱结构。
51.如权利要求42所述的半导体器件，还包含至少部分地覆盖所述栅极的场板。
52.如权利要求51所述的半导体器件，其中，场板覆盖栅极的部分顶部表面以及面对漏极导板的栅极的侧。
53.如权利要求42所述的半导体器件，其中，第一耦接结构包含多个通孔。
54.如权利要求43所述的半导体器件，其中，第二耦接结构包含多个通孔。
55.如权利要求43所述的半导体器件，其中，第二耦接结构还包含用来耦接所述源极导板与所述源区的源极通孔。
56.如权利要求55所述的半导体器件，其中，所述源极通孔包含设置在所述源极通孔的顶部和底部处的势垒金属层。
57.如权利要求56所述的半导体器件，其中，所述底部势垒金属层具有环绕所述通孔的托盘的截面轮廓。
58.如权利要求56所述的半导体器件，其中，顶部和底部势垒金属层由钛-氮化钛构成。
59.如权利要求55所述的半导体器件，其中，源极通孔包含钨。
60.如权利要求55所述的半导体器件，其中，第二耦接结构包含设置成交替图案的多个通孔以及源极通孔。
61.如权利要求42所述的半导体器件，其中，衬底包含p+衬底和p-外延层。
62.一种制作半导体器件的方法，包含下列步骤：
-提供包含横向场效应晶体管的衬底，此横向场效应晶体管包含设置在所述衬底中的漏区和源区以及设置在淀积于所述衬底的顶部上的绝缘层中的栅极结构，
-在所述衬底的顶部上执行平面化工艺，
-在所述衬底的顶部上形成硬掩模，其在所述漏和源区的顶部上分别包括至少一个窗口结构，
-通过所述窗口在所述衬底内刻蚀至少一个通孔，
-用金属填充所述通孔，
-在所述通孔的顶部上形成金属导板结构，
-研磨所述衬底的底部表面，以便暴露所述通孔内的金属。
63.如权利要求62所述的方法，其中，用金属填充通孔的步骤包含下列步骤：
-在所述通孔中淀积绝缘层，
-在所述通孔内淀积金属。
64.如权利要求63所述的方法，其中，淀积绝缘层的步骤包括下列步骤：
-在所述通孔中淀积未掺杂的硅玻璃，
-利用钛-氮化钛对所述通孔进行溅射和退火。
65.如权利要求63所述的方法，其中，淀积金属的步骤包括下列步骤：
-在所述通孔中淀积钨，
-利用钽-氮化钽/铜层对通孔进行溅射，
-用铜填充所述通孔。
66.如权利要求62所述的方法，还包含在形成金属导板之前，在所述通孔的顶部上淀积势垒金属层的步骤。
67.如权利要求62所述的方法，其中，在用金属填充通孔的步骤之后，通过化学机械抛光来平面化所述衬底的顶部表面。
68.如权利要求62所述的方法，还包含在所述通孔的暴露金属上淀积势垒金属层的步骤。
69.如权利要求62所述的方法，还包含在衬底的背面上淀积金属层的步骤。
70.如权利要求62所述的方法，其中，衬底包含p+衬底和p-外延层。
CN2005800131613A 2004-02-27 2005-02-24 Ldmos晶体管及其制作方法 Expired - Fee Related CN1947262B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/788,815 US7119399B2 (en) 2004-02-27 2004-02-27 LDMOS transistor
US10/788,815 2004-02-27
PCT/EP2005/001953 WO2005086237A2 (en) 2004-02-27 2005-02-24 Ldmos transistor and method of making the same

Publications (2)

Publication Number Publication Date
CN1947262A true CN1947262A (zh) 2007-04-11
CN1947262B CN1947262B (zh) 2011-11-16

Family

ID=34887087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800131613A Expired - Fee Related CN1947262B (zh) 2004-02-27 2005-02-24 Ldmos晶体管及其制作方法

Country Status (4)

Country Link
US (2) US7119399B2 (zh)
EP (1) EP1719183B1 (zh)
CN (1) CN1947262B (zh)
WO (1) WO2005086237A2 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335211B (zh) * 2007-06-26 2010-06-09 东部高科股份有限公司 侧向dmos器件及其制造方法
WO2011054280A1 (zh) * 2009-11-03 2011-05-12 苏州远创达科技有限公司 多重场板ldmos器件及其加工方法
CN102361035A (zh) * 2011-10-21 2012-02-22 昆山华太电子技术有限公司 一种无外延层的rf-ldmos器件结构
CN102394574A (zh) * 2011-10-21 2012-03-28 昆山华太电子技术有限公司 一种基于rf-ldmos的宽带功率放大器
CN102543922A (zh) * 2010-12-08 2012-07-04 精材科技股份有限公司 晶片封装体及其形成方法
CN102760769A (zh) * 2011-04-27 2012-10-31 万国半导体股份有限公司 用于横向双扩散金属氧化物半导体场效应晶体管的直通硅通孔处理技术
CN103390645A (zh) * 2012-05-08 2013-11-13 上海韦尔半导体股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
CN103887259A (zh) * 2012-12-24 2014-06-25 旺宏电子股份有限公司 半导体结构及其制造方法
CN106684150A (zh) * 2016-11-10 2017-05-17 西安阳晓电子科技有限公司 低导通电阻和较低的总栅极电荷的ldmos及其制备工艺
CN107667417A (zh) * 2015-06-03 2018-02-06 斯兰纳亚洲有限公司 具有接触的深阱区域的晶体管
CN111626015A (zh) * 2020-06-16 2020-09-04 深圳市芯天下技术有限公司 一种减小非易失型闪存核心尺寸的方法、装置及芯片

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307314B2 (en) * 2004-06-16 2007-12-11 Cree Microwave Llc LDMOS transistor with improved gate shield
US7061057B2 (en) * 2004-06-16 2006-06-13 Cree Microwave, Llc Laterally diffused MOS transistor having N+ source contact to N-doped substrate
JP2007116013A (ja) 2005-10-24 2007-05-10 Renesas Technology Corp 半導体装置及びそれを用いた電源装置
US9368614B2 (en) * 2008-08-20 2016-06-14 Alpha And Omega Semiconductor Incorporated Flexibly scalable charge balanced vertical semiconductor power devices with a super-junction structure
US8035140B2 (en) 2007-07-26 2011-10-11 Infineon Technologies Ag Method and layout of semiconductor device with reduced parasitics
US8212321B2 (en) * 2009-10-30 2012-07-03 Freescale Semiconductor, Inc. Semiconductor device with feedback control
US8604525B2 (en) * 2009-11-02 2013-12-10 Vishay-Siliconix Transistor structure with feed-through source-to-substrate contact
US8525342B2 (en) * 2010-04-12 2013-09-03 Qualcomm Incorporated Dual-side interconnected CMOS for stacked integrated circuits
JP2011249728A (ja) * 2010-05-31 2011-12-08 Toshiba Corp 半導体装置および半導体装置の製造方法
US9064712B2 (en) 2010-08-12 2015-06-23 Freescale Semiconductor Inc. Monolithic microwave integrated circuit
US8384225B2 (en) * 2010-11-12 2013-02-26 Xilinx, Inc. Through silicon via with improved reliability
US8410580B2 (en) 2011-01-12 2013-04-02 Freescale Semiconductor Inc. Device having conductive substrate via with catch-pad etch-stop
US9159828B2 (en) * 2011-04-27 2015-10-13 Alpha And Omega Semiconductor Incorporated Top drain LDMOS
US8518823B2 (en) 2011-12-23 2013-08-27 United Microelectronics Corp. Through silicon via and method of forming the same
US9997443B2 (en) * 2013-02-25 2018-06-12 Infineon Technologies Ag Through vias and methods of formation thereof
US9196519B2 (en) 2013-11-21 2015-11-24 Globalfoundries Inc. Achieving uniform capacitance between an electrostatic chuck and a semiconductor wafer
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
US10242932B2 (en) 2016-06-24 2019-03-26 Infineon Technologies Ag LDMOS transistor and method
US10050139B2 (en) 2016-06-24 2018-08-14 Infineon Technologies Ag Semiconductor device including a LDMOS transistor and method
US10622284B2 (en) 2016-06-24 2020-04-14 Infineon Technologies Ag LDMOS transistor and method
US9875933B2 (en) 2016-06-24 2018-01-23 Infineon Technologies Ag Substrate and method including forming a via comprising a conductive liner layer and conductive plug having different microstructures
US9960229B2 (en) 2016-06-24 2018-05-01 Infineon Technologies Ag Semiconductor device including a LDMOS transistor
US10020270B2 (en) 2016-09-29 2018-07-10 Infineon Technologies Ag Semiconductor device including a LDMOS transistor, monolithic microwave integrated circuit and method
CN109671774B (zh) * 2017-10-16 2020-08-21 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN117133801A (zh) * 2022-05-20 2023-11-28 联华电子股份有限公司 具有场板结构的氮化镓元件及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811075A (en) 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
US5155563A (en) 1991-03-18 1992-10-13 Motorola, Inc. Semiconductor device having low source inductance
US5252848A (en) 1992-02-03 1993-10-12 Motorola, Inc. Low on resistance field effect transistor
US5313082A (en) 1993-02-16 1994-05-17 Power Integrations, Inc. High voltage MOS transistor with a low on-resistance
US5654589A (en) * 1995-06-06 1997-08-05 Advanced Micro Devices, Incorporated Landing pad technology doubled up as local interconnect and borderless contact for deep sub-half micrometer IC application
US5693563A (en) * 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process
US6168983B1 (en) 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
JP4895420B2 (ja) * 2000-08-10 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4322414B2 (ja) * 2000-09-19 2009-09-02 株式会社ルネサステクノロジ 半導体装置
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
US6424007B1 (en) 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
JP4124981B2 (ja) * 2001-06-04 2008-07-23 株式会社ルネサステクノロジ 電力用半導体装置および電源回路
US6600182B2 (en) * 2001-09-26 2003-07-29 Vladimir Rumennik High current field-effect transistor
US7095644B2 (en) * 2003-12-22 2006-08-22 Unity Semiconductor Corporation Conductive memory array having page mode and burst mode read capability

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335211B (zh) * 2007-06-26 2010-06-09 东部高科股份有限公司 侧向dmos器件及其制造方法
WO2011054280A1 (zh) * 2009-11-03 2011-05-12 苏州远创达科技有限公司 多重场板ldmos器件及其加工方法
CN102543922A (zh) * 2010-12-08 2012-07-04 精材科技股份有限公司 晶片封装体及其形成方法
CN102543922B (zh) * 2010-12-08 2015-05-20 精材科技股份有限公司 晶片封装体及其形成方法
CN105070746A (zh) * 2011-04-27 2015-11-18 万国半导体股份有限公司 用于横向双扩散金属氧化物半导体场效应晶体管的直通硅通孔处理技术
CN102760769B (zh) * 2011-04-27 2015-09-30 万国半导体股份有限公司 用于横向双扩散金属氧化物半导体场效应晶体管的直通硅通孔处理技术
CN102760769A (zh) * 2011-04-27 2012-10-31 万国半导体股份有限公司 用于横向双扩散金属氧化物半导体场效应晶体管的直通硅通孔处理技术
CN102394574B (zh) * 2011-10-21 2014-07-02 昆山华太电子技术有限公司 一种基于rf-ldmos的宽带功率放大器
CN102394574A (zh) * 2011-10-21 2012-03-28 昆山华太电子技术有限公司 一种基于rf-ldmos的宽带功率放大器
CN102361035A (zh) * 2011-10-21 2012-02-22 昆山华太电子技术有限公司 一种无外延层的rf-ldmos器件结构
CN103390645A (zh) * 2012-05-08 2013-11-13 上海韦尔半导体股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
CN103390645B (zh) * 2012-05-08 2016-08-03 上海韦尔半导体股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
CN103887259A (zh) * 2012-12-24 2014-06-25 旺宏电子股份有限公司 半导体结构及其制造方法
CN103887259B (zh) * 2012-12-24 2016-08-17 旺宏电子股份有限公司 半导体结构及其制造方法
CN107667417A (zh) * 2015-06-03 2018-02-06 斯兰纳亚洲有限公司 具有接触的深阱区域的晶体管
CN107667417B (zh) * 2015-06-03 2022-04-19 斯兰纳亚洲有限公司 具有接触的深阱区域的晶体管
CN106684150A (zh) * 2016-11-10 2017-05-17 西安阳晓电子科技有限公司 低导通电阻和较低的总栅极电荷的ldmos及其制备工艺
CN111626015A (zh) * 2020-06-16 2020-09-04 深圳市芯天下技术有限公司 一种减小非易失型闪存核心尺寸的方法、装置及芯片

Also Published As

Publication number Publication date
WO2005086237A2 (en) 2005-09-15
EP1719183A2 (en) 2006-11-08
US7456094B2 (en) 2008-11-25
CN1947262B (zh) 2011-11-16
US20050189587A1 (en) 2005-09-01
EP1719183B1 (en) 2017-04-26
WO2005086237A3 (en) 2006-03-23
US20070020863A1 (en) 2007-01-25
US7119399B2 (en) 2006-10-10

Similar Documents

Publication Publication Date Title
CN1947262A (zh) Ldmos晶体管及其制作方法
CN100342545C (zh) 具有改良的漏极触点的沟槽双扩散金属氧化半导体器件
KR100976526B1 (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
US8187939B2 (en) Direct contact in trench with three-mask shield gate process
JP5363978B2 (ja) 互いに接続されたシールド電極及びゲート電極を有するシールドゲートトレンチｆｅｔの構造及びこれを形成する方法
TWI719430B (zh) 積體晶片及其形成方法
EP2339636A1 (en) Power semiconductor device and manufacturing method
CN1528020A (zh) 具有较低栅极电荷结构的沟槽mosfet
US20060273386A1 (en) Trench-gate field effect transistors and methods of forming the same
CN102239552B (zh) 具有接合垫下方的沟槽的特征的rf器件和方法
TWI748271B (zh) 積體晶片及其形成方法
CN1552102A (zh) 带有自对准源极和接触的沟槽型场效应晶体管
US20090085107A1 (en) Trench MOSFET with thick bottom oxide tub
CN1947245A (zh) 半导体结构
KR20040017344A (ko) 트렌치-게이트 반도체 디바이스 및 이의 제조 방법
CN1586012A (zh) 具有低栅极电荷的沟槽金属氧化物半导体场效应晶体管
CN1738057A (zh) 具有增强的屏蔽结构的金属氧化物半导体器件
CN109411536B (zh) 具有周围有基础绝缘结构的有源柱的半导体装置
TW200933818A (en) Semiconductor structure and method of manufacture
CN1855541A (zh) 具有栅极间隔结构和低电阻通道耦接的场效应晶体管
JP2024170183A (ja) 半導体装置およびその製造方法
US7382030B1 (en) Integrated metal shield for a field effect transistor
CN1820372A (zh) 半导体装置及其制造方法
CN112234094B (zh) 金属氧化物半导体器件及其制造方法
JP2024046511A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111116

CF01 Termination of patent right due to non-payment of annual fee