CN1835063B - 移位寄存器电路及驱动控制装置 - Google Patents

Abstract

本发明涉及移位寄存器电路及驱动控制装置。所述移位寄存器电路，具备级联连接的多个信号保持电路；上述各信号保持电路具备：输入控制电路，被施加输入信号，取入并保持该输入信号；输出控制电路，被施加第1控制时钟信号，输出与所保持的上述输入信号及上述第1控制时钟信号的定时对应的输出信号；复位控制电路，被施加复位信号，对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化；上述输出信号结束的定时被设定在上述复位信号的施加开始定时之前。

Description

移位寄存器电路及驱动控制装置

技术领域

本发明涉及移位寄存器电路及驱动控制装置，特别涉及良好地适用于图像显示装置及图像读取装置等的扫描驱动器中的移位寄存器电路及具有该移位寄存器电路的驱动控制装置。

背景技术

近年来，计算机及便携电话、便携信息终端等信息设备、以及数字影像照相机、数字静像照相机、扫描器等摄像设备的普及很显著。在这样的设备中，许多都使用液晶显示面板等图像显示电路、光传感器阵列等图像读取电路。

例如，在有源矩阵驱动方式的液晶显示装置中，将具有由薄膜晶体管构成的像素晶体管的显示像素(液晶像素)排列成矩阵状，对于具有与各显示像素在行方向上连接的扫描行和在列方向连接的数据线的显示面板，通过扫描驱动器(门驱动器)将各扫描行设定为依次选择状态，通过数据驱动器对各数据扫描行施加对应于显示数据的信号电压，由此来控制设定为选择状态的各显示像素的液晶的取向状态，显示想要的图像信息。

这里，在扫描驱动器中，作为生成并输出将各扫描行设定为依次选择状态的扫描信号的结构，一般设有移位寄存器电路。

此外，在具有将光传感器(读取像素)排列成矩阵状而构成的光传感器阵列的图像读取装置中，具有在该光传感器阵列的图像读取动作时用来将各行的光传感器设定为依次驱动状态(选择状态)的扫描驱动器，由读出驱动器读出与被设定为驱动状态的各光传感器中所检测出的受光量对应的检测数据(明暗数据)，来取得被摄体的图像信息。在这样的图像读取装置中，也与上述液晶显示装置同样，在扫描驱动器中设有移位寄存器电路，该移位寄存器电路生成并输出将各行的光传感器设定为依次驱动状态的扫描信号。

这里，简单地说明适用于上述那样的图像显示装置及图像读取装置中的扫描驱动器。

图13是表示应用在现有技术的液晶显示装置中的扫描驱动器(移位寄存器电路部)的一例的要部结构图。

适用于图像显示装置(液晶显示装置)中的扫描驱动器例如图13所示那样，具有纵列连接了多个级(移位模块)SRC(q-1)、SRC(q)、SRC(q+1)、……(q为2以上的整数)的结构，并具有：具备根据块信号CKV、CKVB，将各级SRC(q)的输出信号依次输入(传送)给下一级的级SRC(q+1)的移位寄存器电路部的结构。这里，各级SRC(q)的输出信号根据上述传送动作，(变换为规定的信号电平)作为扫描信号GOUT(k)依次输出到对应的各行的扫描行中，并且作为复位信号输入到前一级的级SRC(q-1)中。

另外，在图13所示的扫描驱动器(移位寄存器电路)中，CKV、CKVB是具有相互反转关系的时钟信号，STV是输入到省略了图示的初级的级SRC(1)中的移位开始信号，END是输入到最末级的级中的复位信号。

并且，在具有这样的扫描驱动器的图像显示装置中，根据周知的显示驱动控制方法，一般能够将扫描驱动器的动作频率设定得比数据驱动器低，所以作为构成扫描驱动器(移位寄存器电路部)的开关元件，即使是使用了非晶硅或氧化锌(ZnO)等电子移动率较低的半导体材料的晶体管元件，也可以适用。

在这种情况下，在将使用了非晶硅等的元件构造(薄膜晶体管构造)应用于在显示面板上排列的显示象素中时，能够将这些显示像素(显示面板)、和作为周边电路的扫描驱动器及数据驱动器等显示驱动装置，使用相同的制造过程一体地形成在单一的面板基板(玻璃基板)上。由此，能够使装置规模小型薄型化、并且将制造过程简洁化来实现成本降低的技术正在研究、开发中。

如上述那样，在由非晶硅或氧化锌等半导体材料构成的薄膜晶体管元件中，与由单晶硅或聚硅等半导体材料构成的薄膜晶体管元件相比，电子移动率较低而动作特性较差，但在应用于上述那样的图像显示装置或图像读取装置中的情况下，例如可以应用在与数据驱动器相比即使动作频率较低但动作上也没有问题的扫描驱动器中。

但是，在应用了非晶硅晶体管等的扫描驱动器中，由于本质上动作频率较低，所以有如下的问题，即难以应用到扫描行数较多而动作频率较高的面板如高清晰度或大画面的显示面板及传感器阵列中。

具体而言，已知扫描驱动器的动作频率(即动作速度)一般是根据扫描信号的输出部(即构成移位寄存器电路的各移位模块(级)的输出部)的电阻部分(输出电阻)和其负荷电容的积(时间常数)决定的。这里，负荷电容是寄生于各扫描行中的布线电容及下一级的移位模块的输出电容等的和，电阻成分是构成移位模块的输出部的开关元件的通态电阻等。

如上述那样，即使在将非晶硅晶体管等薄膜晶体管应用到扫描驱动器中的情况下，在元件特性方面，由于作为负荷电容的电容成分较大、并且通态电阻较低，所以与应用了单晶硅晶体管等的扫描驱动器相比，难以避免上述动作频率会显著降低。

此外，在非晶硅晶体管等中，虽然具有制造过程简单、并且在制造定时可以得到均匀且良好的元件特性的特征，但与上述单晶硅晶体管及聚硅晶体管相比，由于该元件特性的随时间的劣化较严重，所以也有难以在长期间良好地进行显示驱动及读取驱动的问题。具体而言，根据发明者们的验证，在80℃的温度环境中进行数百小时的加速实验的情况下，得到了动作频率劣化为初始状态的大致一半左右的实验结果，有不能长期间保证实际产品中的良好的显示驱动及读取驱动的问题。

发明内容

本发明提供一种依次传送输入信号、依次输出输出信号的移位寄存器电路及具备该移位寄存器电路的驱动控制装置，具有如下有点：即使在将具有电子移动率较低的元件特性的开关元件应用到移位寄存器电路中的情况下，也能够抑制动作时的特性劣化、能够在较长期间良好地在规定定时输出输出信号。

为了得到上述优点，本发明的移位寄存器电路具备级联连接的多个信号保持电路；上述各信号保持电路具备：输入控制电路，被施加输入信号，取入并保持该输入信号；输出控制电路，被施加第1控制时钟信号，输出与所保持的上述输入信号及上述第1控制时钟信号的定时对应的输出信号；复位控制电路，被施加复位信号，对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化；上述输出信号结束的定时，被设定在上述复位信号的施加开始定时之前相当于上述输出信号的输出期间的1/2的时间。

上述各信号保持电路还具备传送控制电路，被施加第2控制时钟信号，输出与保持在上述输入控制电路中的上述输入信号及该第2控制时钟信号的定时对应的移位信号，作为上述输入信号供给到下一级的上述信号保持电路中。此外，将由下一级的上述信号保持电路的上述传送控制电路生成的上述移位信号作为上述复位控制电路中的上述复位信号而输入；上述复位信号在上述第2控制时钟信号成为反转相位的定时输入。

上述第1控制时钟信号及第2控制时钟信号具有第1信号电平和第2信号电平；上述输出控制电路中的上述输出信号按照将上述第1控制时钟信号设定为上述第1信号电平的定时输出；上述第1控制时钟信号的信号电平被设定为，在由上述复位控制电路对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化的动作的开始定时之前，变化为上述第2信号电平。

例如，上述第1控制时钟信号成为上述第1信号电平的信号宽度和上述第2控制时钟信号成为上述第1信号电平的信号宽度相同；上述第1控制时钟信号被设定为，在上述第2控制时钟信号从上述第1信号电平变化为上述第2信号电平的定时之前，从上述第1信号电平变化为上述第2信号电平。或者，上述第1控制时钟信号成为上述第1信号电平的信号宽度被设定为比上述第2控制时钟信号成为上述第1信号电平的信号宽度短；被设定为，在上述第2控制时钟信号从上述第1信号电平变化为上述第2信号电平的定时之前，上述第1控制时钟信号从上述第1信号电平变化为上述第2信号电平。

对上述多级的信号保持电路中的第奇数级的上述信号保持电路，供给上述第1控制时钟信号及上述第2控制时钟信号；对第偶数级的上述信号保持电路供给第3控制时钟信号及第4控制时钟信号，该第3控制时钟信号及第4控制时钟信分别成为上述第1控制时钟信号及上述第2控制时钟信号的反转相位。

上述输入控制电路至少具备第1开关电路，该第1开关电路在电流线路的一端侧及控制端子上被供给上述输入信号，并且在另一端侧连接有第1触点；上述输出控制电路至少具备：第2开关电路，在电流线路的一端侧被供给上述第1控制时钟信号，并且在另一端侧连接有输出上述输出信号的第2触点，在控制端子上连接有上述第1触点；第3开关电路，在电流线路的一端侧连接有上述电源电压，并且在另一端侧连接有上述第2触点，在控制端子上被施加上述第1触点的电位的反转电位；上述复位控制电路至少具备第4开关电路，该第4开关电路在电流线路的一端侧连接有上述第1触点，在另一端侧连接有上述电源电压，在控制端子上被供给上述复位信号；上述传送控制电路至少具备：第5开关电路，在电流线路的一端侧被供给上述第2控制时钟信号，并且在另一端侧连接有输出上述移位信号的第3触点，在控制端子上连接有上述第1触点；第6开关电路，在电流线路的一端侧连接有规定的电源电压，并且在另一端侧连接有上述第3触点，在控制端子上被施加上述第1触点的电位的反转电位。

上述输出控制电路至少仅在上述输出信号的输出期间使上述第2开关电路进行开启动作，经由上述第2触点输出上述输出信号；在上述输出信号的非输出期间，上述第3开关电路进行开启动作，经由上述第2触点输出上述输出信号。

上述各信号保持电路构成为包括：由具有单一的沟道极性的电场效应型晶体管构成的多个开关电路。上述电场效应型晶体管例如是使用了由非晶硅构成的半导体材料的薄膜晶体管或者是使用了由氧化锌构成的半导体材料的薄膜晶体管。

为了得到上述优点，本发明的驱动控制装置，依次输出扫描信号，该扫描信号将2维排列了多个像素的像素阵列的各行像素设定为选择状态，具备由级联连接的多个信号保持电路构成的移位寄存器电路；上述各信号保持电路具备：输入控制电路，被施加输入信号，取入并保持该输入信号；输出控制电路，被施加第1控制时钟信号，输出与所保持的上述输入信号及上述第1控制时钟信号的定时对应的、成为上述扫描信号的输出信号；复位控制电路，被施加复位信号，对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化；上述输出信号结束的定时，被设定在上述复位信号的施加开始定时之前相当于上述输出信号的输出期间的1/2的时间。

上述驱动控制装置具备：第1驱动控制部，对上述像素阵列的第奇数行的上述像素依次输出上述扫描信号；第2驱动控制部，对上述像素阵列的第偶数行的上述像素依次输出上述扫描信号。

上述各信号保持电路还具备传送控制电路，被施加第2控制时钟信号，输出与保持在上述输入控制电路中的上述输入信号及该第2控制时钟信号的定时对应的移位信号，并作为上述输入信号而供给到下一级的上述信号保持电路中。此外，将由下一级的上述信号保持电路的上述传送控制电路生成的上述移位信号作为上述复位控制电路的上述复位信号而输入。

上述第1控制时钟信号及第2控制时钟信号具有第1信号电平和第2信号电平，上述第1控制时钟信号成为上述第1信号电平的信号宽度和上述第2控制时钟信号成为上述第1信号电平的信号宽度相同；上述第1控制时钟信号被设定为，在上述第2控制时钟信号从上述第1信号电平变化为上述第2信号电平的定时之前，从上述第1信号电平变化为上述第2信号电平。

例如，上述第1控制时钟信号成为上述第1信号电平的信号宽度和上述第2控制时钟信号成为上述第1信号电平的信号宽度相同；上述第1控制时钟信号被设定为，在上述第2控制时钟信号从上述第1信号电平变化为上述第2信号电平的定时之前，从上述第1信号电平变化为上述第2信号电平。或者，上述第1控制时钟信号成为上述第1信号电平的信号宽度被设定为比上述第2控制时钟信号成为上述第1信号电平的信号宽度短；上述第1控制时钟信号被设定为，在上述第2控制时钟信号从上述第1信号电平变化为上述第2信号电平的定时之前，从上述第1信号电平变化为上述第2信号电平。

对上述多级的信号保持电路中的第奇数级的上述信号保持电路，供给上述第1控制时钟信号及上述第2控制时钟信号；对第偶数级的上述信号保持电路供给第3控制时钟信号及第4控制时钟信号，该第3控制时钟信号及第4控制时钟信号分别成为上述第1控制时钟信号及上述第2控制时钟信号的反转相位。

上述各信号保持电路构成为，包括由具有单一的沟道极性的电场效应型晶体管构成的多个开关电路。上述多个像素分别具有如下结构：包括由具有单一的沟道极性的至少一个电场效应型晶体管构成的开关电路；上述驱动控制装置一体地设置在形成有上述像素阵列的基板上。

构成上述像素阵列及上述驱动控制装置的上述电场效应型晶体管是使用了由非晶硅构成的半导体材料的薄膜晶体管或者是使用了由氧化锌的半导体材料的薄膜晶体管。

上述像素阵列是把多个显示像素2维排列的显示像素阵列，或者是把多个读取像素2维排列的读取像素阵列。

附图说明

图1是表示本发明的移位寄存器电路的一实施方式的概略结构图。

图2是表示应用在本实施方式的移位寄存器电路中的移位模块的一例的功能框图。

图3是表示应用在本实施方式的移位寄存器电路中的移位模块的具体的电路结构图。

图4是表示应用在本实施方式的移位寄存器电路中的移位模块的驱动控制动作的时序图。

图5是表示将本发明的移位寄存器电路应用在扫描驱动器中的图像显示装置的整体结构的概略结构图。

图6A、图6B是表示构成第1应用例的图像显示装置的显示面板的显示像素的结构例的概略电路图。

图7是表示第1应用例的图像显示装置的奇数行用扫描驱动器的移位寄存器电路的一例的概略结构图。

图8是表示第1应用例的图像显示装置的偶数行用扫描驱动器的移位寄存器电路的一例的概略结构图。

图9是表示第1应用例的图像显示装置的驱动控制方法(图像显示动作)的一例的时序图。

图10是表示第2应用例的图像显示装置的奇数行用扫描驱动器的移位寄存器电路的一例的概略结构图。

图11是表示第2应用例的图像显示装置的偶数行用扫描驱动器的移位寄存器电路的一例的概略结构图。

图12是表示第2应用例的图像显示装置的驱动控制方法(图像显示动作)的一例的时序图。

图13是表示应用在现有技术的液晶显示装置中的扫描驱动器(移位寄存器电路部)的一例的要部结构图。

具体实施方式

下面根据附图所示的实施方式说明本发明的移位寄存器电路、及其驱动控制方法、以及具备该移位寄存器电路的驱动控制装置。

<移位奇存器电路>

首先参照附图说明本发明的移位寄存器电路。

图1是表示本发明的移位寄存器电路的一实施方式的概略结构图。

这里，为了便于说明，仅示出构成移位寄存器电路的多级(n级：n为4以上的整数)的移位模块中的第<k>级～第<k+3>级(1≤k、k+3≤n)的4级，以第<k>级的移位模块为中心说明结构。

如图1所示，本实施方式的移位寄存器电路具有多级移位模块(信号保持电路)SBA(1)～SBA(n)，将从前一级的移位模块SBA(k-1)的输出端子OUTS输出的输出信号作为移位信号(输入信号)SF(k-1)，输入到各级的移位模块SBA(k)的输入端子IN中。另外，在移位模块SBA(k)为初级的移位模块SBA(1)的情况下，从外部供给开始信号(输入信号)ST。

依次将从该输出端子OUTS输出的输出信号作为移位信号SF(k)输入到下一级的输入端子IN中。

此外，将从输出端子OUTG输出的输出信号作为外部输出信号作为外部输出信号(输出信号)GS(k)取出。

此外，各移位模块SBA(k)具有复位端子RST，该复位端子RST将从下一级的移位模块SBA(k+1)的输出端子OUTS输出的移位信号SF(k+1)作为复位信号输入(在移位模块SBA(k)为最末级的移位模块SBA(n)的情况下，从外部供给复位信号RED)。

此外，各移位模块SBA(1)～SBA(n)具有时钟端子TCA、TCB，根据该移位模块SBA(k)的级数(是第几级)，该时钟端子TCA、TCB分别被供给相位不同的2种(2相)控制时钟信号CKA及CKB、或CKC及CKD。

具体而言，例如对第奇数级的移位模块SBA(k)，将控制时钟信号CKA供给到时钟端子TCA，并且将控制时钟信号CKB供给到时钟端子TCB。另一方面，对第偶数级的移位模块SBA(k+1)，将控制时钟信号CKC供给到时钟端子TCA，并且将控制时钟信号CKD供给到时钟端子TCB。

这里，控制时钟信号CKA和CKC被设定为相位具有相互反转关系，控制时钟信号CKB和CKD被设定为相位具有相互反转关系。另外，对于控制时钟信号相互的相位差及上升、下降定时，在后述的驱动控制方法中详细说明。

(移位模块的电路结构)

接着，参照附图说明应用在本实施方式的移位寄存器电路中的各移位模块的具体电路结构。

图2是表示应用在本实施方式的移位寄存器电路中的移位模块的一例的功能框图。

图3是表示应用在本实施方式的移位寄存器电路中的移位模块的具体的电路结构图。

另外，第奇数级的移位模块和第偶数级的移位模块如上述那样，只有被供给的控制时钟信号的相位被设定为反转关系，电路结构相同，所以这里仅表示第<k>级的移位模块，作为根据控制时钟信号CKA及CKB动作的第奇数级的移位模块的例子来进行说明。因而，在第偶数级的移位模块中，如图2中所示，将控制时钟信号CKA及CKB分别换为控制时钟信号CKC及CKD读入。

如图2所示，本实施方式的移位模块SBA(k)大体具有如下结构，具备：信号保持消除部(输入控制电路、复位控制电路)10，根据从省略了图示的前一级的移位模块SBA(k-1)输入到输入端子IN中的移位信号SF(k-1)，取入并保持该移位信号SF(k-1)，并且，根据从省略了图示的下一级的移位模块SBA(k+1)输入到复位端子RST中的移位信号SF(k+1)，消除上述保持了的移位信号SF(k-1)；电平反转部20，对基于保持在该信号保持消除部10中的移位信号SF(k-1)的信号电平进行反转处理；输出侧推挽电路部(输出控制电路)30，根据上述移位信号SF(k-1)的非反转信号电平、反转信号电平、以及控制时钟信号(第1控制时钟信号)CKB，生成外部输出信号GS(k)，并经由输出端子OUTG输出；传送侧推挽电路部(传送控制电路)40，根据保持在信号保持消除部10中的移位信号SF(k-1)的信号电平(非反转信号电平)、以及通过电平反转部20反转处理后的信号电平(反转信号电平)、以及控制时钟信号(第2控制时钟信号)CKA，生成移位信号SF(k)，并经由输出端子OUTS输出给下一级移位模块SBA(k+1)。

具体而言，移位模块SBA(k)例如如图3所示，可以用8个薄膜晶体管(电场效应型晶体管)Tr11～Tr18构成。即，上述信号保持消除部10构成为，具有：薄膜晶体管(第1开关电路)Tr11，栅极端子及漏极端子连接在输入端子IN上，源极端子连接在触点N11(第1触点)上；薄膜晶体管(第4开关电路)Tr12，栅极端子连接在复位端子RST上，源极端子连接在触点N11上，漏极端子连接在低电位电压(电源电压)Vss上。

此外，电平反转部20构成为，具有：薄膜晶体管Tr13，栅极端子及漏极端子连接在高电位电压Vdd上，源极端子连接在触点N12上；薄膜晶体管Tr14，栅极端子连接在触点N11上，漏极端子及源极端子分别连接在触点N12及低电位电压Vss上。

输出侧推挽电路部30构成为，具有：薄膜晶体管(第2开关电路)Tr17，栅极端子连接在触点N11上，漏极端子及源极端子分别连接在时钟端子TCB及触点N14(输出端子OUTG，第2触点)上；薄膜晶体管(第3开关电路)Tr18，栅极端子连接在触点N12上，漏极端子及源极端子分别连接在触点N14及低电位电压Vss上。

传送侧推挽电路部40构成为，具有：薄膜晶体管(第5开关电路)Tr15，栅极端子连接在触点N11上，漏极端子及源极端子分别连接在时钟端子TCA及触点N13(输出端子OUTS，第3触点)上；薄膜晶体管(第6开关电路)Tr16，栅极端子连接在触点N12上，漏极端子及源极端子分别连接在触点N13及低电位电压Vss上。

即，在本实施方式的移位模块SBA(k)中，具有如下结构，在输出部中具备：扫描用(扫描信号输出用)的输出侧推挽电路部30，在基于控制时钟信号CKB的定时，输出外部输出信号GS(k)；传送用(传送信号输出用)的传送侧推挽电路部40，在基于控制时钟信号CKA的定时，将移位信号SF(k)输出给下一级的移位模块SBA(k+1)。

这里，作为构成上述移位模块SBA(k)的薄膜晶体管Tr11～Tr18，可以使用在绝缘性基板上形成的同一沟道型(这里为n沟道型)薄膜晶体管；作为该薄膜晶体管，可以使用例如由非晶硅或氧化锌等半导体材料构成的薄膜晶体管。由此，能够使用已经确立了制造技术的制造工序形成元件特性均匀的薄膜晶体管，所以能够较廉价地实现动作特性良好的移位寄存器电路。

(移位寄存器电路的驱动控制方法)

接着，说明具有上述那样的结构的移位寄存器电路的驱动控制动作(驱动控制方法)。

图4是表示应用在本实施方式的移位寄存器电路中的移位模块的驱动控制动作的时序图。

如图4所示，本实施方式的各移位模块SBA(k)的驱动控制动作构成为，大体包括：信号取入保持动作(取入保持动作期间<S0>～<S1>)，取入并保持从前一级的移位模块SBA(k-1)输出的移位信号SF(k-1)(或者开始信号ST)；信号输出动作(输出动作期间<S1>～<S2>)，根据该移位信号SF(k-1)生成具有规定的信号电平的移位信号SF(k)，并输出给下一级的移位模块SBA(k+1)；信号复位动作(复位动作期间<S2>～<S3>)，根据从下一级移位模块SBA(k+1)输出的移位信号SF(k+1)，对上述取入并保持的信号电平进行复位(初始化为低电平)；依次执行这些动作。

这里，外部输出信号GS(k)的生成、输出动作如后述那样被设定为，至少在上述移位信号SF(k)的输出动作期间，该动作期间的一部分在时间上重合(重复)。

以下，说明图4所示的以具有规定的信号宽度Tw及信号周期Fa(＝2×Tw)的控制时钟信号CKA为基准的各移位模块SBA(k)的具体驱动控制动作。

a)信号取入保持动作(取入保持动作期间<S0>～<S1>)

在信号取入保持动作中，首先，假设图3所示的电路结构处于规定的初始状态。该初始状态是至少触点N11的电位V(N11)被设定为低电平(L)，并且从下一级的移位模块SBA(k+1)输出的移位信号SF(k+1)被设定为低电平并被施加在复位端子RST上的状态。

在该状态下，通过将从前一级的移位模块SBA(k-1)输出的高电平(H)的移位信号SF(k-1)(或者开始信号ST)施加在输入端子IN上，构成信号保持消除部10的薄膜晶体管Tr11进行开启动作。

这里，在上述初始状态下，通过将移位信号SF(k+1)设定为低电平，薄膜晶体管Tr12进行关闭动作，另一方面，通过将触点N11的电位V(N11)设定为低电平，薄膜晶体管Tr14、Tr15、Tr17进行关闭动作，并且薄膜晶体管Tr13、Tr16、Tr18进行开启动作，所以移位信号SF(k)及外部输出信号GS(k)不管控制时钟信号CKA、CKB的信号电平如何，都被设定为低电平。

由此，移位信号SF(k-1)经由薄膜晶体管Tr11被触点N11取入，该触点N11的电位V(N11)变化为对应于移位信号SF(k-1)的信号电平的高电平状态。此外，通过构成电平反转部20的薄膜晶体管Tr14进行开启动作，触点N12的电位V(N12)变化为对应于低电位电压Vss的低电平状态。

因而，构成传送侧推挽电路部40的薄膜晶体管Tr15及构成输出侧推挽电路部30的薄膜晶体管Tr17进行开启动作，构成传送侧推挽电路部40的薄膜晶体管Tr16及构成输出侧推挽电路部30的薄膜晶体管Tr18进行关闭动作，所以根据控制时钟信号CKA及CKB的信号电平，来设定触点N13及触点N14的电位V(N13)、V(N14)。

这里，在取入保持动作期间的初始级(<S0>～<S1b>)，由于控制时钟信号CKA及CKB都被设定为低电平，所以将低电平的移位信号SF(k)经由输出端子OUTS输出给下一级的移位模块SBA(k+1)，并且将低电平的外部输出信号GS(k)经由输出端子OUTG输出。

并且，在本实施方式的移位模块的驱动控制动作中，将上述控制时钟信号CKA及CKB设定为具有相同的信号宽度Tw及信号周期Fa，并且在该取入保持动作期间<S0>～<S1>的结束级，通过控制时钟信号CKB在比控制时钟信号CKA早的定时<S1b>上升为高电平，转移到经由构成输出侧推挽电路部30的薄膜晶体管Tr17及输出端子OUTG输出高电平的外部输出信号GS(k)的信号输出状态。

即，在取入保持动作期间<S0>～<S1>中，在定时<S0>～<S1>的期间中，从输出端子OUTS只输出低电平的移位信号SF(k)，并且从输出端子OUTG仅在定时<S0>～<S1b>的期间输出低电平的外部输出信号GS(k)，在定时<S1b>～<S1>的期间输出高电平的外部输出信号GS(k)。

b)信号输出动作(输出动作期间<S1>～<S2>)

接着，在信号输出动作中，与控制时钟信号CKA变化为高电平的定时<S1>同步，将施加在输入端子IN上的移位信号SF(k-1)被设定为低电平(切断供给)，薄膜晶体管Tr11进行关闭动作，从而将触点N11的电位V(N11)保持在高电平侧，并且将触点N12的电位V(N12)保持在低电平侧。由此，与上述取入保持动作期间同样，薄膜晶体管Tr15及Tr17保持开启状态，薄膜晶体管Tr16及Tr18保持关闭状态。

这里，在输出动作期间的初始级(<S1>～<S2b>)，由于控制时钟信号CKA及CKB都被设定为高电平，所以经由构成传送侧推挽电路部40的薄膜晶体管Tr15及输出端子OUTS，输出高电平的移位信号SF(k)；并且经由构成输出侧推挽电路部30的薄膜晶体管Tr17及输出端子OUTG，输出高电平的外部输出信号GS(k)。

由此，将高电平的移位信号SF(k)施加给省略了图示的下一级的移位模块SBA(k+1)的输入端子IN，与上述信号取入保持动作(取入保持动作期间)同样，在下一级的移位模块SBA(k+1)中取入保持该信号电平，在该移位模块SBA(k+1)的输出动作期间(对应于后述的移位模块SBA(k)的复位动作期间)，通过将控制时钟信号(第3控制时钟信号)CKC设定为高电平，来生成并输出高电平的移位信号SF(k+1)。该移位信号SF(k+1)在后述的复位动作期间，作为复位信号而施加在移位模块SBA(k)的复位端子RST上。

并且，在本实施方式的移位模块的驱动控制动作中，特别在该输出动作期间<S1>～<S2>中，通过控制时钟信号CKB在比控制时钟信号CKA早的定时<S2b>下降为低电平(第2信号电平)，外部输出信号GS(k)在定时<S2b>成为低电平。

即，在输出动作期间，在定时<S1>～<S2>的期间中，从输出端子OUTS仅输出高电平的移位信号SF(k)，并且从输出端子OUTG仅在定时<S1>～<S2b>的期间输出高电平(第1信号电平)的外部输出信号GS(k)，在定时<S2b>～<S2>的期间输出低电平的外部输出信号GS(k)。换言之，移位信号SF(k)在定时<S1>～<S2>的期间中执行输出动作，外部输出信号GS(k)在定时<S1b>～<S2b>的期间中执行输出动作。

c)信号复位动作(复位动作期间<S2>～<S3>)

接着，在信号复位动作中，通过与控制时钟信号CKA下降为低电平的定时<S2>同步，供给到下一级的移位模块SBA(k+1)的时钟端子TCA的控制时钟信号CKC上升为高电平，从移位模块SBA(k+1)的输出端子OUTS输出高电平的移位信号SF(k+1)，作为复位信号施加在移位模块SBA(k)的复位端子RST上。

由此，通过薄膜晶体管Tr11保持关闭状态，并且薄膜晶体管Tr2进行开启动作，由此触点N11的电位V(N11)变化为对应于低电位电压Vss的高电平状态。此外，通过构成电平反转部20的薄膜晶体管Tr14进行关闭动作，由此触点N12的电位V(N12)变化为对应于高电位电压Vdd的高电平状态。

因而，构成传送侧推挽电路部40的薄膜晶体管Tr15及构成输出侧推挽电路部30的薄膜晶体管Tr17进行关闭动作，构成传送侧推挽电路部40的薄膜晶体管Tr16及构成输出侧推挽电路部30的薄膜晶体管Tr18进行开启动作，所以触点N13及触点N14的电位V(N13)、V(N14)被设定为对应于低电位电压Vss的低电平状态，经由输出端子OUTS输出低电平的移位信号SF(k)，并且经由输出端子OUTG输出低电平的外部输出信号GS(k)。

即，从输出端子OUTS输出的移位信号SF(k)在定时<S2>以后被设定为低电平；从输出端子OUTG输出的外部输出信号GS(k)在上述输出动作期间<S1>～<S2>中的定时<S2b>以后被设定为低电平。

这样，比作为复位信号的下一级的移位模块SBA(k+1)的移位信号SF(k+1)上升到高电平的定时(即与控制时钟信号CKA的下降同步执行的复位动作期间的开始定时<S2>)更早地、将控制时钟信号CKB下降为低电平，经由构成输出侧推挽电路部30的薄膜晶体管Tr17使外部输出信号GS(k)下降为低电平，由此抑制外部输出信号GS(k)的下降时的信号特性(下降特性)受到构成输出侧推挽电路部30的薄膜晶体管Tr18的元件特性劣化的影响。

如果更具体地说明，则在将控制时钟信号CKA和CKB(或者控制时钟信号CKC和CKD(第4控制时钟信号))的下降定时被设定为相同(或者由单一的控制时钟信号构成)、来验证移位信号SF(k)与外部输出信号GS(k)同时输出的结构的情况下，外部输出信号GS(k)的下降动作是通过构成输出侧推挽电路部30的薄膜晶体管Tr18的开启、关闭动作来控制的。

这里，薄膜晶体管Tr18的动作状态为，仅在输出高电平的外部输出信号GS(k)的较短的期间为关闭状态，在其他期间输出低电平的外部输出信号GS(k)(或者不输出外部输出信号GS(k))，所以需要长时间保持开启状态(开启动作期间很长)，因此该薄膜晶体管Tr18容易发生随时间的元件特性的劣化。

因此，如果因元件特性的劣化而使薄膜晶体管Tr18的通态电阻变高，则在使外部输出信号GS(k)从高电平变化为低电平(下降)时，不能对触点N14(输出端子OUTG)迅速施加低电位电压Vss，在外部输出信号GS(k)的下降时的信号波形中产生衰退，而发生信号电平不能充分下降到低电位电压Vss(低电平)的现象及信号延迟的现象，有发生所谓的串线、或因写入了相邻行的灰度信号(显示数据)的一部分而发生从原来的显示灰度偏移的显示干涉的问题。

与此相对，在本发明的结构中构成为，分别对生成并输出外部输出信号GS(k)的输出侧推挽电路部30、和生成并输出扫描信号SF(k)的传送侧推挽电路部40供给单独的控制时钟信号CKB及CKA(或控制时钟信号CKD及CKC)，并且，将控制外部输出信号GS(k)的信号电平的控制时钟信号CKB(或者控制时钟信号CKD)的下降定时设定为比信号复位动作的开始定时<S2>早(定时<S2b>)。这里，信号复位动作的开始定时<S2>如图4所示，是与作为复位信号的移位信号SF(k+1)的上升定时，同时是控制时钟信号CKC的上升定时，或者也可以是与控制时钟信号CKC为反转关系的控制时钟信号CKA的下降定时。

由此，外部输出信号GS(k)的下降动作并不是由构成输出侧推挽电路部30的薄膜晶体管Tr18，而是由被供给控制时钟信号CKB的薄膜晶体管Tr17控制，进而，该薄膜晶体管Tr17仅在输出高电平的外部输出信号GS(k)的较短的期间处于开启状态，在其他期间都长时间保持关闭状态(开启动作时间很短)，所以与上述薄膜晶体管Tr18相比较，不易发生元件特性随着时间的劣化。

因而，即使在长时间驱动移位寄存器电路后，薄膜晶体管Tr17的开启阻抗也保持较低的状态，所以随着控制时钟信号CKB(或者控制时钟信号CKD)的下降，外部输出信号GS(k)迅速下降为低电平，能够抑制信号特性的劣化。由此，即使是电子移动率较低、元件特性随着时间变化比较显著的非晶硅晶体管等，也能够良好地应用在上述移位模块SBA(k)的各薄膜晶体管Tr11～Tr18中。

并且，通过将上述那样的各移位模块SBA(k)中的一系列的驱动控制动作、与相邻的移位模块相互输出动作期间和取入保持动作期间同步地执行，能够实现如下的移位寄存器电路：可根据控制时钟信号CKA及CKB、以及控制时钟信号CKC及CKD的信号周期，在各移位模块SBA(k)间依次传送(移位)移位信号SF(k)，同时依次输出良好的外部输出信号GS(k)。

另外，在本实施方式中，对于将控制时钟信号CKA及CKB(或者控制时钟信号CKC及CKD)设为相同的信号宽度Tw的脉冲信号、使控制时钟信号CKB(或者控制时钟信号CKD)的上升及下降定时比控制时钟信号CKA(或者控制时钟信号CKC)的上升及下降定时(即、高电平的复位信号的输入定时)早地错开相位设定的情况进行了说明，但本发明并不限于此，也可以将控制时钟信号CKA及CKB(或者控制时钟信号CKC及CKD)的信号宽度设定为不同。

总之，本发明的技术思想是以抑制外部输出信号的下降特性的劣化为目的，只要设定为至少使控制时钟信号CKB(或者控制时钟信号CKD)的下降定时比信号复位动作的开始定时(即来自下一级的移位模块SBA(k+1)的移位信号SF(k+1)的输出定时(控制时钟信号CKC的上升定时)早就可以，所以也可以例如将控制时钟信号CKB(或者控制时钟信号CKD)的信号宽度设定为比控制时钟信号CKA(或者控制时钟信号CKC)的信号宽度窄(缩短高电平期间)，由此，能够缩短外部输出信号GS(k)的输出时间，能够削减移位寄存器电路的消耗电力。

此外，在本实施方式中，说明了使用n沟道型薄膜晶体管作为构成移位寄存器电路的各移位模块的薄膜晶体管的情况，但本发明并不限于此，也可以具有所有都使用p沟道型薄膜晶体管的结构。在这种情况下，供给到移位寄存器电路的各移位模块中的控制时钟信号CKA～CKD、以及开始信号ST、移位信号SF(k)、外部输出信号GS(k)都被设定为将高电平与低电平反转了的信号电平。

接着，参照附图详细说明有关本实施方式的移位寄存器电路的应用例。这里，对可应用具有上述结构的移位寄存器电路的图像显示装置的结构例进行说明。

<第1应用例>

图5是表示将有关本发明的移位寄存器电路应用在扫描驱动器(驱动控制装置)中的图像显示装置的整体结构的概略结构图。

图6A、图6B是表示构成第1应用例的图像显示装置的显示面板的显示像素的结构例的概略电路图。

如图5所示，本应用例的图像显示装置100大体上具有如下结构，具备：显示面板(显示像素阵列)110，将显示像素EM进行2维排列，对应于有源矩阵驱动方式；奇数行用扫描驱动器(第1驱动控制部)120L，仅与在行方向(图中的左右方向)上排列在显示面板110上的显示像素EM连接并延伸的扫描行中的、第奇数个扫描行(以下为了方便而记作“奇数侧行”)SLo连接，将该奇数行的各显示像素EM设定(扫描)为依次选择状态；偶数行用扫描驱动器(第2驱动控制部)120R，仅与配设在显示面板110上的扫描行中的第偶数个扫描行(以下为了方便而记作“偶数侧行”)SLe连接，将该偶数行的各显示像素EM设定(扫描)为依次选择状态；数据驱动器130，与在列方向(图中的上下方向)上排列在显示面板110上的显示像素EM连接并延伸的各数据线DL连接，对由上述奇数行用扫描驱动器120L、或偶数行用扫描驱动器120R设定为选择状态的行的显示像素EM施加对应于显示数据的灰度信号；系统控制器140，对上述奇数行用扫描驱动器120L及偶数行用扫描驱动器120R、数据驱动器130，根据系统时钟信号等各种定时信号，生成并输出扫描控制信号及数据控制信号，来控制各驱动器的动作状态；显示信号生成电路150，根据从图像显示装置的外部供给的影像信号，向数据驱动器130供给显示数据，并向系统控制器140供给上述各种定时信号。

这里，显示面板110可以使用例如周知的透射型或反射型的液晶显示面板、或者将具备有机场致发光元件(有机EL元件)或发光二极管(LED)等自发光元件的显示像素2维排列而成的发光型显示面板。

例如，在液晶显示面板的情况下，各显示像素(液晶像素)EM如图6A所示，具有如下结构，具备：像素晶体管(或开关电路)TFT，栅极端子(G)与扫描行SL(奇数侧行SLo或偶数侧行SLe)连接，源极端子(S)与数据线DL连接；液晶电容Clc，像素电极连接在该像素晶体管TFT的漏极端子(D)上，共用电极连接在公共信号电压Vcom上；储存电容Cs，电容电极连接在像素晶体管TFT的漏极端子(D)上，对置电极连接在共用电压Vcs(例如公共信号电压Vcom)上。

具有这样的结构的显示像素(液晶像素)EM的驱动控制方法如周知那样，通过对各行的扫描行SL施加扫描信号Vsel，使像素晶体管TFT进行开启动作而设定为选择状态，通过与该定时同步地对数据线DL施加对应于显示数据的灰度信号电压Vpix，经由上述像素晶体管TFT对像素电极施加该电压，将填充在液晶电容Clc中的液晶控制为对应于上述显示数据的取向状态，来显示驱动各显示像素EM。

另一方面，发光型显示面板的各显示像素EM例如如图6B所示，具有如下结构，具备：薄膜晶体管(开关电路)Tr21，栅极端子连接在扫描行SL(奇数侧行SLo或偶数侧行SLe)上，源极端子及漏极端子分别连接在与扫描行SL并行排列的电源线VL(电源电压Vsc)及触点N21上；薄膜晶体管(开关电路)Tr22，栅极端子连接在扫描行SL上，源极端子及漏极端子分别连接在数据线DL及触点N22上；薄膜晶体管(开关电路)Tr23，栅极端子连接在触点N21上，源极端子及漏极端子分别连接在电源线VL及触点N22上；电容器Ce，连接在触点N21和触点N22之间；发光元件(例如有机EL元件)OEL，阳极端子连接在触点N22上，阴极端子连接在接地电位上。

在具有这样的结构的显示像素的驱动控制方法(发光驱动控制)中，首先，通过对扫描行SL施加(高电平的)扫描信号，使薄膜晶体管Tr21、Tr22进行开启动作而被设定为选择状态，并且对并行配设的电源线VL施加低电平的电源电压Vsc，通过与该定时同步地对数据线DL供给对应于显示数据的灰度信号(负极性的灰度信号电流)，使薄膜晶体管Tr23进行开启动作，从电源线VL经由薄膜晶体管Tr23、触点N22、薄膜晶体管Tr22，向数据线DL方向流过对应于灰度信号的写入电流(指定电流，在图6B中参照实线箭头)。此时，在电容器Ce中存储有与在触点N21及N22间(薄膜晶体管的Tr23的栅极-源极间)产生的电位差对应的电荷，保持(充电)为电压成分。

接着，通过截断向扫描行SL的扫描信号(施加低电平的扫描信号)，使薄膜晶体管Tr21、Tr22进行关闭动作而被设定为非选择状态，并且通过对电源线VL施加高电平的电源电压Vsc，根据保持在电容器Ce中的电压成分，薄膜晶体管Tr23维持开启状态，所以从电源线VL经由薄膜晶体管Tr23、触点N22，向有机EL元件OEL中流过规定的发光驱动电流(输出电流，在图6B中参照虚线箭头)，有机EL元件OEL发光。

这里，由于保持在电容器Ce中的电压成分(充电电压)对应于在薄膜晶体管Tr23中流过对应于上述灰度信号(灰度信号电流)的写入电流时的电位差，所以供给到有机EL元件OEL中的发光驱动电流具有与该写入电流同等的电流值，有机EL元件OEL以对应于显示数据(灰度信号电流)的亮度灰度发光。

另外，下面对使用将图6A所示的液晶像素排列成矩阵状而成的显示面板(液晶显示面板)的情况进行说明。

此外，奇数行用扫描驱动器120L及偶数行用扫描驱动器120R如图5所示，分别对应于显示面板110的奇数侧行SLo及偶数侧行SLe，与上述实施方式同样，具有：移位寄存器电路121L、121R，具有由信号保持消除部、电平反转部、输出侧推挽电路部及传送侧推挽电路部构成的多级移位模块；缓存电路122L、122R，将从各级移位模块输出的外部输出信号放大为规定的信号电平，作为奇数侧扫描信号Vslo及偶数侧扫描信号Vsle，分别依次供给到奇数侧行SLo及偶数侧行SLe中。

图7是表示第1应用例的图像显示装置的奇数行用扫描驱动器的移位寄存器电路的一例的概略结构图。

图8是表示第1应用例的图像显示装置的偶数行用扫描驱动器的移位寄存器电路的一例的概略结构图。

这里，对于与上述实施方式(参照图1)同样的结构赋予相同或同样的标号而简略化其说明。另外，这里，为了方便，对显示面板110的一个画面的扫描行数为242条的情况进行说明。

具体而言，应用在奇数行用扫描驱动器120L中的移位寄存器电路121L如图7所示，对应于显示面板110的一个画面的奇数侧行SLo的条数(121条)，具有多级(121级)串联连接的移位模块SBL(1)、SBL(3)、SBL(5)、……SBL(k)、……，将从系统控制器140作为扫描控制信号供给的4相的时钟脉冲CK1～CK4中的时钟脉冲CK1及CK4作为控制时钟信号CKA及CKB，输入到该奇数行用扫描驱动器120L的第奇数个移位模块SBL(1)、SBL(5)、SBL(9)、……中；另一方面，将上述4相的时钟脉冲CK1～CK4中的时钟脉冲CK3及CK2作为控制时钟信号CKC及CKD，输入到该奇数行用扫描驱动器120L的第偶数个移位模块SBL(3)、SBL(7)、SBL(11)、……中。

这里，从系统控制器140供给的4相的时钟脉冲CK1～CK4如后所述，时钟脉冲CK1与CK3被设定为反转关系，并且时钟脉冲CK2与CK4被设定为反转关系，进而，在上述时钟脉冲CK1与CK4的组合中，至少设定为使时钟脉冲CK4的下降定时比时钟脉冲CK1的下降定时早，此外，在上述时钟脉冲CK2与CK3的组合中，至少设定为使时钟脉冲CK2的下降定时比时钟脉冲CK3的下降定时早。

此外，与上述实施方式所示的移位寄存器电路的结构同样，对初级的移位模块SBL(1)、以及最末级的移位模块SBL(241)，输入从系统控制器140作为扫描控制信号供给的扫描开始信号STL(对应于上述开始信号ST)、以及复位信号REL(对应于上述复位信号RED)。

各级移位模块SBL(1)、SBL(3)、SBL(5)、……SBL(k)、……，依次将从上述传送侧推挽电路部输出的移位信号SFL(k)传送给下一级的移位模块，并且将从输出侧推挽电路部输出的外部输出信号GSL(k)经由省略了图示的缓存电路，作为奇数侧扫描信号Vslo依次施加给各个奇数侧行SLo。

此外，具体来说，应用在偶数行用扫描驱动器120R中的移位寄存器电路121R如图8所示，对应于显示面板110的一个画面的偶数侧行SLe的条数(121条)，具有多级(121级)串联连接的移位模块SBR(2)、SBR(4)、SBR(6)、……SBR(k+1)、……，将从系统控制器140作为扫描控制信号供给的4相的时钟脉冲CK1～CK4中的时钟脉冲CK1及CK2作为控制时钟信号CKA及CKB，输入到该偶数行用扫描驱动器120R的第奇数个移位模块SBR(2)、SBR(6)、SBR(10)、……中；另一方面，将上述4相的时钟脉冲CK1～CK4中的时钟脉冲CK3及CK4作为控制时钟信号CKC及CKD，输入到该偶数行用扫描驱动器120R的第偶数个移位模块SBR(4)、SBR(8)、SBR(12)、……中。

这里，从系统控制器140供给的4相的时钟脉冲CK1～CK4如后所述，在上述时钟脉冲CK1与CK2的组合中，至少被设定为使时钟脉冲CK1的下降定时比时钟脉冲CK2的下降定时早，此外，在上述时钟脉冲CK3与CK4的组合中，至少被设定为使时钟脉冲CK3的下降定时比时钟脉冲CK4的下降定时早。

此外，与上述奇数侧的移位寄存器电路121L同样，对初级的移位模块SBR(2)、以及最末级的移位模块SBR(242)，输入从系统控制器140作为扫描控制信号而供给的扫描开始信号STR(对应于上述开始信号ST)、以及复位信号RER(对应于上述复位信号RED)。

各级移位模块SBR(2)、SBR(4)、SBR(6)、……SBR(k+1)、……，依次将从上述传送侧推挽电路部输出的移位信号SFR(k+1)传送给下一级的移位模块，并且将从输出侧推挽电路部输出的外部输出信号GSR(k+1)经由省略了图示的缓存电路，作为偶数侧扫描信号Vsle依次施加给各个偶数侧行SLe。

数据驱动器130根据从系统控制器140供给的数据控制信号，进行如下的控制，即，取入并保持从显示信号生成电路150供给的、显示面板110的每1行的显示数据，生成对应于该显示数据的灰度信号(在本应用例中为灰度信号电压Vpix)，经由各数据线DL供给到被上述奇数行用扫描驱动器120L及偶数行用扫描驱动器120R设定为选择状态的各显示像素EM，并写入该灰度信号。

显示信号生成电路150从例如从图像显示装置100的外部供给的影像信号中提取亮度灰度信号成分及定时信号成分，对显示面板110的每1行，将该亮度灰度信号成分作为显示数据供给到数据驱动器130，并且将定时信号成分供给到系统控制器140。

系统控制器140根据从显示信号生成电路150供给的定时信号进行如下的控制，即，通过至少对奇数行用扫描驱动器120L及偶数行用扫描驱动器120R生成并输出上述那样的扫描控制信号，并且对数据驱动器130生成并输出数据控制信号，由此使各驱动器在规定的定时动作，对显示面板110输出奇数侧扫描信号Vslo及偶数侧扫描信号Vsle、灰度信号(灰度信号电压Vpix)，连续执行各显示像素EM的显示驱动动作，使基于影像信号的规定的图像信息显示在显示面板110上。

在具有这样的结构的图像显示装置中，应用相同的沟道型的薄膜晶体管等来形成构成显示面板上所排列的显示像素(具有上述液晶像素或自发光元件的显示像素)的开关元件、和构成作为周边电路的扫描驱动器(特别是上述移位寄存器电路部)及数据驱动器的开关元件，由此能够在单一的面板基板上一体地构成显示面板部及周边电路部。由此，能够实现装置规模的小型薄型化，并且能够使制造过程通用化、简洁化而实现廉价的图像显示装置。特别是，作为通过使用由非晶硅或氧化锌等半导体材料构成的薄膜晶体管等作为上述开关元件，能够以简单的制造工序制造元件特性均匀的薄膜晶体管(开关元件)。

此外，在本应用例的图像显示装置中，如图7、图8所示，为了奇数行用扫描驱动器120L及偶数行用扫描驱动器120R的驱动控制(详细情况在后面叙述)，需要供给各4相的时钟脉冲CK1～CK4，但由于在奇数行用扫描驱动器120L及偶数行用扫描驱动器120R中可以共用上述4相的时钟脉冲CK1～CK4，所以从系统控制器140作为扫描控制信号而供给到奇数行用扫描驱动器120L及偶数行用扫描驱动器120R中的时钟脉冲，只要全部是4相(4种)就可以。

另外，在本应用例的图像显示装置中，示出了夹着显示面板110而对置地配置(在图5中为左右配置)奇数行用扫描驱动器120L及偶数行用扫描驱动器120R的结构，但本发明并不限于此，例如也可以排列配置在显示面板110的一侧(例如左右的任一侧)。

下面，参照附图说明具有上述结构的图像显示装置的驱动控制方法(图像显示动作)。

图9是表示第1应用例的图像显示装置的驱动控制方法(图像显示动作)的一例的时序图。

这里，适当地参照上述实施方式所示的移位寄存器电路的电路结构和驱动控制方法来进行说明。

首先，作为控制时钟信号CKA及CKB、以及控制时钟信号CKC及CKD供给到图7、图8所示的奇数行用扫描驱动器120L及偶数行用扫描驱动器120R的各移位寄存器电路(移位模块SBL(k)、SBR(k+1))中的4种时钟脉冲CK1～CK4例如如图9所示，作为高电平的信号宽度Tp被设定为相同，并且作为该低电平的信号期间相互错开而设定，并使得每个该信号宽度Tp的1/2期间(Tp/2)在时间上重叠。

即，相对于时钟脉冲CK1，时钟脉冲CK2被设定为延迟时间Tp/2而上升为高电平，以下同样被设定为：时钟脉冲CK3相对于时钟脉冲CK2延迟时间Tp/2，此外，时钟脉冲CK4相对于时钟脉冲CK3延迟时间Tp/2，进而，时钟脉冲CK1相对于时钟脉冲CK4延迟时间Tp/2，而分别上升为高电平。

换言之，时钟脉冲CK1被设定为比时钟脉冲CK2快时间Tp/2而下降为低电平，以下同样被设定为：时钟脉冲CK2比时钟脉冲CK3快时间Tp/2，此外，时钟脉冲CK3比时钟脉冲CK4快时间Tp/2，进而，时钟脉冲CK4比时钟脉冲CK1快时间Tp/2，而分别下降为低电平。

此外，来自构成奇数行用扫描驱动器120L及偶数行用扫描驱动器120R的各级移位模块SBL(k)、SBR(k+1)的移位信号SF(k)、SF(k+1)及外部输出信号GSL(k)、GSR(k+1)，在初始状态都被设定为低电平。

在被设定为这种初始状态的奇数行用扫描驱动器120L及偶数行用扫描驱动器120R中，与上述实施方式所示的移位寄存器电路的驱动控制方法(信号取入保持动作)同样，将作为扫描控制信号而从系统控制器140供给的移位开始信号STL，在时钟脉冲CK1上升到高电平的定时<t1>之前，输入到奇数行用扫描驱动器120L的移位寄存器电路的初级移位模块SBL(1)中(<ts>～<t1>)，此外，同样，将作为扫描控制信号供给的移位开始信号STR，在时钟脉冲CK2上升到高电平的定时<t2>之前，输入到偶数行用扫描驱动器120R的移位寄存器电路的初级移位模块SBR(2)中(<t0>～<t2>)。

由此，在奇数行用扫描驱动器120L中，在作为控制时钟信号CKA供给到初级(第1级)的移位模块SBL(1)中的时钟脉冲CK1成为高电平的期间(定时<t1>～<t3>)，将移位信号SF(1)输出给下一级的移位模块SBL(3)，此外，在作为控制时钟信号CKB而供给的时钟脉冲CK4成为高电平的期间(定时<t0>～<t2>)，输出作为施加给第1行的扫描行SLo的扫描信号Vslo的外部输出信号GSL(1)。该信号输出动作与上述实施方式所示的移位寄存器电路的驱动控制方法(信号复位动作)同样，一直继续直到将移位信号SF(1)取入到下一级的移位模块SBL(3)中、将高电平的时钟脉冲CK3作为控制时钟信号CKC供给到该移位模块SBL(3)中(定时<t3>)。

接着，在偶数行用扫描驱动器120R中也同样，在作为控制时钟信号CKA供给到初级(第1级)的移位模块SBR(2)中的时钟脉冲CK2成为高电平的期间(定时<t2>～<t4>)，将移位信号SF(2)输出给下一级的移位模块SBR(4)，此外，在作为控制时钟信号CKB供给的时钟脉冲CK1成为高电平的期间(定时<t1>～<t3>)，输出作为施加给第2行的扫描行SLe的扫描信号Vsle的外部输出信号GSR(2)。该信号输出动作一直继续直到将移位信号SF(2)取入到下一级的移位模块SBR(4)中、将高电平的时钟脉冲CK4作为控制时钟信号CKC供给到该移位模块SBR(4)中(定时<t4>)。

接着，在奇数行用扫描驱动器120L中，在作为控制时钟信号CKC供给到第2级的移位模块SBL(3)中的时钟脉冲CK3成为高电平的期间(定时<t3>～<t5>)，根据从前一级的移位模块SBL(1)输出的移位信号SF(1)，将移位信号SF(3)输出给下一级的移位模块SBL(5)，此外，在作为控制时钟信号CKD供给的时钟脉冲CK2成为高电平的期间(定时<t2>～<t4>)，输出作为施加给第3行的扫描行SLo的扫描信号Vslo的外部输出信号GSL(3)。该信号输出动作一直继续直到将移位信号SF(3)取入到下一级的移位模块SBL(5)中、将高电平的时钟脉冲CK1作为控制时钟信号CKA供给到该移位模块SBL(5)中(定时<t5>)。

接着，在偶数行用扫描驱动器120R中，在作为控制时钟信号CKC供给到第2级的移位模块SBR(4)中的时钟脉冲CK4成为高电平的期间(定时<t4>～<t6>)，根据从前一级的移位模块SBR(2)输出的移位信号SF(2)，将移位信号SF(4)输出给下一级的移位模块SBR(6)，此外，在作为控制时钟信号CKD供给的时钟脉冲CK3成为高电平的期间(定时<t3>～<t5>)，输出作为施加给第4行的扫描行SLe的扫描信号Vsle的外部输出信号GSR(4)。该信号输出动作一直继续直到将移位信号SF(4)取入到下一级的移位模块SBR(6)中、将高电平的时钟脉冲CK2作为控制时钟信号CKA供给到该移位模块SBR(6)中(定时<t6>)。

以下，如图9所示，在奇数行用扫描驱动器120L及偶数行用扫描驱动器120R中，交互地反复执行同样的动作，通过一边在各移位寄存器电路的各级的移位模块SBL(k)、SBR(k+1)间传送移位信号SF(k)、SF(k+1)，一边输出外部输出信号GSL(k)、GSR(k+1)，依次输出与配设在显示面板110中的各行的扫描行SL(SLo、SLe)对应的扫描信号Vsel(Vslo、Vsle)，所以能够按行以规定的周期，将配设在显示面板110中的各显示像素EM设定为选择状态。

并且，通过与将各行的显示像素EM设定为选择状态的定时同步、从数据驱动器130经由各列的数据线DL供给对应于显示数据的灰度信号(灰度信号电压Vpix、或灰度信号电流Ipix)，将显示数据写入到各显示像素EM中，例如液晶的取向状态发生变化。因而，在设定为选择状态的各行中，通过进行同样的显示数据的写入动作，将基于影像信号的规定的图像信息显示在显示面板110上。

这样，为了将配设在显示面板110中的所有的扫描行SL设定(扫描)为依次选择状态，只要从奇数行用扫描驱动器120L及偶数行用扫描驱动器120R交替地依次对奇数侧行SLo及偶数侧行SLe输出扫描信号就可以，所以1个扫描期间(1帧期间)的奇数行用扫描驱动器120L及偶数行用扫描驱动器120R的各动作频率与仅使用单一的扫描驱动器的周知的结构相比较，实质上为1/2的动作频率就可以。

因而，通过动作频率较低的扫描驱动器，能够对扫描行数较多且动作频率较高的显示面板良好地显示驱动，并且构成奇数行用扫描驱动器及偶数行用扫描驱动器的移位寄存器电路中可以应用电子移动率较低的薄膜晶体管，所以例如能够使用制造工序简单的非晶硅晶体管等，能够实现廉价的图像显示装置。

特别是，在本应用例中，通过使用具备上述实施方式的移位寄存器电路的扫描驱动器(奇数行用扫描驱动器及偶数行用扫描驱动器)，设定为比复位动作的开始定时(对应于传送用控制时钟信号CKA或CKC下降、移位模块间的各移位信号的传送动作结束的定时)靠前，扫描用控制时钟信号CKB或CKD下降，作为扫描信号的外部输出信号的输出动作结束(输出低电平的外部输出信号)。

由此，即使在使用电子移动率较低、元件特性随时间的劣化显著的非晶硅晶体管等构成移位寄存器电路的情况下，也能够通过构成各移位模块的输出部的开关元件中的特性劣化较小的开关元件(即对应于构成上述输出侧推挽电路部30的薄膜晶体管Tr17)，来控制外部输出信号的信号特性(特别是下降动作)，所以即使在长期间驱动扫描驱动器的情况下，也能够使外部输出信号的信号电平迅速变化(下降到低电平)，能够实现图像显示特性稳定的图像显示装置。

此外，在具备由本应用例所示那样的液晶显示像素构成的显示面板的图像显示装置中，已知一般在设在各显示象素EM中的像素晶体管TFT进行开启动作时，会产生像素写入电压的变动(偏移)ΔV，特别是已知会因扫描信号(外部输出信号)的下降特性的衰退或延迟而使该电压变动ΔV的值变化(变小)。

因此，即使在像素显示装置的出货级阶段或电源接通时等，将施加给液晶电容的共用电极的公共信号电压Vcom的中心电压对应于上述电压变动ΔV而修正为最佳值的情况下，如果因长时间驱动图像显示装置(扫描驱动器)、扫描信号的下降特性劣化，则电压变动ΔV的值也会变化。因此，有公共信号电压Vcom的中心电压脱离最佳值、在显示图像中产生闪烁、或液晶的烧伤等问题。

根据本实施例的图像显示装置，如上述那样，即使长时间驱动扫描驱动器后，也能够抑制扫描信号(外部输出信号)的信号特性(下降特性)的劣化，所以能够抑制上述电压变动ΔV的变化。由此，能够实现图像信息的显示特性及显示面板的耐久性良好的图像显示装置。

另外，在本应用例中，被选择作为控制时钟信号CKA及CKB、或控制时钟信号CKC及CKD的时钟脉冲CK1～CK4，被设定为相互每隔信号宽度Tp的1/2期间在时间上重合，所以从奇数行用扫描驱动器120L及偶数行用扫描驱动器120R交替输出的扫描信号Vslo、Vsle在相邻的扫描行(奇数侧行SLo或偶数侧行SLe)之间，在成为高电平的期间(即显示像素EM的选择期间)一部分重复，但此时，写入到显示象素EM中的灰度信号(灰度信号电压Vpix)是由各扫描信号Vslo、Vsle下降为低电平的定时(即成为非选择状态的定时)的最近前面的信号电平来决定的，所以通过上述选择期间(扫描信号Vslo、Vsle成为高电平的期间)在相邻的扫描行间重复，不会在显示动作(显示数据写入动作)方面产生障碍。

此外，在有关本应用例的图像显示装置中，在各扫描驱动器的移位寄存器电路中，从4相的时钟脉冲CK1～CK4选择传送用控制时钟信号CKA、CKC、及扫描用控制时钟信号CKB、CKD，但由于传送用控制时钟信号与扫描用控制时钟信号被设定为错开时钟脉冲的信号宽度Tp的1/2(移位后)相位的关系，所以，也可以例如通过适当地错开单一的时钟脉冲的上升(或下降)定时(相位)，来生成上述4相时钟脉冲并供给到各扫描驱动器中。

<第2应用例>

接着，参照附图说明本实施方式的移位寄存器电路的第2应用例。

图10是表示第2应用例的图像显示装置的奇数行用扫描驱动器的移位寄存器电路的一例的概略结构图。

图11是表示第2应用例的图像显示装置的偶数行用扫描驱动器的移位寄存器电路的一例的概略结构图。

这里，对于与上述第1应用例同样的结构赋予相同或同样的标号并简化其说明。另外，本应用例的图像装置的整体结构由于与上述第1应用例(参照图5)相样，所以省略其说明。

首先，在本应用例中，将作为扫描控制信号从系统控制器140供给到奇数行用扫描驱动器120L及偶数行用扫描驱动器120R的各移位寄存器电路(移位模块SBL(k)、SBR(k+1))中的控制时钟信号CKA及CKC，设定为上述第1应用例所示的4种(4相)时钟脉冲CK1～CK4的任一个，另一方面，将控制时钟信号CKB及CKD设定为具有各时钟脉冲CK1～CK4的信号宽度(脉冲时间宽度)Tp的1/2信号宽度(Tp/2)的4种时钟脉冲CK11～CK14的任一个。

具体而言，在奇数行用扫描驱动器120L中应用的移位寄存器电路121L如图10所示，与上述第1应用例同样，具有与配设在显示面板110中的奇数侧行SLo的条数(例如121条)对应地连接了多级(121级)的移位模块SBL(1)、SBL(3)、SBL(5)、……SBL(k)、……，对第奇数个移位模块SBL(1)、SBL(5)、SBL(9)、……，将时钟脉冲CK1作为控制时钟信号CKA输入，并且将时钟脉冲CK11作为控制时钟信号CKB输入。另一方面，对第偶数个移位模块SBL(3)、SBL(7)、SBL(11)、……，将时钟脉冲CK3作为控制时钟信号CKC输入，并且将时钟脉冲CK13作为控制时钟信号CKD输入。

此外，在偶数行用扫描驱动器120R中应用的移位寄存器电路121R如图11所示，与上述第1应用例同样，具有与配设在显示面板110中的偶数侧行SLe的条数(例如121根)对应地连接了多级(121级)的移位模块SBR(2)、SBR(4)、SBR(6)、……SBR(k+1)、……，对第奇数个移位模块SBR(2)、SBR(6)、SBR(10)、……，将时钟脉冲CK2作为控制时钟信号CKA输入，并且将时钟脉冲CK12作为控制时钟信号CKB输入。另一方面，对第偶数个移位模块SBR(4)、SBR(8)、SBR(12)、……，将时钟脉冲CK4作为控制时钟信号CKC输入，并且将时钟脉冲CK14作为控制时钟信号CKD输入。

这里，从系统控制器140供给到奇数行用扫描驱动器120L及偶数行用扫描驱动器120R中的时钟脉冲CK1～CK4及CK11～CK14的关系如后述，相对于时钟脉冲CK1，时钟脉冲CK11被设定为同步地上升到高电平，并且早时间Tp/2下降到低电平，以下同样被设定为：相对于时钟脉冲CK2，时钟脉冲CK12同步地上升到高电平，并且早时间Tp/2下降到低电平，此外，相对于时钟脉冲CK3，时钟脉冲CK13同步地上升到高电平，并且早时间Tp/2下降到低电平，进而，相对于时钟脉冲CK4，时钟脉冲CK14同步地上升到高电平，并且早时间Tp/2下降到低电平。

接着，参照附图说明本应用例的图像显示装置的驱动控制方法(图像显示动作)。

图12是表示第2应用例的图像显示装置的驱动控制方法(图像显示动作)的一例的时序图。

这里，对于与上述第1应用例同样的控制动作简化其说明。

在本应用例的图像显示装置的驱动控制方法中，具体而言，首先，在设定为初始状态(各移位寄存器电路的移位模块SBL(k)的移位信号SF(k)及外部输出信号GSL(k)被设定为低电平的状态)的奇数行用扫描驱动器120L中，在时钟脉冲CK1上升到高电平的定时<t1>之前(<ts>～<t1>)，将移位开始信号STL输入到初级(第1级)的移位模块SBL(1)中，此外，在设定为初始状态(各移位寄存器电路的移位模块SBR(k+1)的移位信号SF(k+1)及外部输出信号GSL(k+1)被设定为低电平的状态)的偶数行用扫描驱动器120R中，在时钟脉冲CK2上升到高电平的定时<t2>之前(<t0>～<t2>)，将移位开始信号STR输入到初级(第1级)的移位模块SBR(2)中。

由此，在奇数行用扫描驱动器120L中，在对初级的移位模块SBL(1)供给高电平的时钟脉冲CK1(控制时钟信号CKA)的期间(定时<t1>～<t3>)，将移位信号SF(1)输出给下一级的移位模块SBL(3)，此外，在供给高电平的时钟脉冲CK11(控制时钟信号CKB)的期间(定时<t1>～<t2>)，输出作为施加给第1行的扫描行SLo的扫描信号Vslo的外部输出信号GSL(1)。这里，移位信号SF(1)的信号输出动作一直继续直到从下一级的移位模块SBL(3)输出作为复位信号的移位信号SF(3)(即直到将高电平的时钟脉冲CK3被供给到移位模块SBL(3)中)(定时<t3>)。

接着，在偶数行用扫描驱动器120R中也同样，在对初级的移位模块SBR(2)供给高电平的时钟脉冲CK2(控制时钟信号CKA)的期间(定时<t2>～<t4>)，将移位信号SF(2)输出给下一级的移位模块SBR(4)，此外，在供给高电平的时钟脉冲CK12(控制时钟信号CKB)的期间(定时<t2>～<t3>)，输出作为施加给第2行的扫描行SLe的扫描信号Vsle的外部输出信号GSR(2)。这里，移位信号SF(2)的信号输出动作一直继续直到从下一级的移位模块SBR(4)输出作为复位信号的移位信号SF(4)(即直到将高电平的时钟脉冲CK4供给到移位模块SBR(4)中)(定时<t4>)。

接着，在奇数行用扫描驱动器120L中，在对第2级的移位模块SBL(3)供给时钟脉冲CK3(控制时钟信号CKC)的期间(定时<t3>～<t5>)，根据上述移位信号SF(1)，将移位信号SF(3)输出给下一级的移位模块SBL(5)，此外，在供给时钟脉冲CK13(控制时钟信号CKD)的期间(定时<t3>～<t4>)，输出作为施加给第3行的扫描行SLo的扫描信号Vslo的外部输出信号GSL(3)。这里，移位信号SF(3)的信号输出动作一直继续直到从下一级的移位模块SBL(5)输出移位信号SF(5)(即直到将时钟脉冲CK1供给到移位模块SBL(5)中)(定时<t5>)。

接着，在偶数行用扫描驱动器120R中，在对第2级的移位模块SBR(2)供给时钟脉冲CK4(控制时钟信号CKC)的期间(定时<t4>～<t6>)，根据上述移位信号SF(2)，将移位信号SF(4)输出给下一级的移位模块SBR(6)，此外，在供给时钟脉冲CK14(控制时钟信号CKD)的期间(定时<t4>～<t5>)，输出作为施加给第4行的扫描行SLe的扫描信号Vsle的外部输出信号GSR(4)。这里，移位信号SF(4)的信号输出动作一直继续直到从下一级的移位模块SBR(6)输出移位信号SF(6)(即直到将时钟脉冲CK2供给到移位模块SBR(6)中)(定时<t6>)。

以下，如图12所示，在奇数行用扫描驱动器120L及偶数行用扫描驱动器120R中，交互地反复执行同样的动作，通过一边在各移位寄存器电路的各级的移位模块SBL(k)、SBR(k+1)间传送移位信号SF(k)、SF(k+1)，一边输出外部输出信号GSL(k)、GSR(k+1)，依次输出与配设在显示面板110中的各行的扫描行SL(SLo、SLe)对应的扫描信号Vsel(Vslo、Vsle)，所以能够按行以规定的周期将配设在显示面板110中的各显示像素EM设定为选择状态。

因而，在本应用例中，也为了将配设在显示面板110中的所有的扫描行SL SLo、SLe)设定(扫描)为依次选择状态，而从奇数行用扫描驱动器120L及偶数行用扫描驱动器120R交替地依次输出扫描信号Vsel(Vslo、Vsle)，所以1个扫描期间(1帧期间)的奇数行用扫描驱动器120L及偶数行用扫描驱动器120R的各动作频率与仅使用单一的扫描驱动器的周知的结构相比，实质上为1/2的动作频率就可以。

由此，通过动作频率较低的扫描驱动器，能够对扫描行数较多且动作频率较高的显示面板良好地显示驱动，并且在构成奇数行用扫描驱动器及偶数行用扫描驱动器的移位寄存器电路中可以应用电子移动率较低的薄膜晶体管，所以例如能够使用制工序简单的非晶硅晶体管等，能够实现廉价的图像显示装置。

特别是，在本应用例的控制驱动方法中，设定为：扫描用控制时钟信号CKB、CKD信号宽度比传送用控制时钟信号CKA、CKC短，并且与传送用控制时钟信号CKA、CKC同步地上升、且比传送用控制时钟信号CKA、CKC的下降(或复位信号的上升)早地下降。

由此，即使在使用电子移动率较低、元件特性随时间的劣化显著的非晶硅晶体管等构成移位寄存器电路的情况下，也能够进一步缩短构成控制扫描信号(外部输出信号)的信号电平的开关元件(即对应于构成上述输出侧推挽电路部30的薄膜晶体管Tr17)的开启动作期间，来抑制伴随元件特性的劣化的扫描信号(外部输出信号)的下降特性的劣化，并且能够削减因扫描信号在相邻的行间在时间上相互重合而带来的无用的信号输出动作，能够削减在该扫描信号的生成中消耗的电力。

另外，在上述各应用例中，仅说明了将本发明的移位寄存器电路及其驱动控制方法应用在图像显示装置(液晶显示装置或EL显示装置等)的扫描驱动器中的情况，但本发明并不限于此。总之，本发明的移位寄存器电路及驱动控制装置是在规定的定时(周期)依次输出信号的，所以只要是在规定的定时依次选择上述那样排列成矩阵状的功能要素(显示像素等负荷)而设定(扫描)为驱动状态就可以，例如可以很好地应用作具备传感器阵列(读取像素阵列)的图像读取装置的扫描驱动器，所述传感器阵列由具有薄膜晶体管构造的多个光传感器(读取像素)构成。

Claims (27)

1.一种移位寄存器电路，

具备级联连接的多个信号保持电路；

上述各信号保持电路具备：

输入控制电路，被施加输入信号，取入并保持该输入信号；

输出控制电路，被施加第1控制时钟信号，输出与所保持的上述输入信号及上述第1控制时钟信号的定时对应的输出信号；

复位控制电路，被施加复位信号，对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化；

上述输出信号结束的定时，被设定在该信号保持电路所对应的上述复位信号的施加开始定时之前相当于上述输出信号的输出期间的1/2的时间。

2.如权利要求1所述的移位寄存器电路，其特征在于，

上述第1控制时钟信号具有第1信号电平和第2信号电平；

上述输出控制电路中的上述输出信号按照将上述第1控制时钟信号设定为上述第1信号电平的定时而输出；

上述第1控制时钟信号的信号电平被设定为，在由上述复位控制电路对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化的动作的开始定时之前，变化为上述第2信号电平。

3.如权利要求1所述的移位寄存器电路，其特征在于，

上述各信号保持电路具备传送控制电路，该传送控制电路中被施加第2控制时钟信号，输出与保持在上述输入控制电路中的上述输入信号及该第2控制时钟信号的定时对应的移位信号，并作为上述输入信号供给到下一级的上述信号保持电路中。

4.如权利要求3所述的移位寄存器电路，其特征在于，

将由下一级的上述信号保持电路的上述传送控制电路生成的上述移位信号，作为上述复位控制电路中的上述复位信号来输入。

5.如权利要求4所述的移位寄存器电路，其特征在于，

上述复位信号在上述第2控制时钟信号成为反转相位的定时输入。

6.如权利要求1所述的移位寄存器电路，其特征在于，

上述各信号保持电路构成为包括：由具有单一的沟道极性的电场效应型晶体管构成的多个开关电路。

7.如权利要求6所述的移位寄存器电路，其特征在于，

上述电场效应型晶体管是使用了由非晶硅构成的半导体材料的薄膜晶体管。

8.如权利要求6所述的移位寄存器电路，其特征在于，

上述电场效应型晶体管是使用了由氧化锌构成的半导体材料的薄膜晶体管。

9.一种移位寄存器电路，其特征在于，

具备级联连接的多个信号保持电路；

上述各信号保持电路具备：

输入控制电路，被施加输入信号，取入并保持该输入信号；

输出控制电路，被施加第1控制时钟信号，输出与所保持的上述输入信号及上述第1控制时钟信号的定时对应的输出信号；

复位控制电路，被施加复位信号，对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化；

传送控制电路，该传送控制电路中被施加第2控制时钟信号，输出与保持在上述输入控制电路中的上述输入信号及该第2控制时钟信号的定时对应的移位信号，并作为上述输入信号供给到下一级的上述信号保持电路中；

上述第1控制时钟信号及第2控制时钟信号具有第1信号电平和第2信号电平，

上述第1控制时钟信号成为上述第1信号电平的信号宽度和上述第2控制时钟信号成为上述第1信号电平的信号宽度相同，

上述第1控制时钟信号被设定为，在上述第2控制时钟信号从上述第1信号电平变化为上述第2信号电平的定时之前，从上述第1信号电平变化为上述第2信号电平，

上述输出信号结束的定时，被设定在该信号保持电路所对应的上述复位信号的施加开始定时之前相当于上述输出信号的输出期间的1/2的时间。

10.一种移位寄存器电路，其特征在于，

具备级联连接的多个信号保持电路；

上述各信号保持电路具备：

输入控制电路，被施加输入信号，取入并保持该输入信号；

输出控制电路，被施加第1控制时钟信号，输出与所保持的上述输入信号及上述第1控制时钟信号的定时对应的输出信号；

复位控制电路，被施加复位信号，对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化；

传送控制电路，该传送控制电路中被施加第2控制时钟信号，输出与保持在上述输入控制电路中的上述输入信号及该第2控制时钟信号的定时对应的移位信号，并作为上述输入信号供给到下一级的上述信号保持电路中；

上述第1控制时钟信号及第2控制时钟信号具有第1信号电平和第2信号电平；

上述第1控制时钟信号成为上述第1信号电平的信号宽度被设定为比上述第2控制时钟信号成为上述第1信号电平的信号宽度短；

上述第1控制时钟信号被设定为，在上述第2控制时钟信号从上述第1信号电平变化为上述第2信号电平的定时之前，从上述第1信号电平变化为上述第2信号电平，

上述输出信号结束的定时，被设定在该信号保持电路所对应的上述复位信号的施加开始定时之前相当于上述输出信号的输出期间的1/2的时间。

11.一种移位寄存器电路，其特征在于，

具备级联连接的多个信号保持电路；

上述各信号保持电路具备：

输入控制电路，被施加输入信号，取入并保持该输入信号；

输出控制电路，被施加第1控制时钟信号，输出与所保持的上述输入信号及上述第1控制时钟信号的定时对应的输出信号；

复位控制电路，被施加复位信号，对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化；

传送控制电路，该传送控制电路中被施加第2控制时钟信号，输出与保持在上述输入控制电路中的上述输入信号及该第2控制时钟信号的定时对应的移位信号，并作为上述输入信号供给到下一级的上述信号保持电路中；

对上述多级的信号保持电路中的第奇数级的上述信号保持电路，供给上述第1控制时钟信号及上述第2控制时钟信号；

对第偶数级的上述信号保持电路供给第3控制时钟信号及第4控制时钟信号，该第3控制时钟信号及第4控制时钟信分别成为上述第1控制时钟信号及上述第2控制时钟信号的反转相位，

上述输出信号结束的定时，被设定在该信号保持电路所对应的上述复位信号的施加开始定时之前相当于上述输出信号的输出期间的1/2的时间。

12.一种移位寄存器电路，其特征在于，

具备级联连接的多个信号保持电路；

上述各信号保持电路具备：

输入控制电路，被施加输入信号，取入并保持该输入信号；

输出控制电路，被施加第1控制时钟信号，输出与所保持的上述输入信号及上述第1控制时钟信号的定时对应的输出信号；

复位控制电路，被施加复位信号，对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化；

传送控制电路，该传送控制电路中被施加第2控制时钟信号，输出与保持在上述输入控制电路中的上述输入信号及该第2控制时钟信号的定时对应的移位信号，并作为上述输入信号供给到下一级的上述信号保持电路中；

上述输入控制电路至少具备第1开关电路，该第1开关电路在电流线路的一端侧及控制端子上被供给上述输入信号，并且在另一端侧连接有第1触点；

上述输出控制电路至少具备：第2开关电路，在电流线路的一端侧被供给上述第1控制时钟信号，并且在另一端侧连接有输出上述输出信号的第2触点，在控制端子上连接有上述第1触点；第3开关电路，在电流线路的一端侧连接有规定电源电压，并且在另一端侧连接有上述第2触点，在控制端子上被施加上述第1触点的电位的反转电位；

上述复位控制电路至少具备第4开关电路，该第4开关电路在电流线路的一端侧连接有上述第1触点，在另一端侧连接有上述电源电压，在控制端子上被供给上述复位信号；

上述传送控制电路至少具备：第5开关电路，在电流线路的一端侧被供给上述第2控制时钟信号，并且在另一端侧连接有输出上述移位信号的第3触点，在控制端子上连接有上述第1触点；第6开关电路，在电流线路的一端侧连接有上述电源电压，并且在另一端侧连接有上述第3触点，在控制端子上被施加上述第1触点的电位的反转电位，

上述输出信号结束的定时，被设定在该信号保持电路所对应的上述复位信号的施加开始定时之前相当于上述输出信号的输出期间的1/2的时间。

13.如权利要求12所述的移位寄存器电路，其特征在于，

上述输出控制电路至少仅在上述输出信号的输出期间使上述第2开关电路进行开启动作，经由上述第2触点输出上述输出信号；

在上述输出信号的非输出期间，上述第3开关电路进行开启动作，经由上述第2触点输出上述输出信号。

14.一种驱动控制装置，依次输出扫描信号，该扫描信号将2维排列了多个像素的像素阵列的各行像素设定为选择状态，

该驱动控制装置具备由级联连接的多个信号保持电路构成的移位寄存器电路；

上述各信号保持电路具备：

输入控制电路，被施加输入信号，取入并保持该输入信号；

输出控制电路，被施加第1控制时钟信号，输出与所保持的上述输入信号及上述第1控制时钟信号的定时对应的、成为上述扫描信号的输出信号；

复位控制电路，被施加复位信号，对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化；

上述输出信号结束的定时，被设定在该信号保持电路所对应的上述复位信号的施加开始定时之前相当于上述输出信号的输出期间的1/2的时间。

15.如权利要求14所述的驱动控制装置，其特征在于，

上述第1控制时钟信号具有第1信号电平和第2信号电平；

上述输出控制电路中的上述输出信号按照将上述第1控制时钟信号设定为上述第1信号电平的定时而输出；

上述第1控制时钟信号的信号电平被设定为，在由上述复位控制电路对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化的动作的开始定时之前，变化为上述第2信号电平。

16.如权利要求14所述的驱动控制装置，其特征在于，

上述各信号保持电路具备传送控制电路，该传送控制电路被施加第2控制时钟信号，输出与保持在上述输入控制电路中的上述输入信号及该第2控制时钟信号的定时对应的移位信号，并作为上述输入信号而供给到下一级的上述信号保持电路中。

17.如权利要求16所述的驱动控制装置，其特征在于，

将由下一级的上述信号保持电路的上述传送控制电路生成的上述移位信号，作为上述复位控制电路的上述复位信号来输入。

18.如权利要求14所述的驱动控制装置，其特征在于，

上述各信号保持电路构成为包括多个开关电路，所述各开关电路由具有单一的沟道极性的电场效应型晶体管构成。

19.如权利要求18所述的驱动控制装置，其特征在于，

上述多个像素分别具有如下结构：包括由具有单一的沟道极性的至少一个电场效应型晶体管构成的开关电路；

上述驱动控制装置一体地设置在形成有上述像素阵列的基板上。

20.如权利要求18所述的驱动控制装置，其特征在于，

构成上述像素阵列及上述驱动控制装置的上述电场效应型晶体管是使用了由非晶硅构成的半导体材料的薄膜晶体管。

21.如权利要求18所述的驱动控制装置，其特征在于，

构成上述像素阵列及上述驱动控制装置的上述电场效应型晶体管是使用了由氧化锌构成的半导体材料的薄膜晶体管。

22.如权利要求14所述的驱动控制装置，其特征在于，

上述像素阵列是把多个显示像素2维排列的显示像素阵列。

23.如权利要求14所述的驱动控制装置，其特征在于，

上述像素阵列是把多个读取像素2维排列的读取像素阵列。

24.一种驱动控制装置，依次输出扫描信号，该扫描信号将2维排列了多个像素的像素阵列的各行像素设定为选择状态，该驱动控制装置具备：

第1驱动控制部，对上述像素阵列的第奇数行的上述像素依次输出扫描信号；

第2驱动控制部，对上述像素阵列的第偶数行的上述像素依次输出扫描信号；

上述第1驱动控制部和上述第2驱动控制部同为由级联连接的多个信号保持电路构成的移位寄存器电路；

上述各信号保持电路具备：

输入控制电路，被施加输入信号，取入并保持该输入信号；

输出控制电路，被施加第1控制时钟信号，输出与所保持的上述输入信号及上述第1控制时钟信号的定时对应的、成为上述扫描信号的输出信号；

复位控制电路，被施加复位信号，对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化；

上述输出信号结束的定时，被设定在该信号保持电路所对应的上述复位信号的施加开始定时之前相当于上述输出信号的输出期间的1/2的时间。

25.一种驱动控制装置，依次输出扫描信号，该扫描信号将2维排列了多个像素的像素阵列的各行像素设定为选择状态，该驱动控制装置具备：

由级联连接的多个信号保持电路构成的移位寄存器电路；

上述各信号保持电路具备：

输入控制电路，被施加输入信号，取入并保持该输入信号；

输出控制电路，被施加第1控制时钟信号，输出与所保持的上述输入信号及上述第1控制时钟信号的定时对应的、成为上述扫描信号的输出信号；

复位控制电路，被施加复位信号，对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化；

传送控制电路，该传送控制电路中被施加第2控制时钟信号，输出与保持在上述输入控制电路中的上述输入信号及该第2控制时钟信号的定时对应的移位信号，并作为上述输入信号供给到下一级的上述信号保持电路中；

上述第1控制时钟信号及第2控制时钟信号具有第1信号电平和第2信号电平，

上述第1控制时钟信号成为上述第1信号电平的信号宽度和上述第2控制时钟信号成为上述第1信号电平的信号宽度相同；

上述第1控制时钟信号被设定为，在上述第2控制时钟信号从上述第1信号电平变化为上述第2信号电平的定时之前，从上述第1信号电平变化为上述第2信号电平，

上述输出信号结束的定时，被设定在该信号保持电路所对应的上述复位信号的施加开始定时之前相当于上述输出信号的输出期间的1/2的时间。

26.一种驱动控制装置，依次输出扫描信号，该扫描信号将2维排列了多个像素的像素阵列的各行像素设定为选择状态，该驱动控制装置具备：

由级联连接的多个信号保持电路构成的移位寄存器电路；

上述各信号保持电路具备：

输入控制电路，被施加输入信号，取入并保持该输入信号；

输出控制电路，被施加第1控制时钟信号，输出与所保持的上述输入信号及上述第1控制时钟信号的定时对应的、成为上述扫描信号的输出信号；

复位控制电路，被施加复位信号，对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化；

传送控制电路，该传送控制电路中被施加第2控制时钟信号，输出与保持在上述输入控制电路中的上述输入信号及该第2控制时钟信号的定时对应的移位信号，并作为上述输入信号供给到下一级的上述信号保持电路中；

上述第1控制时钟信号及第2控制时钟信号具有第1信号电平和第2信号电平，

上述第1控制时钟信号成为上述第1信号电平的信号宽度被设定为比上述第2控制时钟信号成为上述第1信号电平的信号宽度短；

上述第1控制时钟信号被设定为，在上述第2控制时钟信号从上述第1信号电平变化为上述第2信号电平的定时之前，从上述第1信号电平变化为上述第2信号电平，

上述输出信号结束的定时，被设定在该信号保持电路所对应的上述复位信号的施加开始定时之前相当于上述输出信号的输出期间的1/2的时间。

27.一种驱动控制装置，依次输出扫描信号，该扫描信号将2维排列了多个像素的像素阵列的各行像素设定为选择状态，该驱动控制装置具备：

由级联连接的多个信号保持电路构成的移位寄存器电路；

上述各信号保持电路具备：

输入控制电路，被施加输入信号，取入并保持该输入信号；

输出控制电路，被施加第1控制时钟信号，输出与所保持的上述输入信号及上述第1控制时钟信号的定时对应的、成为上述扫描信号的输出信号；

复位控制电路，被施加复位信号，对保持在上述输入控制电路中的上述输入信号的信号电平进行初始化；

传送控制电路，该传送控制电路中被施加第2控制时钟信号，输出与保持在上述输入控制电路中的上述输入信号及该第2控制时钟信号的定时对应的移位信号，并作为上述输入信号供给到下一级的上述信号保持电路中；

对上述多级的信号保持电路中的第奇数级的上述信号保持电路，供给上述第1控制时钟信号及上述第2控制时钟信号；

对第偶数级的上述信号保持电路供给第3控制时钟信号及第4控制时钟信号，该第3控制时钟信号及第4控制时钟信号分别成为上述第1控制时钟信号及上述第2控制时钟信号的反转相位，

上述输出信号结束的定时，被设定在该信号保持电路所对应的上述复位信号的施加开始定时之前相当于上述输出信号的输出期间的1/2的时间。

Images