[go: up one dir, main page]

CN1825630A - 光电动势元件 - Google Patents

光电动势元件 Download PDF

Info

Publication number
CN1825630A
CN1825630A CN200610057698.6A CN200610057698A CN1825630A CN 1825630 A CN1825630 A CN 1825630A CN 200610057698 A CN200610057698 A CN 200610057698A CN 1825630 A CN1825630 A CN 1825630A
Authority
CN
China
Prior art keywords
amorphous silicon
silicon film
semiconductor film
type amorphous
photovoltaic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610057698.6A
Other languages
English (en)
Other versions
CN100527447C (zh
Inventor
寺川朗
浅海利夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1825630A publication Critical patent/CN1825630A/zh
Application granted granted Critical
Publication of CN100527447C publication Critical patent/CN100527447C/zh
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

本发明涉及一种光电动势元件。在n型单晶硅基板主面的除去外周部的规定宽度之外的区域内形成有i型非晶硅膜和n型非晶硅膜。n型单晶硅基板的主面上形成有覆盖i型非晶硅膜和n型非晶硅膜的表面电极。在n型单晶硅基板的背面的整个区域内形成有i型非晶硅膜和p型非晶硅膜。在p型非晶硅膜上的除去外周部的规定宽度的区域内形成背面电极。表面电极侧成为主要的光入射面。

Description

光电动势元件
技术领域
本发明是涉及使用半导体接合的光电动势元件。
背景技术
近年来，在进行n型单晶硅基板与p型非晶硅膜的pn结的光电动势元件的开发。在这样的光电动势元件中，为提高光电转换效率，必须在维持高的短路电流Isc和开放电压Voc的同时提高曲线因子F.F.。
但是，在n型单晶硅基板与p型非晶硅膜的接合部，由于存在有多个界面能级，所以会发生载流子的再结合，使开放电压Voc降低。
因此，为抑制n型单晶硅基板与p型非晶硅膜的接合部中的载流子的再结合，提出具有在n型单晶硅基板与p型非晶硅膜之间插入实质上本征的非晶硅膜(i型非晶硅膜)的HIT(具有本征薄膜的异质结：Heterojunction with Intrinsic Thin-Layer)结构的光电动势元件的方案(例如，参照日本专利特开2001-345463号公报)。
而且，为抑制n型单晶硅基板的背面侧的载流子的再结合，已知还有在n型单晶硅基板的背面具有形成了i型非晶硅膜和n型非晶硅膜的BSF(背近面电场：Back Surface Field)结构的光电动势元件。
而且，为进一步提高光电动势元件的光电转换效率，使n型单晶硅基板的主面和背面上形成的非晶硅膜的面积尽量大，提高光生成载流子的收集率即可。即，在n型单晶硅基板的主面和背面的整个区域形成非晶硅膜即可。
然而，在上述非晶硅膜的形成中，一般是使用等离子体CVD(化学气相沉积)法。这里，如果在n型单晶硅基板的主面的整个区域通过等离子体CVD法形成i型非晶硅膜和p型非晶硅膜，则i型和p型非晶硅膜就会向n型单晶硅基板的侧面和背面侧旋入。而且，同样，如果在n型单晶硅基板的背面的整个区域通过等离子体CVD法形成i型非晶硅膜和n型非晶硅膜，则i型和n型非晶硅膜向n型单晶硅基板的侧面和正面侧旋入。在这种情况下，n型单晶硅基板的主面侧的p型非晶硅膜与背面侧的n型非晶硅膜在n型单晶硅基板的侧面接触，产生漏电电流。由此光电动势元件的光电转换效率降低。
因此，为解决这样的问题，提出了使在n型单晶硅基板的背面侧形成的i型非晶硅膜和n型非晶硅膜的面积减小，防止n型单晶硅基板的主面侧的p型非晶硅膜与背面侧的n型非晶硅膜接触的光电动势元件的方案。(例如，参照日本专利特开2001-44461号公报)
发明内容
但是，在上述的使n型单晶硅基板的背面侧形成的非晶硅膜的面积减小的光电动势元件中，在n型单晶硅基板的背面的未形成非晶硅膜的部分，生成的光载流子不收集，在表面能级发生再结合。特别是在将n型非晶硅膜侧作为光入射面的情况下，光电动势元件的输出电流降低。
本发明的目的在于提供使输出特性提高的光电动势元件。
本说明书中的晶体系半导体包含单晶半导体和多晶半导体，非晶系半导体包含非晶半导体与微晶半导体。
而且，所谓本征非晶系半导体膜，是指未有意识地掺杂杂质的非晶系半导体膜，也包含半导体原料中原来含有的杂质或制造过程中自然混入的杂质的非晶系半导体膜。
(1)
本发明的第一方面的光电动势元件具备：一个导电型的晶体系半导体；实质上本征的第一非晶系半导体膜；具有与晶体系半导体相同或相反的导电型的第二非晶系半导体膜；和透光性的第一电极层，第一非晶系半导体膜、第二非晶系半导体膜、和第一电极层顺次设置在晶体系半导体的第一面上，第二非晶系半导体膜形成在晶体系半导体或第一非晶系半导体膜上的除规定宽度的外周部之外的第一区域，第一电极层形成为覆盖从第二非晶系半导体膜上到晶体系半导体或第一非晶系半导体膜上的外周部的区域。
在该光电动势元件中，在晶体系半导体的第一面上形成第一和第二非晶系半导体膜，第一电极层形成为覆盖从第二非晶系半导体膜上到晶体系半导体或第一非晶系半导体膜上的外周部的区域。
在这种情况下，由于第一电极层是在晶体系半导体或第一非晶系半导体膜上的外周部形成，所以晶体系半导体或第一非晶系半导体膜上的外周部上生成的光载流子能够移动到第一电极层。由此，能够降低晶体系半导体或第一非晶系半导体膜上的外周部的表面能级中再结合的光载流子。其结果是能够提高光电动势元件的输出特性。
(2)
第一电极层侧可以是主要的光入射面。在这种情况下，由于晶体系半导体的光入射面侧形成有第一、第二非晶系半导体膜和第一电极层，所以能够高效率地收集在晶体系半导体的光入射面侧生成的高浓度的光载流子。由此，能够进一步提高光电动势元件的输出特性。
(3)
第一非晶系半导体膜在第一区域内形成，第一电极层可以形成为覆盖从第二非晶系半导体膜上到晶体系半导体上的外周部的区域而形成。
在这种情况下，由于第一电极层是在晶体系半导体上的外周部形成，所以晶体系半导体上的外周部生成的光载流子能够移动到第一电极层。由此，能够降低晶体系半导体上的外周部的表面能级中再结合的光载流子。其结果是能够提高光电动势元件的输出特性。
(4)
第一非晶系半导体膜在晶体系半导体的第一面的整个区域形成，第一电极层可以形成为覆盖从第二非晶系半导体膜上到第一非晶系半导体膜上的外周部的区域。
在这种情况下，由于在晶体系半导体的第一面的整个区域形成第一非晶系半导体膜，所以能够防止晶体系半导体第一面光载流子的再结合。而且，由于第一电极层形成在第一非晶系半导体膜上的外周部，所以第一非晶系半导体膜上的外周部的光载流子能够移动到第一电极，由此，能够降低第一非晶系半导体膜上的外周部的表面能级中再结合的光载流子。其结果是能够提高光电动势元件的输出特性。
(5)
光电动势元件具备：实质上本征的第三非晶系半导体膜；具有与第二非晶系半导体膜相反的导电型的第四非晶系半导体膜；和第二电极层，也可以将第三非晶系半导体膜、第四非晶系半导体膜、和第二电极层顺次设置在晶体系半导体的第二面上。
在这种情况下，由于在晶体系半导体的第二面上形成有第三非晶系半导体膜，所以能够防止第二面上光载流子在表面能级中的再结合。而且，由于在第三非晶系半导体膜上形成有第四非晶系半导体膜，所以能够提高光载流子的取出效率。其结果是能够进一步提高光电动势元件的输出特性。
(6)
晶体系半导体与第二非晶系半导体膜可以导电型相同。在这种情况下，晶体系半导体与第四非晶系半导体膜具有相反的导电型。而且，光载流子的生成主要是在晶体系半导体的第二面侧进行。这里，在光从晶体系半导体的第一面侧入射的情况下，即使是第四非晶系半导体膜的厚度增大，入射到晶体系半导体的光的量也不会减低。所以，能够不减低晶体系半导体的受光量而增大第四非晶系半导体膜的厚度。由此，能够提高晶体系半导体与第四非晶系半导体膜的光载流子的取出效率。其结果是能够提高光电动势元件的输出特性。
(7)
第二非电极层可以形成在第四非晶系半导体膜上的除规定宽度的外周部之外的区域。在这种情况下，能够防止第二非电极层形成到晶体系半导体与第三和第四非晶系半导体膜的侧面。由此，由于能够防止第一电极层与第二电极层的接触，所以能够防止漏电电流的发生。其结果是能够进一步提高光电动势元件的输出特性。
(8)
形成第二电极层的区域可以比形成第一电极层的区域小。在这种情况下，能够确实防止第二电极层形成到晶体系半导体与第三和第四非晶系半导体膜的侧面。由此，由于能够确实防止第一电极层与第二电极层的接触，所以能够确实防止漏电电流的发生。其结果是能够确实提高光电动势元件的输出特性。
(9)
形成第三和第四非晶系半导体膜的区域可以比形成第一电极层的区域大。在这种情况下，能够确实防止晶体系半导体的第二面上光载流子在正面能级中的再结合。由此能够进一步提高光电动势元件的输出特性。
(10)
优选第四非晶系半导体膜的厚度为6nm～80nm。
由于透光性的第一电极层形成在晶体系半导体的第一面侧，第四非晶系半导体膜形成在晶体系半导体的第二面侧，所以即使第四非晶系半导体膜的厚度增大，从第一电极层侧入射到晶体系半导体的光的量也不会减低。所以，即使第四非晶系半导体膜的厚度大于等于6nm，也能够防止晶体系半导体的受光量的减低。由此，能够在防止晶体系半导体中光载流子的生成效率的降低，同时能够提高光载流子的取出效率。而且，即使在形成第二电极层时第四非晶系半导体膜的表面恶化，由于第四非晶系半导体膜具有充分的厚度，所以能够降低其影响。
而且，由于第四非晶系半导体膜的厚度小于等于80nm，所以能够减低由第四非晶系半导体膜引起的光的吸收损失。由此，在从第二电极层侧入射到晶体系半导体的光和从第一电极层侧入射后，能够防止由第二电极层的反射而入射到晶体系半导体的光的量的减低。
其结果是能够确实提高光电动势元件的输出特性。
(11)
优选第四非晶系半导体膜的厚度小于等于40nm。在这种情况下，能够确实减低由第四非晶系半导体膜引起的光的吸收损失。由此，在从第二电极层侧入射到晶体系半导体的光和从第一电极层入射后，能够确实防止由第二电极层的反射而使入射到晶体系半导体的光的量的减低。其结果是能够确实提高光电动势元件的输出特性。
(12)
晶体系半导体的导电类型可以为n型。在这种情况下，制造容易并能够降低制造成本。
(13)
优选第二非晶系半导体膜的厚度2nm～8nm。在这种情况下，即使在形成第一电极层时第二非晶系半导体膜恶化也能够降低其影响，同时能够减低由第二非晶系半导体膜引起的光的吸收损失。由此，能够进一步提高光电动势元件的输出特性。
(14)
优选第二非晶系半导体膜的厚度大于等于4nm。在这种情况下，能够确实防止第一电极层的恶化的影响。由此，能够确实提高光电动势元件的输出特性。
(15)
优选第一非晶系半导体膜的厚度小于等于8nm。在这种情况下，能够防止光电动势元件的短路电流的下降。
(16)
优选第一非晶系半导体膜的厚度大于等于3.5nm。在这种情况下，能够确实防止由晶体系半导体的正面能级引起的载流子的再结合。由此，能够进一步提高光电动势元件的输出特性。
(17)
优选第三非晶系半导体膜的厚度大于等于10nm。在这种情况下，能够确实防止由晶体系半导体的正面能级引起的载流子的再结合。由此，能够进一步提高光电动势元件的输出特性。
(18)
优选第三非晶系半导体膜的厚度为小于等于20nm。在这种情况下，能够防止光电动势元件的短路电流的下降。
附图说明
图1是表示本发明的第一实施方式中光电动势元件的俯视图。
图2是表示本发明的第一实施方式中光电动势元件的仰视图。
图3是表示图1的光电动势元件的沿A-A线的截面图。
图4是表示本发明的第二实施方式中光电动势元件的结构的模式截面图。
图5是表示比较例一的光电动势元件的结构的模式截面图。
图6是表示比较例三的光电动势元件的结构的模式截面图。
图7是表示比较例五的光电动势元件的结构的模式截面图。
图8是表示比较例六的光电动势元件的结构的模式截面图。
图9是表示p型非晶半导体膜的厚度与最大输出Pmax之间的关系的示意图。
图10是表示n型非晶半导体膜的厚度与最大输出Pmax之间的关系的示意图。
图11是表示光入射面侧的i型非晶半导体膜的厚度与最大输出Pmax之间的关系的示意图。
图12是表示与光入射面相反侧的i型非晶半导体膜的厚度与最大输出Pmax之间的关系的示意图。
具体实施方式
下面说明本发明的实施方式。
(第一实施方式)
图1和图2是本发明的第一实施方式中光电动势元件的俯视图和仰视图。
如图1所示，光电动势元件100具备具有大致正方形形状的n型单晶硅基板11。在n型单晶硅基板11的主面(受光面)侧，隔着后述的非晶硅膜形成有表面电极12。在表面电极12上，相互平行地形成有多条条纹状的汇流条电极部13，并相互平行地形成有与汇流条电极部13正交的多条条纹状的指状电极部14。汇流条电极部13和指状电极部14构成集电极15。汇流条电极部13的宽度例如为1.5mm，指状电极部14的宽度例如为100μm，指状电极部14的节距例如为2mm。
而且，如图2所示，在n型单晶硅基板11的背面侧，隔着后述的非晶硅膜形成有背面电极16。在背面电极16上，相互平行地形成有多条条纹状的汇流条电极部17，并相互平行地形成有与汇流条电极部17正交的多条条纹状的指状电极部18。汇流条电极部17和指状电极部18构成集电极19。汇流条电极部17的宽度例如为3mm，指状电极部18的宽度例如为200μm。指状电极部18的节距例如为1mm。
表面电极12和背面电极16，例如是由ITO(铟锡氧化物)，SnO2(氧化锡)，ZnO(氧化锌)等构成的透明电极，集电极15、19例如由包含Ag(银)等导电颗粒的导电性浆状物形成。此外，在仅从表面电极12侧入射光的情况下，也可以使用不透明的金属电极作为背面电极16。
图3是图1的光电动势元件100的沿A-A线的截面图。
如图3所示，在n型单晶硅基板11的主面上除外周部的规定宽度之外的区域，按顺序形成i型非晶硅膜21(非掺杂非晶硅膜)和n型非晶硅膜22。进而，在n型单晶硅基板11的主面上形成覆盖i型非晶硅膜21和n型非晶硅膜22的表面电极12，在表面电极12上形成有集电极15。其中，在图3中，集电极15的汇流条电极部13(参照图1)未图示，仅图示指状电极部14。
而且，在n型单晶硅基板11的背面上的整个区域形成有i型非晶硅膜23和p型非晶硅膜24。进而，在p型非晶硅膜24上除外周部的规定宽度之外的区域形成有背面电极16，在背面电极16上形成有集电极19。其中，在图3中，集电极19的汇流条电极部17(参照图2)未图示，仅图示指状电极部18。在该光电动势元件100中，n型单晶硅基板11是主要的发光层。
这里，在本实施方式的光电动势元件100中，n型单晶硅基板11上生成的电子，被n型单晶硅基板11和以高浓度掺杂的n型非晶硅膜22的两个区域收集。在这种情况下，与由p型非晶硅膜24的空穴的吸收效率相比，n型单晶硅基板11和n型非晶硅膜22对电子的收集效率高。所以，即使集电极15对于集电极19的体积小，也能够防止电子的收集效率对于空穴的吸收效率的降低。由此，如上所述，与汇流条电极部17和指状电极部18相比，能够使汇流条电极部13和指状电极部14较细，同时还能够减少指状电极部14的数目。其结果是，由于能够减低由集电极15遮蔽的光的量，所以能够使光经过表面电极12高效率地入射到n型单晶硅基板11。所以，通过将表面电极12侧作为主要的光入射面，能够提高n型单晶硅基板11中光载流子的生成效率。
接着，说明光电动势元件100的制造方法。首先，在真空腔室内加热洗净的n型单晶硅基板11。由此除去n型单晶硅基板11的表面附着的水分。
接着，向真空腔室内导入SiH4(硅烷)气体，通过等离子体CVD(化学气相沉积)法在n型单晶硅基板11的背面上的整个区域形成i型非晶硅膜23。接下来，向真空腔室内导入SiH4(硅烷)气体、H2气和B2H6(乙硼烷)气体，通过等离子体CVD法在i型非晶硅膜23上形成p型非晶硅膜24。
接着，向真空腔室内导入SiH4(硅烷)气体，通过等离子体CVD法在n型单晶硅基板11的主面上形成i型非晶硅膜21。接着，向真空腔室内导入SiH4气体、H2气和PH3(磷化氢)气体，通过等离子体CVD法在i型非晶硅膜21上形成n型非晶硅膜22。这里，i型非晶硅膜21和n型非晶硅膜22通过将金属掩膜配置在n型单晶硅基板11的外周部的规定宽度的区域，形成在n型单晶硅基板11的主面上除外周部的规定宽度之外的区域。由此，能够防止i型非晶硅膜21和n型非晶硅膜22的一部分旋入到n型单晶硅基板11的侧面。在本实施方式中，例如在n型单晶硅基板11的除外周部的2mm的宽度之外的区域形成i型非晶硅膜21和n型非晶硅膜22。
接着，通过溅射法在p型非晶硅膜24上形成背面电极16，同时在n型单晶硅基板11的主面上形成覆盖i型非晶硅膜21和n型非晶硅膜22的表面电极12。
此外，表面电极12是通过使用金属掩膜，形成至n型单晶硅基板11的主面的端部附近。这里，与等离子体CVD法相比，溅射法在制膜时容易控制膜形成的区域。所以，如上所述，即使是在表面电极12形成至n型单晶硅基板11的主面的端部附近的情况下，也能够防止表面电极12形成至n型单晶硅基板11的侧面。
而且，背面电极16通过将金属掩膜配置在p型非晶硅膜24的外周部的规定宽度的区域，在p型非晶硅膜24的除外周部的规定宽度之外的区域形成。在本实施方式中，背面电极16是在n型单晶硅基板11上比形成表面电极12的区域小的区域形成。在这种情况下，背面电极16的形成时，能够防止背面电极16形成到n型单晶硅基板11的侧面。
最后，通过丝网印刷法，在表面电极12和背面电极16上形成集电极15和集电极19。
如上所述，在本实施方式的光电动势元件100中，由于i型非晶硅膜21和n型非晶硅膜22形成在n型单晶硅基板11上除外周部的规定宽度之外的区域，所以在制膜时，即使i型非晶硅膜23和p型非晶硅膜24的一部分旋入到n型单晶硅基板11的侧面，也能够防止n型非晶硅膜22与p型非晶硅膜24的接触。由此，能够防止漏电电流的发生。
而且，由于表面电极12通过溅射法形成，所以能够防止表面电极12形成至n型单晶硅基板11的侧面。由此，能够防止表面电极12与p型非晶硅膜24的接触，所以能够防止漏电电流的发生。
而且，由于背面电极16形成在比表面电极12小的区域，所以能够确实防止在背面电极16形成时背面电极16形成至n型单晶硅基板11的侧面。所以，在表面电极12形成时，即使表面电极12形成至n型单晶硅基板11的侧面，也能够确实防止表面电极12与背面电极16的接触。由此，能够确实防止漏电电流的发生。
而且，在n型单晶硅基板11的主面上未形成非晶硅膜的区域内，形成表面电极12。在这种情况下，在上述n型单晶硅基板11的未形成非晶硅膜的区域生成的光载流子能够移动到表面电极12。由此，能够减低在n型单晶硅基板11的未形成非晶硅膜的区域再结合、消灭的光载流子。结果是能够提高光电动势元件100的输出电流。
而且，由于能够减小集电极15的面积，并以高效率地接受光的表面电极12侧作为光入射面，所以能够进一步提高光载流子的生成效率。
而且，优选i型非晶硅膜21的厚度小于等于8nm。由此能够防止光电动势元件100的短路电流的下降。优选i型非晶硅膜21的厚度大于等于3.5nm。由此能够防止由n型单晶硅基板11的表面能级引起的载流子的再结合。所以，优选i型非晶硅膜21的厚度为3.5nm～8nm。
而且，优选n型非晶硅膜22的厚度小于等于8nm。由此能够减低由n型非晶硅膜22引起的光的吸收损失。优选n型非晶硅膜22的厚度大于等于2nm。在这种情况下，即使在通过溅射法形成表面电极12时n型非晶硅膜22的表面发生恶化，由于n型非晶硅膜22具有足够的厚度，所以能够减低恶化的影响。更优选n型非晶硅膜22的厚度为大于等于4nm。由此能够确实减低n型非晶硅膜22的表面恶化的影响。所以，优选n型非晶硅膜22的厚度为2nm～8nm，更优选为4nm～8nm。
而且，优选i型非晶硅膜23的厚度大于等于10nm。由此能够防止由n型单晶硅基板11的表面能级引起的载流子的再结合。优选i型非晶硅膜23的厚度小于等于20nm。由此能够防止光电动势元件100的短路电流的降低。所以，优选i型非晶硅膜23的厚度度为10nm～20nm。
而且，优选p型非晶硅膜24的厚度大于等于6nm。这里，在本实施方式的光电动势元件100中，表面电极12侧是主要的光入射面。在这种情况下，即使p型非晶硅膜24的厚度增大，从表面电极12侧入射到n型单晶硅基板11的光的量也不减低。所以，即使在使p型非晶硅膜24的厚度大于等于6nm的情况下，也能够防止n型单晶硅基板11的受光量的减低。由此，能够防止n型单晶硅基板11中光载流子的生成效率降低，同时能够提高载流子的取出效率。而且，即使在通过溅射法形成背面电极16时p型非晶硅膜24的表面发生恶化，由于p型非晶硅膜24具有足够的厚度，所以能够减低该影响。
更优选p型非晶硅膜24的厚度大于等于15nm。在这种情况下，能够确实减低p型非晶硅膜24的表面恶化的影响。
而且，优选p型非晶硅膜24的厚度为小于等于80nm。在这种情况下，能够减低由p型非晶硅膜24引起的光的吸收损失。由此，在从背面电极16侧向n型单晶硅基板11入射的光和从表面电极12侧入射后，能够防止由背面电极16的反射引起的入射到n型单晶硅基板11的光的量的减低。
更优选p型非晶硅膜24的厚度小于等于40nm。在这种情况下，能够确实减低由p型非晶硅膜24引起的光的吸收损失。由此，在从背面电极16侧向n型单晶硅基板11入射的光和从表面电极12侧入射后，能够防止由背面电极16的反射引起的入射到n型单晶硅基板11的光的量的减低。所以，优选p型非晶硅膜24的厚度为6nm～80nm，更优选为15nm～40nm。
由这些结果，能够提高光电动势元件100的输出特性。
(第二实施方式)
图4是表示本发明的第二实施方式中光电动势元件的结构的截面图。
图4的光电动势元件101与图3的光电动势元件100的不同之处如下。
如图4所示，在光电动势元件101中，在n型单晶硅基板11的主面的整个区域形成i型非晶硅膜21a，在i型非晶硅膜21a上去除周部的规定宽度之外的区域与图3的光电动势元件100同样地形成n型非晶硅膜22。进而，在i型非晶硅膜21a上形成覆盖n型非晶硅膜22的表面电极12a。
其中，由于表面电极12a与图3的表面电极12同样地使用金属掩膜，通过溅射法形成，所以能够防止表面电极12a形成至n型单晶硅基板11的侧面。由此，由于能够防止表面电极12a与p型非晶硅膜24的接触，所以能够防止漏电电流的发生。
本实施方式中，在n型单晶硅基板11的主面上的整个区域形成有i型非晶硅膜21a。由此能够防止光载流子在n型单晶硅基板11的主面的端部上的再结合。
而且，在i型非晶硅膜21a上形成有覆盖n型非晶硅膜22的表面电极12a。在这种情况下，i型非晶硅膜21a的端部的光载流子能够移动到表面电极12a。由此，能够减低在i型非晶硅膜21a的端部再结合而消灭的光载流子。
这些结果能够进一步提高光电动势元件101的输出电流。
(其它实施方式)
在上述实施方式中，使用n型单晶硅基板11作为晶体系半导体基板，但并限于此，也可以使用n型多晶硅基板取代n型单晶硅基板11，可以使用p型单晶硅基板，也可以使用p型多晶硅基板。
其中，在使用p型单晶硅基板或p型多晶硅基板的情况下，设置p型的非晶硅膜取代图3和图4中的n型非晶硅膜22，设置n型的非晶硅膜取代p型非晶硅膜24。由此，能够取得与上述实施方式同样的效果。
而且，i型非晶硅膜21、21a，n型非晶硅膜22和p型非晶硅膜24还可以包含微晶硅。
而且，在上述实施方式中，使用硅作为晶体系半导体和非晶系半导体膜的材料，但并不限于此，例如，也可以使用SiC(碳化硅)，SiGe(锗化硅)，Ge(锗)等其它的IV族元素。
(权利要求的各构成要素与实施方式的各部分的对应)
在上述实施方式中，n型单晶硅基板11相当于一个导电型的晶体系半导体，i型非晶硅膜21、21a相当于第一非晶系半导体膜，n型非晶硅膜22相当于第二非晶系半导体膜，表面电极12、12a相当于第一电极层，i型非晶硅膜23相当于第三非晶系半导体膜，p型非晶硅膜24相当于第四非晶系半导体膜，背面电极16相当于第二电极层。
[实施例]
以下制作实施例和比较例的光电动势元件，测定制作的光电动势元件的输出特性。之后，对非晶硅膜的形状和厚度对特性的影响进行了评价。
(1)非晶硅膜的形状对输出特性的影响
首先评价非晶硅膜的形状对输出特性的影响。
(实施例一)
在实施例一中，通过第一实施方式的方法制作了图3的光电动势元件100。实施例一的光电动势元件100的制作条件示于表1。其中，后述的第二实施例和比较例一～六的i型非晶硅膜、n型非晶硅膜和p型非晶硅膜的制作条件也都相同。
[表1]
  处理   形成条件等
  基板温度(℃)   使用气体(sccm)   压力(Pa)   能量密度(mV/cm3)
  主面侧   i型非晶硅膜   170   SiH4：40H2：0～100   40   8.33
  n型非晶硅膜   170   SiH4：40PH3(1％)：40   40   8.33
背面侧   i型非晶硅膜   170   SiH4：40H2：0～100   40   8.33
  p型非晶硅膜   170   SiH4：40B2H6(2％)：40   40   8.33
光从制作的光电动势元件100的表面电极12侧入射，测定输出特性。结果为，开放电压Voc是0.703V，短路电流Isc是3.679A，曲线因子F.F.是0.809，最大输出Pmax是2.092。
(实施例二)
在实施例二中，通过第二实施方式的方法形成了图4的光电动势元件101。
光从制作的光电动势元件101的表面电极12a侧入射，测定输出特性。结果为，开放电压Voc是0.705V，短路电流Isc是3.701A，曲线因子F.F.是0.815，最大输出Pmax是2.127。
(比较例一)
图5是表示比较例一的光电动势元件的结构的模式截面图。
图5的光电动势元件102与图1的光电动势元件100的不同之处如下。
如图5所示，在光电动势元件102中，i型非晶硅膜21和n型非晶硅膜22不被表面电极覆盖，在n型非晶硅膜22上除外周部的规定宽度之外的区域形成有表面电极12b。
光从制作的光电动势元件102的表面电极12b侧入射，测定输出特性。结果为，开放电压Voc是0.703V，短路电流Isc是3.596A，曲线因子F.F.是0.769，最大输出Pmax是2.012。
(比较例二)
在比较例二中，光从具有与比较例一同样结构的光电动势元件102的背面电极16侧入射，测定输出特性。结果为，开放电压Voc是0.704V，短路电流Isc是3.752A，曲线因子F.F.是0.771，最大输出Pmax是2.037。其中，在比较例二中，光电动势元件102的各非晶硅膜形成为最适合于来自背面电极16侧的光入射的厚度。
(比较例三)
图6是表示比较例三的光电动势元件的结构的模式截面图。
图6的光电动势元件103与图5的光电动势元件102的不同之处如下。
如图6所示，在光电动势元件103中与n型单晶硅基板11的背面上，在与i型非晶硅膜21和n型非晶硅膜22同样的区域形成i型非晶硅膜23a和p型非晶硅膜24a，在p型非晶硅膜24上形成有背面电极16a。
光从制作的光电动势元件103的表面电极12b侧入射，测定输出特性。结果为，开放电压Voc是0.704V，短路电流Isc是3.601A，曲线因子F.F.是0.811，最大输出Pmax是2.056。
(比较例四)
在比较例四中，光从具有与比较例三同样结构的光电动势元件103的背面电极16a侧入射，测定输出特性。结果为，开放电压Voc是0.704V，短路电流Isc是3.642A，曲线因子F.F.是0.774，最大输出Pmax是1.985。其中，在比较例四中，光电动势元件103的各非晶硅膜形成为以最适合于来自背面电极16a侧的光入射的厚度。
(比较例五)
图7是表示比较例五的光电动势元件的结构的模式截面图。
图7的光电动势元件104与图6的光电动势元件103的不同之处如下。
如图7所示，在光电动势元件104中，在n型单晶硅基板11的主面的整个区域形成i型非晶硅膜21a和n型非晶硅膜22a，在i型非晶硅膜22a上形成表面电极12c。
光从制作的光电动势元件104的表面电极12c侧入射，测定输出特性。结果为，开放电压Voc是0.701V，短路电流Isc是3.580A，曲线因子F.F.是0.801，最大输出Pmax是2.010。
(比较例六)
图8是表示比较例六的光电动势元件的结构的模式截面图。
图8的光电动势元件105与图3的光电动势元件100的不同之处如下。
如图8所示，在光电动势元件105中，在n型单晶硅基板11的主面的整个区域形成i型非晶硅膜21a和n型非晶硅膜22a，在i型非晶硅膜22a上形成表面电极12c。
光从制作的光电动势元件105的表面电极12c侧入射，测定输出特性。结果为，开放电压Voc是0.695V，短路电流Isc是3.728A，曲线因子F.F.是0.626，最大输出Pmax是1.621。
(测定结果的评价)
表2表示实施例一、二和比较例一～六的光电动势元件的输出特性的测定结果。
[表2]
  Voc(V)   Isc(A)   F.F.   Pmax(W)
  实施例一   0.703   3.679   0.809   2.092
  实施例二   0.705   3.701   0.815   2.127
  比较例一   0.703   3.596   0.796   2.012
  比较例二   0.704   3.752   0.771   2.037
  比较例三   0.704   3.601   0.811   2.056
  比较例四   0.704   3.642   0.774   1.985
  比较例五   0.701   3.580   0.801   2.010
  比较例六   0.695   3.728   0.626   1.621
(a)实施例一与比较例一的评价
如表2所示，实施例一的光电动势元件100的短路电流Isc、曲线因子F.F.和最大输出Pmax与比较例一的光电动势元件102相比都得到了提高。
在实施例一的光电动势元件100中，如图3所示，在n型单晶硅基板11的主面上，形成有大致覆盖i型非晶硅膜21、n型非晶硅膜22和n型单晶硅基板11的主面的外周部的表面电极12。在这种情况下，在n型单晶硅基板11的未形成非晶硅膜的区域生成的光载流子能够移动到表面电极12。由此，能够减低在n型单晶硅基板11的未形成非晶硅膜的区域的再结合而消灭的光载流子。认为该结果提高了实施例一的光电动势元件100的输出特性。
另一方面，在比较例一的光电动势元件102中，如图5所示，在n型单晶硅基板11的主面的端部的未形成非晶硅膜的部分未形成表面电极12b。在这种情况下，在n型单晶硅基板11的主面的端部的未形成非晶硅膜的部分生成的光载流子再结合而消灭。认为由此使比较例一的光电动势元件102的输出特性与实施例一的光电动势元件100相比降低。
(b)实施例二的评价
如表2所示，实施例二的光电动势元件101的输出特性与实施例一的光电动势元件100相比得到了提高。
在实施例二中，如图4所示，在n型单晶硅基板11的主面的整个区域形成有i型非晶硅膜21a，在i型非晶硅膜21a上形成有大体覆盖n型非晶硅膜22和i型非晶硅膜21的外周部的表面电极12a。
在这种情况下，i型非晶硅膜21a的端部的光载流子能够移动到表面电极12a。由此，能够减低在i型非晶硅膜21a的端部再结合而消灭的光载流子。
而且，由于在n型单晶硅基板11的主面的整个区域形成有i型非晶硅膜21a，所以能够防止n型单晶硅基板11的主面端部的载流子的再结合。
认为结果使实施例二的光电动势元件101的输出特性进一步得到了提高。
(c)比较例二的评价
如表2所示，比较例二的曲线因子F.F.和最大输出Pmax与比较例一同样地，与实施例一、二相比降低。由此可知，根据图5的光电动势元件102的结构，无论光是从表面电极12b侧入射，还是从背面电极16侧入射，与实施例一、二相比，曲线因子F.F.和最大输出Pmax都恶化。
而且，特别是，比较例二的曲线因子F.F.与实施例一、二和比较例一相比降低，由此可知，通过将n型非晶硅膜22侧作为光的入射面，提高曲线因子F.F.。
(d)比较例三和比较例四的评价
如表2所示，比较例三、比较例四的短路电流Isc和最大输出Pmax与实施例一、二相比降低。
如图6所示，在比较例三和比较例四中，在n型单晶硅基板11的两面的端部未形成非晶硅膜的部分，未形成表面电极12b和背面电极16a。在这种情况下，在n型单晶硅基板11的端部的未形成非晶硅膜的区域生成的光载流子因再结合而消灭。认为由此使输出特性降低。
而且，特别是比较例四的曲线因子F.F.与实施例一、二和比较例三相比降低。由此可知，通过将n型非晶硅膜22侧作为光的入射面，提高曲线因子F.F.。
(e)比较例五的评价
如表2所示，比较例五的输出特性与实施例一、二相比降低。
如图7所示，在比较例五中，虽然在n型单晶硅基板11的主面上大致整个面形成有非晶硅膜，但n型单晶硅基板的背面上形成的非晶硅膜的区域比图3和图4的光电动势元件100、101要小。在这种情况下，由于pin接合的面积减小，所以光载流子的生成量降低。认为由此比较例五的光电动势元件104输出特性降低。
(f)比较例六的评价
如表2所示，比较例六的开放电压Voc、曲线因子F.F.和最大输出Pmax与实施例一、二相比降低。
如图8所示，在比较例六中，在n型单晶硅基板11的两面的大致整个面形成有非晶硅膜。在这种情况下，虽然能够防止n型单晶硅基板11的表面端部的载流子的再结合，但n型非晶硅膜22a的一部分与p型非晶硅膜24的一部分在n型单晶硅基板11的侧面旋入接触。认为由此发生漏电电流，使输出特性降低。
(2)非晶硅膜的厚度对输出特性的影响
接着，评价非晶硅膜的厚度对输出特性的影响。这里，在以下的评价中，制作了多种具有与图8所示的光电动势元件105同样的结构，但各非晶硅膜的厚度不同的光电动势元件。而且，使光从这些光电动势元件的表面电极12c侧和背面电极16侧入射，分别测定了最大输出Pmax。
(评价)
(a)p型非晶硅膜的厚度与最大输出Pmax的关系
制作了多种厚度不同的p型非晶硅膜24，测定了它们的最大输出Pmax。图9表示测定结果。在图9中，横坐标表示p型非晶硅膜24的厚度，纵坐标表示最大输出Pmax。而且，点划线表示将表面电极12c作为光入射面(受光面)的光电动势元件的测定结果，实线表示将背面电极16作为光入射面的光电动势元件的测定结果。
其中，最大输出Pmax的值，是以将背面电极16作为光入射面的光电动势元件的最大输出Pmax的最大值作为标准化为1的值。而且，以表面电极12c作为光入射面的光电动势元件的i型非晶硅膜21a的厚度为5nm，n型非晶硅膜22a的厚度为5nm，i型非晶硅膜23的厚度为15nm。而且，以背面电极16作为光入射面的光电动势元件的i型非晶硅膜21a的厚度为15nm，n型非晶硅膜22a的厚度为14nm，i型非晶硅膜23的厚度为8nm。
如图9所示，在以表面电极12c作为光入射面的光电动势元件中，在p型非晶硅膜24的厚度为6～80nm的情况下，最大输出Pmax的值超过以背面电极16作为光入射面的光电动势元件的最大输出Pmax的最大值。
这里，在以背面电极16作为光入射面的光电动势元件中，p型非晶硅膜24在光入射面侧形成。在这种情况下，增大p型非晶硅膜24的厚度时，由p型非晶硅膜24引起的光的吸收损失增大，入射到n型单晶硅基板11的光的量减低。由此，n型单晶硅基板11的光载流子的生成效率降低。
而且，减小p型非晶硅膜24的厚度时，不能减低背面电极16的形成时恶化的p型非晶硅膜24的表面部的影响，同时光的取出效率降低。
另一方面，在以表面电极12c作为光入射面的光电动势元件中，p型非晶硅膜24在单晶硅基板11的背面侧形成。即，在与光入射面相反侧形成有p型非晶硅膜24。在这种情况下，即使p型非晶硅膜24的厚度大到大于等于6nm，从光入射面侧入射到n型单晶硅基板11的光的量也不减低。因此，能够防止n型单晶硅基板11的受光量的减低，同时能够增大p型非晶硅膜24的厚度。因此，通过增大p型非晶硅膜24的厚度，能够防止n型单晶硅基板11的光载流子生成效率的下降，同时能够提高载流子的取出效率。
而且，即使背面电极16的形成时p型非晶硅膜的表面恶化，也能够通过增大p型非晶硅膜24的厚度来减低该影响。
而且，在p型非晶硅膜24的厚度小于等于80nm的情况下，能够降低由非晶硅膜24引起的光的吸收损失。由此，能够防止光在通过n型单晶硅基板11之后，由背面电极16的反射而再次入射到n型单晶硅基板11的光的量的减低。
可认为由这些结果使得以表面电极12c作为光的入射面的光电动势元件的最大输出Pmax得到了提高。
而且，以背面电极16作为光入射面的光电动势元件的最大输出Pmax的值随着p型非晶硅膜24的厚度的变化而急剧变化，但以表面电极12c作为光的入射面的光电动势元件的最大输出Pmax的值，却在p型非晶硅膜24的厚度大于等于6nm的范围内缓慢地变化。即，在以表面电极12c作为光入射面的光电动势元件中，能够在宽的p型非晶硅膜24的厚度范围内得到大的最大输出Pmax。所以，能够降低在厚度控制中的要求精度。
(b)n型非晶硅膜的厚度与最大输出Pmax的关系
制作了多种厚度不同的n型非晶硅膜22a，测定了它们的最大输出Pmax。图10表示测定结果。在图10中，横坐标表示n型非晶硅膜22a的厚度，纵坐标表示最大输出Pmax。此外，点划线表示将表面电极12c作为光入射面的光电动势元件的测定结果，实线表示将背面电极16作为光入射面的光电动势元件的测定结果。
其中，最大输出Pmax的值，是以将背面电极16作为光入射面的光电动势元件的最大输出Pmax的最大值作为标准化为1的值。而且，以表面电极12c作为光入射面的光电动势元件的i型非晶硅膜21a的厚度为5nm，i型非晶硅膜23的厚度为15nm，p型非晶硅膜24的厚度为20nm。而且，以背面电极16作为光入射面的光电动势元件的i型非晶硅膜21a的厚度为15nm，i型非晶硅膜23的厚度为8nm，p型非晶硅膜24的厚度为5nm。
如图10所示，在以表面电极12c作为光入射面的光电动势元件中，在n型非晶硅膜22a的厚度为4～8nm的情况下，最大输出Pmax的值超过以背面电极16作为光入射面的光电动势元件的最大输出Pmax的最大值。即，在以表面电极12c作为光入射面的光电动势元件中，通过将n型非晶硅膜22a的厚度控制在4～8nm的范围，能够得到大的最大输出Pmax。
这里，在以表面电极12c作为光入射面的光电动势元件中，n型非晶硅膜22a在光入射面侧形成。在这种情况下，通过将n型非晶硅膜22a的厚度控制在4nm～8nm，能够降低表面电极12c的形成时恶化的n型非晶硅膜22a的表面部的影响，同时能够充分降低由n型非晶硅膜22a引起的光的吸收损失。所以，认为以表面电极12c作为光入射面的光电动势元件的最大输出Pmax得到了提高。
(c)光入射面侧的i型非晶硅膜的厚度与最大输出Pmax的关系
制作了多种以i型非晶硅膜21a的厚度不同的表面电极12c作为光入射面的光电动势元件，和多种以i型非晶硅膜23的厚度不同的背面电极16作为光入射面的光电动势元件，测定了它们的最大输出Pmax。即，在本评价中，制作了多种光入射面侧的i型非晶硅膜的厚度不同光电动势元件，测定了它们的最大输出Pmax。
图11表示测定结果。在图11中，横坐标表示以表面电极12c作为光入射面的光电动势元件的i型非晶硅膜21a的厚度，或者是以背面电极16作为光入射面的光电动势元件的i型非晶硅膜23的厚度，即光入射面侧的i型非晶硅膜的厚度，纵坐标表示最大输出Pmax。此外，点划线表示将表面电极12c作为光入射面的光电动势元件的测定结果，实线表示将背面电极16作为光入射面的光电动势元件的测定结果。
其中，最大输出Pmax的值，是以将背面电极16作为光入射面的光电动势元件的最大输出Pmax的最大值作为标准化为1的值。而且，以表面电极12c作为光入射面的光电动势元件的n型非晶硅膜22a的厚度为5nm，i型非晶硅膜23的厚度为15nm，p型非晶硅膜24的厚度为20nm。而且，以背面电极16作为光入射面的光电动势元件的i型非晶硅膜21a的厚度为15nm，n型非晶硅膜22a的厚度为14nm，p型非晶硅膜24的厚度为15nm。
如图11所示，在以表面电极12c作为光入射面的光电动势元件中，在i型非晶硅膜21a的厚度约为3.5～8nm的情况下，最大输出Pmax的值超过了以背面电极16作为光入射面的光电动势元件的最大输出Pmax的最大值。即，在以表面电极12c作为光入射面的光电动势元件中，通过将i型非晶硅膜21a的厚度控制在3.5～8nm的范围，能够得到大的最大输出Pmax。
(d)背面侧的i型非晶硅膜的厚度与最大输出Pmax的关系
制作了多种以i型非晶硅膜23的厚度不同的表面电极12c作为光入射面的光电动势元件，和多种以i型非晶硅膜21a的厚度不同的背面电极16作为光入射面的光电动势元件，测定了它们的最大输出Pmax。即，在本评价中，制作了多种光入射面的相反侧的i型非晶硅膜的厚度不同的光电动势元件，测定了它们的最大输出Pmax。
图12表示测定结果。在图12中，横坐标表示以表面电极12c作为光入射面的光电动势元件的i型非晶硅膜23的厚度，或者是以背面电极16作为光入射面的光电动势元件的i型非晶硅膜21a的厚度，即光入射面的相反侧的i型非晶硅膜的厚度，纵坐标表示最大输出Pmax。此外，点划线表示将表面电极12c作为光入射面的光电动势元件的测定结果，实线表示将背面电极16作为光入射面的光电动势元件的测定结果。
其中，最大输出Pmax的值，是以将背面电极16作为光入射面的光电动势元件时的最大输出Pmax的最大值作为标准化为1的值。而且，以表面电极12c作为光入射面的光电动势元件的i型非晶硅膜21a的厚度为5nm，n型非晶硅膜22a的厚度为5nm，p型非晶硅膜24的厚度为20nm。而且，以背面电极16作为光入射面的光电动势元件的n型非晶硅膜22a的厚度为14nm，i型非晶硅膜23的厚度为8nm，p型非晶硅膜24的厚度为5nm。
如图12所示，在以表面电极12c作为光入射面的光电动势元件中，在i型非晶硅膜23的厚度约为10～20nm的情况下，最大输出Pmax的值超过了比较例的最大输出Pmax的最大值。即，在以表面电极12c作为光入射面的光电动势元件中，通过将i型非晶硅膜23的厚度控制在10～20nm的范围，能够得到大的最大输出Pmax。

Claims (18)

1.一种光电动势元件，其特征在于，具备：
一个导电型的晶体系半导体；
实质上本征的第一非晶系半导体膜；
具有与所述晶体系半导体相同或相反的导电型的第二非晶系半导体膜；和
透光性的第一电极层，
所述第一非晶系半导体膜、所述第二非晶系半导体膜、和所述第一电极层顺次设置在所述晶体系半导体的第一面上，
所述第二非晶系半导体膜形成在所述晶体系半导体或第一非晶系半导体膜上的除规定宽度的外周部之外的第一区域，
所述第一电极层形成为覆盖从所述第二非晶系半导体膜上到所述晶体系半导体或所述第一非晶系半导体膜上的所述外周部的区域。
2.根据权利要求1所述的光电动势元件，其特征在于：
所述第一电极层侧是主要的光入射面。
3.根据权利要求1所述的光电动势元件，其特征在于：
所述第一非晶系半导体膜形成在所述第一区域，
所述第一电极层形成为覆盖从所述第二非晶系半导体膜上到所述晶体系半导体上的所述外周部的区域。
4.根据权利要求1所述的光电动势元件，其特征在于：
所述第一非晶系半导体膜形成在所述晶体系半导体的所述第一面的整个区域，
所述第一电极层形成为覆盖从所述第二非晶系半导体膜上到所述第一非晶系半导体膜上的所述外周部的区域。
5.根据权利要求1所述的光电动势元件，其特征在于，还具备：
实质上本征的第三非晶系半导体膜；
具有与所述第二非晶系半导体膜相反的导电型的第四非晶系半导体膜；和
第二电极层，
所述第三非晶系半导体膜、所述第四非晶系半导体膜、和所述第二电极层顺次设置在所述晶体系半导体的第二面上。
6.根据权利要求5所述的光电动势元件，其特征在于：
所述晶体系半导体与所述第二非晶系半导体膜的导电型相同。
7.根据权利要求5所述的光电动势元件，其特征在于：
所述第二非电极层形成在所述第四非晶系半导体膜上的除规定宽度的外周部之外的区域。
8.根据权利要求5所述的光电动势元件，其特征在于：
形成所述第二电极层的区域比形成所述第一电极层的区域小。
9.根据权利要求5所述的光电动势元件，其特征在于：
形成所述第三和第四非晶系半导体膜的区域比形成所述第一电极层的区域大。
10.根据权利要求6所述的光电动势元件，其特征在于：
所述第四非晶系半导体膜的厚度为6nm～80nm。
11.根据权利要求10所述的光电动势元件，其特征在于：
所述第四非晶系半导体膜的厚度小于等于40nm。
12.根据权利要求1所述的光电动势元件，其特征在于：
所述晶体系半导体的导电型为n型。
13.根据权利要求10所述的光电动势元件，其特征在于：
所述第二非晶系半导体膜的厚度为2nm～8nm。
14.根据权利要求13所述的光电动势元件，其特征在于：
所述第二非晶系半导体膜的厚度大于等于4nm。
15.根据权利要求10所述的光电动势元件，其特征在于：
所述第一非晶系半导体膜的厚度小于等于8nm。
16.根据权利要求15所述的光电动势元件，其特征在于：
所述第一非晶系半导体膜的厚度大于等于3.5nm。
17.根据权利要求10所述的光电动势元件，其特征在于：
所述第三非晶系半导体膜的厚度大于等于10nm。
18.根据权利要求17所述的光电动势元件，其特征在于：
所述第三非晶系半导体膜的厚度小于等于20nm。
CN200610057698.6A 2005-02-25 2006-02-24 光电动势元件 Active CN100527447C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005051174A JP4502845B2 (ja) 2005-02-25 2005-02-25 光起電力素子
JP2005051174 2005-02-25
JP2005052741 2005-02-28

Publications (2)

Publication Number Publication Date
CN1825630A true CN1825630A (zh) 2006-08-30
CN100527447C CN100527447C (zh) 2009-08-12

Family

ID=36936154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610057698.6A Active CN100527447C (zh) 2005-02-25 2006-02-24 光电动势元件

Country Status (2)

Country Link
JP (1) JP4502845B2 (zh)
CN (1) CN100527447C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102282678A (zh) * 2009-02-17 2011-12-14 三洋电机株式会社 太阳能电池和太阳能电池模块
CN102576750A (zh) * 2009-08-19 2012-07-11 三洋电机株式会社 太阳能电池、太阳能电池模块和太阳能电池系统
CN102089891B (zh) * 2008-06-30 2013-01-02 三洋电机株式会社 太阳能电池及其制造方法
CN104380475A (zh) * 2012-05-16 2015-02-25 德国罗特·劳股份有限公司 异质触点太阳能电池及其制造方法
CN105810770A (zh) * 2014-12-30 2016-07-27 新日光能源科技股份有限公司 异质结太阳能电池及其制造方法
CN107924957A (zh) * 2015-09-09 2018-04-17 夏普株式会社 太阳能电池及太阳能电池的制造方法
WO2019227804A1 (zh) * 2018-06-01 2019-12-05 君泰创新（北京）科技有限公司 一种太阳能电池及其制备方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5127252B2 (ja) * 2007-02-02 2013-01-23 京セラ株式会社 光電変換素子の製造方法
JP4974722B2 (ja) * 2007-03-16 2012-07-11 三洋電機株式会社 太陽電池モジュールの製造方法及び太陽電池モジュール
WO2009099179A1 (ja) * 2008-02-08 2009-08-13 Sanyo Electric Co., Ltd. 太陽電池モジュール及び太陽電池
KR101550915B1 (ko) * 2008-07-25 2015-09-07 엘지전자 주식회사 솔라셀 및 그의 제조방법
EP2432024A4 (en) 2009-04-14 2013-11-27 Mitsubishi Electric Corp PHOTOVOLTAIC ARRANGEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP5602498B2 (ja) * 2009-07-30 2014-10-08 三洋電機株式会社 太陽電池モジュール
JP5868963B2 (ja) * 2010-05-24 2016-02-24 ザ トラスティーズ オブ プリンストン ユニヴァシティＴｈｅ Ｔｒｕｓｔｅｅｓ Ｏｆ Ｐｒｉｎｃｅｔｏｎ Ｕｎｉｖｅｒｓｉｔｙ 光電変換デバイス及び当該光電変換デバイスの作製方法
KR101769777B1 (ko) * 2011-03-14 2017-09-05 주성엔지니어링(주) 태양전지 및 그 제조방법
JP5328849B2 (ja) * 2011-06-20 2013-10-30 三洋電機株式会社 太陽電池モジュールの製造方法
WO2014034677A1 (ja) * 2012-08-29 2014-03-06 三菱電機株式会社 光起電力素子およびその製造方法
KR101925929B1 (ko) * 2013-01-16 2018-12-06 엘지전자 주식회사 태양 전지 및 그의 제조 방법
KR101925928B1 (ko) * 2013-01-21 2018-12-06 엘지전자 주식회사 태양 전지 및 그의 제조 방법
KR101923728B1 (ko) 2013-02-06 2018-11-29 한국전자통신연구원 태양전지
KR102018650B1 (ko) * 2013-05-28 2019-11-04 엘지전자 주식회사 태양 전지 및 이의 제조 방법
JP6195478B2 (ja) * 2013-06-10 2017-09-13 三菱電機株式会社 太陽電池素子及び太陽電池モジュール
WO2016084299A1 (ja) * 2014-11-28 2016-06-02 パナソニックＩｐマネジメント株式会社 太陽電池セル及び太陽電池モジュール
JP6706779B2 (ja) * 2015-09-30 2020-06-10 パナソニックＩｐマネジメント株式会社 太陽電池および太陽電池モジュール
US10784396B2 (en) 2015-09-30 2020-09-22 Panasonic Intellectual Property Management Co., Ltd. Solar cell, solar cell module, and production method for solar cell
US10923610B2 (en) 2015-09-30 2021-02-16 Panasonic Intellectual Property Management Co., Ltd. Solar cell and solar cell module
KR101778128B1 (ko) * 2016-01-20 2017-09-13 엘지전자 주식회사 태양전지
JP6681754B2 (ja) * 2016-03-14 2020-04-15 株式会社カネカ 積層型光電変換装置およびその製造方法
ES2817539T3 (es) * 2016-03-23 2021-04-07 Panasonic Ip Man Co Ltd Célula solar, módulo de célula solar y procedimiento de fabricación de célula solar

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3349308B2 (ja) * 1995-10-26 2002-11-25 三洋電機株式会社 光起電力素子
JP2001345463A (ja) * 2000-05-31 2001-12-14 Sanyo Electric Co Ltd 光起電力装置及びその製造方法
JP4107971B2 (ja) * 2003-01-17 2008-06-25 三洋電機株式会社 光起電力装置およびその製造方法
JP4194379B2 (ja) * 2003-01-22 2008-12-10 三洋電機株式会社 光起電力装置
JP4093892B2 (ja) * 2003-03-25 2008-06-04 三洋電機株式会社 光起電力装置の製造方法
JP4169671B2 (ja) * 2003-09-24 2008-10-22 三洋電機株式会社 光起電力素子の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102089891B (zh) * 2008-06-30 2013-01-02 三洋电机株式会社 太阳能电池及其制造方法
CN102282678A (zh) * 2009-02-17 2011-12-14 三洋电机株式会社 太阳能电池和太阳能电池模块
US9099590B2 (en) 2009-02-17 2015-08-04 Panasonic Intellectual Property Management Co., Ltd. Solar cell and solar cell module
CN102576750A (zh) * 2009-08-19 2012-07-11 三洋电机株式会社 太阳能电池、太阳能电池模块和太阳能电池系统
CN102576750B (zh) * 2009-08-19 2015-01-07 三洋电机株式会社 太阳能电池、太阳能电池模块和太阳能电池系统
CN104380475A (zh) * 2012-05-16 2015-02-25 德国罗特·劳股份有限公司 异质触点太阳能电池及其制造方法
CN104380475B (zh) * 2012-05-16 2017-03-08 梅耶博格（德国）股份公司 异质触点太阳能电池及其制造方法
CN105810770A (zh) * 2014-12-30 2016-07-27 新日光能源科技股份有限公司 异质结太阳能电池及其制造方法
CN105810770B (zh) * 2014-12-30 2017-10-03 新日光能源科技股份有限公司 异质结太阳能电池及其制造方法
CN107924957A (zh) * 2015-09-09 2018-04-17 夏普株式会社 太阳能电池及太阳能电池的制造方法
WO2019227804A1 (zh) * 2018-06-01 2019-12-05 君泰创新（北京）科技有限公司 一种太阳能电池及其制备方法

Also Published As

Publication number Publication date
JP2006237363A (ja) 2006-09-07
CN100527447C (zh) 2009-08-12
JP4502845B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
CN1825630A (zh) 光电动势元件
CN1601759A (zh) 光生伏打元件及其制造方法
CN1163972C (zh) 半导体元件及其制造方法
CN1147005C (zh) 光电元件
CN1156021C (zh) 有特定掺杂层的光电元件
CN1225029C (zh) 光能转换装置
CN1227747C (zh) 光致电压器件模块
EP2439780B1 (en) Photovoltaic cell
CN1638153A (zh) 光电转换装置
CN1140933C (zh) 光电元件及其制备方法
CN1157785C (zh) 非模制半导体器件和采用它的光电器件模块
CN1445865A (zh) 光发电装置及其制造方法
CN1135635C (zh) 增强光电器件和电子器件的光和电特性的等离子淀积工艺
CN1755949A (zh) 光生伏打装置
CN1244163C (zh) 光电导薄膜和使用此薄膜的光生伏打器件
CN1706050A (zh) 层积型光电变换装置
CN1160483C (zh) 薄膜制备方法和淀积设备
CN87107592A (zh) 具有一连续渐变带隙半导体区域的半导体器件
CN1641888A (zh) 光电器件
JP5031007B2 (ja) 光起電力素子
CN1501513A (zh) 叠层型光电元件
CN102263157A (zh) 具有氧化物隧穿结的太阳能电池
CN1855554A (zh) 叠层型光电动势装置
CN1828946A (zh) 叠层型光电动势装置及其制造方法
JP4744161B2 (ja) 光起電力素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant