CN1851921A - 半导体器件 - Google Patents

Abstract

提供一种包括具有MIM结构的电容器的半导体器件，通过其来提高器件的尺寸精度，并且提供稳定的电容值。半导体器件(100)包括：半导体衬底(102)；形成有MIM电容器的电容器形成区(130)，其中MIM电容器具有形成在半导体衬底(102)上的绝缘夹层(104)、第一电极(110)以及第二电极(112)，并且第一电极(110)和第二电极(112)通过绝缘夹层(104)彼此面对地排列；以及包括多个屏蔽电极(114)的屏蔽区(132)，其中多个屏蔽电极(114)形成在电容器形成区(130)的外边缘，并且同时在与半导体衬底(102)上的MIM电容器的层相同的层中其被设置在预定的电位，并且将电容器形成区(130)从其它区屏蔽开。

Description

半导体器件

本申请基于日本专利申请No.2005-123462，其内容在此参考引进。

技术领域

本发明涉及一种包括电容器的半导体器件，该电容器具有金属-绝缘体-金属(MIM)结构。

背景技术

近来，MIM电容器更经常用作电容器元件，其与现有的金属氧化物半导体(MOS)电容器相比，寄生电阻和寄生电容显著减小。而且，也已经开发了由这种MIM电容器构成逻辑器件的单片结构。为了获得上面的结构，要求用于逻辑器件和电容器器件的结构和制造工艺都被集成。普通的逻辑器件包括多层结构，其中堆叠各互连以形成多层结构。把用于MIM电容器的结构和工艺应用到上面的多层互连结构是重要的技术课题。考虑到上述情况，已经开发了一种工艺，根据该工艺，MIM电容器的电极以与器件区内的多层互连结构的技术类似的技术来制造。

美国未决专利申请公开NO.2002/0047154公开了一种多层电容器结构，在该结构中包括第一级层，第二层以及绝缘膜，其中导线在第一级层中彼此平行排列，与第一级层中的导线面对的导线彼此平行排列在第二级层中，并且绝缘膜形成在第一和第二层之间。

然而，在形成多层互连结构时，当互连图形有变化，将产生不能实现平坦化的层的问题，并且尺寸精度恶化。为了解决上面的问题，使用了一种技术，根据该技术，通过在与形成在半导体器件内的集成电路的电路功能有关的互连层内安排虚拟互连来改善互连层的互连密度的均匀性。日本未决专利申请公开NO.2001-196372公开了一种技术，根据该技术，上面的虚拟互连不被设置为电气地浮置，而是被固定在地电位。

顺便提及，电容器元件具有以下问题：精细的半导体器件引起形成在电容器的围绕区内的其它互连对器件产生影响，并且电容器的电容值变得不稳定。日本未决专利申请公开NO.H5-90489公开了一种构造，在该构造中半导体集成电路具有电容器元件，在该电容器元件中下电极形成在半导体衬底上并且具有多边形形状的上电极形成在下电极上方，在该半导体集成电路中，由与上电极相同的材料形成的屏蔽板分别布置在与多边形的上电极的每一边相对且远离的位置。因此，根据日本未决专利申请公开NO.H5-90489，即使在精细的结构下，也能够形成具有高抗干扰性，小附加电容以及高精度的电容器。

然而，日本未决专利申请公开NO.H5-90489中描述的半导体集成电路的构造存在如下问题：由于屏蔽板分别布置在相对和远离多边形的上电极的每一边的位置，所以对下电极的抗泄漏电场的屏蔽效果小。此外，还存在不能提高形成下电极时的尺寸精度的问题。

发明内容

根据本发明，提供一种半导体器件，包括：半导体衬底；形成有MIM电容器的电容器形成区，MIM电容器包括形成在半导体衬底上的绝缘膜、第一电极以及第二电极，第一电极和第二电极彼此面对地排列，其间插有绝缘膜；以及屏蔽区，其形成在电容器形成区的外边缘以围绕电容器形成区，用于将电容器形成区与其它区屏蔽开，该屏蔽区包括多个屏蔽电极，这些屏蔽电极在形成有MIM电容器的第一电极和第二电极的全部(一个或多个)层中形成在半导体衬底上，以围绕第一电极和第二电极，多个屏蔽电极中的每一个被设置在预定电位。

这里，当形成第一电极和第二电极时，屏蔽电极作为虚拟图形可以同时形成。因此，半导体器件的尺寸精度可以提高。此外，因为屏蔽电极形成在形成有第一电极和第二电极的层的外边缘，所以可以稳定MIM电容器的电容值，并且可以将电容器形成区与其它区屏蔽开。

这里，可以假定MIM电容器是具有如下构造的平行板MIM电容器，其中第一电极和第二电极之一形成在互连层之间的层中，另一电极作为通用互连金属形成在互连层中的一层内，并且绝缘膜形成在第一电极和第二电极之间。此外，也可以假定MIM电容器是具有如下构造的互连MIM电容器，其中第一电极和第二电极在与互连金属的层相同的层中以交替的方式形成为梳状，并且绝缘膜形成在第一电极和第二电极之间。通过以虚拟电极包围MIM电容器周围的形式在每一方向上形成至少一个虚拟电极，并且设置虚拟电极的电位为预定电压，可以得到屏蔽电极。

在本发明的半导体器件中，所述屏蔽电极的至少一个可以被设置在为所述第一电极设置的电压和为所述第二电极设置的电压之间的电位。

根据本发明，在包括具有MIM结构的电容器的半导体器件中，提高了半导体器件的尺寸精度，提供了稳定的电容值。

附图说明

本发明的上述和其他目的、优点和特征通过结合附图的如下描述将变得更清楚，其中：

图1是剖面图，示出根据本发明实施例的半导体器件的构造；

图2是沿图1所示的半导体器件的A-A线截取的剖面平面图；

图3是剖面平面图，示出形成多个电容器形成区的构造；

图4是示出沿图1所示的半导体器件的A-A线截取的剖面平面图的另一个例子的视图；

图5是剖面图，示出根据本发明实施例的半导体器件的另一个例子；

图6是沿图5所示的半导体器件的B-B线截取的剖面平面图；

图7是剖面平面图，示出形成多个电容器形成区的构造；

图8是剖面图，示出根据本发明实施例的半导体器件的另一个例子；

图9是剖面平面图，示出形成具有图8所示的构造的多个半导体器件的构造；

图10是剖面平面图，示出形成具有图8所示的构造的多个半导体器件的另一个例子；

图11是剖面图，示出根据本发明实施例的半导体器件的另一个例子；

图12是沿图11所示的半导体器件的C-C线截取的剖面平面图；

图13是剖面图，示出根据本发明实施例的半导体器件的构造；

图14是沿图13所示的半导体器件的D-D线截取的剖面平面图；

图15是示出沿图13所示的半导体器件的D-D线截取的剖面平面图的另一个例子的视图；

图16是示出沿图13所示的半导体器件的D-D线截取的剖面平面图的另一个例子的视图；

图17是剖面图，示出根据本发明实施例的半导体器件的构造；

图18是示出沿图17所示的半导体器件的E-E线截取的剖面平面图；

图19A是示出图17所示的半导体器件的另一个例子的视图；

图19B是示出图18所示的半导体器件的另一个例子的视图；

图20A和图20B示出半导体器件的另一个例子；

图21是顶视图，示出半导体器件中的电容器形成区，屏蔽区和逻辑区的排列；以及

图22是剖面图，示出根据本发明实施例解释的半导体器件的构造的另一个例子。

具体实施方式

现在，将参考示意性的实施例来在此描述本发明。本领域技术人员将认识到，使用本发明的讲解，能够完成多种可选择的实施例，并且本发明并不局限于以说明为目的而示出的实施例。

下文中，参考附图讲解根据本发明的实施例。这里，相同的标号被赋予图中所有相近的元件，并且将不再重复描述。

(第一实施例)

图1是剖面图，示出根据本实施例的半导体器件100的构造。

半导体器件100包括：半导体衬底102；电容器形成区130，其内形成有MIM电容器；以及屏蔽区132，用于屏蔽电容器形成区130不受其它区的影响。

MIM电容器包括：形成在半导体衬底102上的绝缘夹层104(绝缘膜)、第一电极110、以及第二电极112。第一电极110和第二电极112通过绝缘膜104彼此面向地排列。

屏蔽区132包括多个屏蔽电极114，该屏蔽电极114形成在电容器形成区130的外边缘中的半导体衬底102上以围绕电容器形成区130。屏蔽电极114与MIM电容器形成在相同层内。在本实施例中，屏蔽电极114形成在形成有MIM电容器的第一电极110和第二电极112的全部层内。多个屏蔽电极114的每一个都设置在预定电位。

半导体器件100具有多层互连结构，其中堆叠了多个互连106和形成在互连106之上和之下的多个通路108。互连106用作第一电极110和第二电极112。这里，尽管示出的绝缘夹层104为单层结构，但绝缘夹层104包括多个堆叠层，该堆叠层包括刻蚀停止层、绝缘夹层以及保护绝缘层。绝缘夹层104可以由与具有多层互连结构的逻辑区中使用的绝缘夹层相同的材料形成。例如，绝缘夹层104可以由氧化硅膜或低介电常数的膜形成。

在本实施例中，在上层和下层的互连106经过通路108彼此电气地连接。互连106可以由铜或铝形成。互连106包括连接到第一电位线120的第一电极110，以及连接到第二电位线122的第二电极112，第二电位线122设置在与第一电位线120不同的电位。在本实施例中，绝缘夹层104起到电容器膜的作用。第一电极110、绝缘夹层104、以及第二电极112在相同层内彼此平行排列以形成MIM电容器。此外，在半导体器件100的每一层中，第一电极110和第二电极112通过绝缘夹层104以交替的方式彼此平行地排列。而且，在本实施例中，因为通过通路108进行到互连106的连接，并且通路108也与连接到通路108的互连106保持在相同电位，所以在部分通路108中也会引起电容，使MIM电容器的电容值变大。

半导体器件100包括：电容器形成区130，其内形成有电容器；屏蔽区132，其形成在电容器形成区130周围；以及浮置区134，其形成在屏蔽区132周围。

这里，电容器形成区130包括多个第一电极110和多个第二电极112，其中这两种电极都形成在多个互连层内。屏蔽区132包括：多个屏蔽电极114，其中在形成有多个第一电极110和多个第二电极112的每一个互连层内，每一个屏蔽电极114形成在多个第一电极110和多个第二电极112的外边缘；以及多个屏蔽通路115，用于连接形成在多个互连层中的多个屏蔽电极114。在上层和下层的屏蔽电极114经过屏蔽通路115彼此电气地连接。在本实施例中，屏蔽电极114通过屏蔽通路115电气地连接到半导体衬底102，并接地。

在本实施例中，尽管图中未示出，但半导体器件100可以包括具有晶体管和形成在晶体管上的多层互连结构的逻辑区，其中晶体管形成在半导体衬底102上的与电容器形成区130不同的区内。

形成在电容器形成区130、屏蔽区132以及浮置区134等内的互连和通路可以以相同的工艺与逻辑区的多层互连结构中的互连和通路同时形成。

在本实施例中，当形成第一电极110和第二电极112时，屏蔽电极114和浮置电极116可以同时形成为虚拟图形。也就是说，屏蔽电极114和浮置电极116形成在形成有第一电极110和第二电极112的整个层内。不管半导体器件100的电路操作，提供屏蔽电极114和浮置电极116，以便提高与半导体器件100的电路操作有关的其它元件的尺寸精度。在本实施例中，上面的虚拟图形的一部分用作屏蔽电极114，其将电容器形成区130与其它区隔离，其中第一电极110和第二电极112形成在电容器形成区130内。此外，剩余虚拟图形用作浮置电极116。通过提供包含浮置电极116的浮置区134，该浮置区134在屏蔽区132和其外部的其它区之间，即使当排列在其它区中的最外部的互连的设置电位与屏蔽电极114的设置电位不同时，浮置电极116也能够减轻两个电位之间的差异，并且把产生于这些互连之间的电容性分量控制得更低。

图2是沿图1所示的半导体器件100的A-A线截取的剖面平面图。

在本实施例中，第一电极110和第二电极112具有电极在一个方向上延伸的互连形状。在平面图或二维排列中，电容器形成区130可以是多边形的形状，并且多个屏蔽电极114沿电容器形成区130的每一边排列。在本实施例中，在平面图中，电容器形成区130具有矩形形状，并且多个屏蔽电极114排列在电容器形成区130的四边周围。这里，在平面图中，屏蔽电极114具有点状形状，并且多个屏蔽电极114排列成分布在屏蔽区132内。在平面图中，浮置电极116具有与屏蔽电极114相同的形状。在本实施例中，在平面图中，浮置电极116也具有点状形状。多个浮置电极116排列在屏蔽区132的四边。多个浮置电极116排列成分布在浮置区134内。这样，根据屏蔽电极114和浮置电极116在平面图中具有点状形状的构造，屏蔽电极114和浮置电极116可以更有效地起到虚拟图形的作用以提高在电容器形成区130内的互连106(第一电极110和第二电极112)的尺寸精度。

此外，根据应用平面图中的点状形状作为屏蔽电极114和浮置电极116的排列图案的构造，不管第一电极110和第二电极112的排列图案如何，屏蔽电极114和浮置电极116都可以适当地分布和排列。甚至在上述构造下，如图1所示，由于在上层和下层内的屏蔽电极114经过屏蔽通路115彼此连接，所以能够确保屏蔽功能。

此外，第一电位线120和第二电位线122形成在半导体器件100的多个层中的至少一层内。如上所述，半导体器件100中的上层和下层内的互连106通过通路108彼此电气地连接。因此，在半导体器件100内的多个层中的至少一层内，通过将第一电极110连接到第一电位线120，以及将第二电极112连接到第二电位线122，所有层中的第一电极110和第二电极112可以被分别设置在理想的恒定电位。

在根据本实施例的半导体器件100中，形成在电容器形成区130、屏蔽区132和浮置区134内的互连和通路可以用如下方法和工艺形成，此方法和工艺与多层互连结构中的形成在逻辑区内的互连和通路的方法和工艺相同。

在本实施例中，因为屏蔽区132和浮置区134形成在电容器形成区130的外边缘，所以半导体器件100的尺寸精度可以被提高。此外，由于上层和下层中的屏蔽电极114通过屏蔽通路115彼此连接，所以这些屏蔽电极114被设置在相同电位，能够防止在屏蔽电极114之间产生电容。

图3是剖面平面图，示出了形成有多个电容器形成区130的构造。

这里，在半导体衬底(未示出)上形成了4个电容器形成区130，并且屏蔽区132形成在每一个电容器形成区130周围。此外，浮置区134形成在屏蔽区132之间。根据上面的构造，例如，形成在一个电容器形成区130周围的屏蔽区132起到屏蔽的作用，使电容器形成区130与其它区隔离。此外，屏蔽区132也起到虚拟图形的作用，当互连106形成在上面的电容器形成区130和其它电容器形成区130时，虚拟图形提高了互连106的尺寸精度。因此，半导体器件100的尺寸精度可以进一步提高。

图4是示出沿图1所示的半导体器件100的A-A线截取的剖面平面图的另一个例子的视图。

屏蔽电极114也可以构造为具有如第一电极110和第二电极112那样的互连形状，其中，根据互连形状，电极在一个方向上延伸。甚至在上面的构造下，由于屏蔽电极114形成在形成于电容器形成区130的边缘的第一电极110和第二电极112处，用屏蔽电极114可以保持第一电极110和第二电极112重复排列的图形，因而半导体器件100的尺寸精度可以提高。此外，通过上述构造可以提高屏蔽功能。

屏蔽电极114可以构造为具有与第一电极110和第二电极112相同的形状，或者小于第一电极110或第二电极112的形状。因此，当形成第一电极110和第二电极112时，作为虚拟图形，屏蔽电极114的功能可以提高。然而，一些屏蔽电极114可以构造为具有大于第一电极110或第二电极112的形状。

图5是剖面图，示出了根据本实施例的半导体器件100的另一个例子。

图5与图1到图3示出的例子的不同之处在于，浮置区134形成在电容器形成区130周围，并且屏蔽区132形成在浮置区134周围。

在本实施例中，第一电极110和第二电极112以交替方式排列，第一电极110排列在电容器形成区130的一端，第二电极112排列在电容器形成区130的另一端。第一电极110和第二电极112形成电容器，两电极之一接地，并且两电极的另一电极设置在高电位。在本实施例中，因为屏蔽电极114连接到半导体衬底102并接地，所以当屏蔽电极114排列在设置为高电位的第一电极110或第二电极112附近时，在屏蔽电极和设置为高电位的第一电极110或第二电极112之间存在产生电容的可能性。在图5示出的例子中，因为浮置区134位于电容器形成区130和屏蔽区132之间，设置为高电位的第一电极110或第二电极112能够被远离屏蔽电极114地放置，从而两者之间具有一定间隔，所以能够避免电容的产生。

图6是沿图5示出的半导体器件100的B-B线截取的剖面平面图。

关于图6示出的结构，在平面图中具有点状形状的浮置电极116和屏蔽电极114，以如图2相似的方式，排列成分布并围绕电容器形成区130。因此，当形成互连106等时，互连106的尺寸精度可以提高。

图7是示出形成有多个电容器形成区130的构造。

这里，在半导体衬底(未示出)上形成有四个电容器形成区130，并且浮置区134形成在每个电容器形成区130周围。此外，屏蔽区132以如下方式形成，即屏蔽区132从浮置区134的外面包围被浮置区134包围的电容器形成区130。这里，以相邻的电容器形成区130共享屏蔽区132的每一边的方式来设置屏蔽区132。如上所述，由于本实施例具有浮置区134形成在电容器形成区130和屏蔽区132之间以使电容器形成区130和屏蔽区132之间具有一定距离的构造，所以甚至在屏蔽电极114和第一电极110或第二电极112之间存在电位差的状态下，也能防止电极之间产生电容。因此，甚至根据多个电容器形成区130共享屏蔽区132的构造，每个电容器形成区130也可以用屏蔽区132与其它区有效地隔离。

图8是剖面图，示出了根据本实施例的半导体器件100的另一个例子。

尽管在上述例子中已经描述了半导体器件100具有浮置区134的构造，但半导体器件100也可以构造为不包括浮置区134。甚至根据上面的构造，每个电容器形成区130也可以通过在电容器形成区130周围形成屏蔽区132来与其它区隔离。

图9是剖面平面图，示出了形成有具有图8示出的构造的多个半导体器件100的构造。

在图中，四个电容器形成区130形成在半导体衬底(未示出)上，并且屏蔽区132形成在每个电容器形成区130周围。这里，多个电容器形成区130共享形成在屏蔽区132内的屏蔽电极114。根据上面的构造，半导体器件100的尺寸精度可以提高。而且，每个电容器形成区130能够与其它区隔离。

图10是剖面平面图，示出了形成有具有图8示出的构造的多个半导体器件100的另一个例子。

这里，两个屏蔽电极114形成在相邻的电容器形成区130之间。根据上面的构造，屏蔽电极114可以更有效地起到虚拟图形的作用，以提高半导体器件100的尺寸精度。此外，因为在屏蔽区132内的所有屏蔽电极114都接地并设置在相同的电位，所以屏蔽区132的隔离功能也可以被提高，其中屏蔽区132形成在多个电容器形成区130周围。

图11是剖面图，示出根据本发明实施例的半导体器件100的另一个例子。

在图11中，半导体器件100还包括以覆盖电容器形成区130内的MIM电容的上部或下部的方式形成的多个屏蔽电极114。因此，电容器形成区130不仅在平面方向上的外边缘，而且在上层和下层中被屏蔽区132包围，所以电容器形成区130可以以更有效的方式与其它区隔离。这里，形成在最下层中的每个屏蔽电极114通过屏蔽通路115连接到半导体衬底102并接地。

图12是沿图11示出的半导体器件100的C-C线截取的剖面平面图。

如图所示，多个屏蔽电极114通过连接互连136彼此连接，其中它们中的至少一个通过下层中的屏蔽电极114和屏蔽通路105连接到半导体衬底102并接地，使得所有这些屏蔽电极114都接地。此外，多个屏蔽电极114可以形成为直接与连接到衬底102的屏蔽电极114连接的图形，层的平整度能够保持。

如上所述，通过不仅在平面方向上在电容器形成区130周围而且在上层和下层周围形成屏蔽区132，电容器形成区130可以以更有效的方式与其它区隔离。而且，在本例中，浮置区134也可以被构造为位于电容器形成区130和屏蔽区132之间或在屏蔽区132和其它区之间。

如上所述，因为当形成第一电极110和第二电极112时，屏蔽电极114和浮置电极116作为虚拟图形同时形成，其中MIM电容器形成在第二电极112和第一电极110之间，所以根据本实施例的半导体器件100，可以保持各层的平整度，并且可以提高半导体器件100的尺寸精度。此外，用如上所述形成的屏蔽电极114，可以屏蔽形成有MIM电容器的电容器形成区130，并且可以稳定电容器形成区130中的MIM电容器的电容值。此外，因为形成在屏蔽区132内的屏蔽电极114保持在地电位，所以根据本实施例，电容器形成130可以以更有效的方式被屏蔽。

(第二实施例)

图13是剖面图，示出了根据实施例的半导体器件100的构造。

本实施例与第一实施例的不同之处在于屏蔽电极114不连接到半导体衬底102。其它方面与已讲解的第一实施例相似，将不再重复讲解。在本实施例，屏蔽电极114连接到第三电位线138，并且屏蔽电极114的电位根据第三电位线138设置的电位来设置。

图14是沿图13示出的半导体器件100的D-D线截取的剖面平面图。

虽然在图中未示出浮置电极116，但是在本实施例中半导体器件100也可以包括浮置电极116。在本实施例中，在形成有屏蔽电极114多个层中的至少一层内，屏蔽电极114可以具有与第一电极110和第二电极112相似的互连形状。因此，可以保持第一电极110和第二电极112重复排列的图形，同时，多个屏蔽电极114能够以简单的构造电气地连接。在本实施例中，其它层中的屏蔽电极114能够以与图2相似的方式形成点状形状。

在本实施例中，电容器形成区130在平面图中也具有矩形形状，多个屏蔽电极114排列在电容器形成区130的四边周围。在本实施例中，通过适当地设置第三电位线138的排列，多个屏蔽电极114中的任何一个可以设置在与其它屏蔽电极114不同的电位。甚至在上面的情况下，排列在电容器形成区130的各边中的相同边的屏蔽电极114可以被设置在相同电位。因此，使用屏蔽电极114，可以确保有效地屏蔽电容器形成区130。

在图14示出的层中，多个屏蔽电极114经过连接互连136彼此电气地连接。此外，屏蔽电极114中的任何一个都连接到第三电位线138上。根据上面的构造，所有的多个屏蔽电极114的电位能够设置在相同的电位。第三电位线138的设置电位也可以被设置在与第一电位线120或第二电位线122中的任何一个相同的电位，或在第一电位线120电位和第二电位线122的电位之间的任意电位，其中第一电位线120连接到第一电极110，第二电位线122连接到第二电极112。例如，第三电位线138可以接地，或可以设置在第一电位线120的电位和第二电位线122的电位之间的中间电位。

图15是示出了沿图13所示的半导体器件100的D-D线截取的剖面平面图的另一个例子的视图。

在该图中，多个屏蔽电极114也可以以图14示出的构造相似的方式，经过连接互连136彼此电气地连接。本例子与图14示出的构造的不同之处在于屏蔽电极114中的至少一个连接到第一电位线120。根据上面的构造，屏蔽电极114可以设置在与第一电极110的电位相同的电位。因此，可以将电容器形成区130与其它区隔离。此外，由于第一电位线120用于设置屏蔽电极114的电位，所以半导体器件100的互连结构可以被简化。虽然这里示出了屏蔽电极114连接到第一电位线120的构造，但屏蔽电极114也可以被构造为连接到第二电位线122。

图16是示出了沿图13所示的半导体器件100的D-D线截取的剖面平面图的另一个例子的视图。

这里，第三电位线138可以构造为包括多条电位线138a、138b、138c和138d。多个屏蔽电极114连接到各电位线138a到138d。

电位线138a到138d可以设置在单独的电位。例如，连接到与第一电极110相邻的屏蔽电极114的电位线138d的电位可以设置在与第一电极110相同的电位。

同样地，连接到与第二电极112相邻的屏蔽电极114的电位线138b的电位可以设置在与第二电极112相同的电位。此外，例如，在与第一电极110和第二电极112的延伸方向几乎垂直的方向上延伸的屏蔽电极114的电位可以设置在第一电极110的电位和第二电极112的电位的中间电位，或者可以设置在地电位。

因而，因为通过具有如下构造，即在电容器形成区130周围形成的屏蔽区132中多个屏蔽电极114的电位设置在独立值，在相邻电容器形成区130内的第一电极110的电位或第二电极112的电位可以被确定，所以能够防止在电容器形成区130和屏蔽电极114之间产生电容。因为设置在恒定电位的屏蔽电极114在电容器形成区130的每一边形成一道屏障(wall)，所以甚至通过具有上面的构造，电容器形成区130也可以与其它区隔离。

如上所述，在根据本实施例的半导体器件100中能够得到与根据第一实施例的半导体器件100相同的效果。此外，根据本实施例的半导体器件100，基于在电容器形成区130内第一电极110和第二电极112的电位，以及与第一电极110和第二电极112有关的屏蔽电极114的排列等，能够适当地设置多个屏蔽电极114的电位。

(第三实施例)

图17是剖面图，示出了根据实施例的半导体器件100的构造。

虽然图中未示出，但在本实施例中，半导体器件100也可以包括逻辑区，逻辑区具有形成在半导体衬底102上的不同于电容器形成区130的区中的晶体管，以及形成在晶体管上的多层互连结构。在电容器形成区130、屏蔽区132、浮置区134等内的互连和通路可以与在逻辑区的多层互连结构中的互连和通路同时形成。

本实施例与根据第一和第二实施例的半导体器件100的不同之处在于第一电极110、绝缘夹层104和第二电极112形成在彼此不同的层内。

根据本实施例的半导体器件100具有半导体衬底102，以及形成在其上的绝缘夹层104。绝缘夹层104以与第一实施例相似的方式由多个层形成。在本实施例中，绝缘夹层104可以具有包括电容器膜105的构造，其中电容器膜105由比其它层中使用的绝缘膜的介电常数高的材料形成。这里，第二电极112形成在该层之下，第一电极110与第二电极112相隔地形成在该层上，并且绝缘夹层104(电容器膜105)存在于第二电极112和第一电极110之间。此外，第二电极112经过通路108连接到半导体衬底102，并且通过第二电位线122接地。此外，第一电极110连接到设置为预定电位的第一电位线120。

半导体器件100包括屏蔽电极114的多个电极对，其中电极114对位于与第二电极112或第一电极110相同的层内。也就是说，在形成有第二电极112的层内，屏蔽电极114形成在第二电极112周围。而且，浮置电极116形成在屏蔽电极114周围。此外，在形成有第一电极110的层内，屏蔽电极114形成在第一电极110周围。而且，浮置电极116形成在屏蔽电极114周围。形成在与第二电极112相同的层内的屏蔽电极114经过屏蔽通路115连接到半导体衬底102，并且经过连接互连136接地。此外，形成在与第一电极110相同的层内的屏蔽电极114经过形成在该层上的屏蔽通路115和连接互连136被设置为地电位。

在本实施例中，当形成第一电极110和第二电极112时，屏蔽电极114和浮置电极116作为虚拟图形同时形成。因此，形成有第一电极110和第二电极112的层的尺寸精度可以提高。

在根据本实施例的半导体器件100中，例如，第二电极112以及与第二电极112形成在相同的层内的屏蔽电极114和浮置电极116，与逻辑区的多层互连结构的互连同时并以同样工艺来形成。第二电极112和与第二电极112面对的第一电极110之间的距离可以形成得比逻辑区中的上互连和下互连之间的距离短，其中MIM电容器形成在第二电极112和第一电极110之间。因而，通路和互连仅形成在电容器形成区130、屏蔽区132以及浮置区134内。同时，电容器膜105可以形成在第二电极112上，并且第一电极110形成在电容器膜105上。此后，在逻辑区的上层中的通路、互连、绝缘膜等可以再次与逻辑区中的那些同时并且同样工艺形成。

图18是沿图17示出的半导体器件100的E-E线截取的剖面平面图。

在本实施例，电容器形成区130的平面形状也可以假定为多边形形状，并且多个屏蔽电极114可以排列在电容形成区130的每一边。此外，第一电极110(或第二电极112)具有点状的平面形状。屏蔽电极114也具有点状的平面形状，并且分布和排列在形成有第一电极110(或第二电极112)的电容器形成区130的四边周围。而且，浮置电极116也具有点状的平面形状，并且分布和排列在形成有屏蔽电极114的电容器屏蔽区132的四边周围。根据上面的构造，电容器形成区130通过屏蔽区132与其它区隔离。此外，形成在上层和下层内的每个屏蔽电极114都接地，并且可以防止在屏蔽电极114之间产生电容。虽然这里示出了屏蔽电极设置在地电位的例子，但屏蔽电极114可以设置在其它电位，只要形成在上层和下层内的屏蔽电极114的电位彼此相同。

图19A和19B是示出了图17和18所示的半导体器件100的其它例子的视图。

这里，浮置区134形成在电容器形成区130周围，并且另外，屏蔽区132形成在浮置区134周围。根据上面的构造，具有与图17和图18所示半导体器件100相同的效果。此外，在本实施例中，第二电极112接地，而第一电极110设置在高电位。当屏蔽电极114排列在设置在高电位的第一电极110附近时，因为屏蔽电极114连接到半导体衬底102并接地，所以在电极110和电极114之间存在产生电容的可能性。因为浮置区134位于电容器形成区130和屏蔽区132之间，并且在设置为高电位的第一电极110和屏蔽电极114之间能够提供一定距离，所以在图19A和19B示出的例子中能够防止在第一电极110和屏蔽电极114之间产生电容。

图20A和图20B是剖面示意图，示出了根据本实施例的半导体器件100的其它例子。

图20A示出了图17所示的半导体器件100的另一个例子。图20B示出了图19B所示的半导体器件100的另一个例子。尽管图17、18、19A和19B示出了如下构造，在该构造中，包括一对第一电极110和第二电极112的电容器形成区130被屏蔽区132围绕，但电容器形成区130还可以具有多对第一电极110和第二电极112并列排列的构造。

此外，甚至在本实施例中，第一电极110和第二电极112可以构造为具有各电极在一个方向上延伸的互连形状。此外，屏蔽电极114也可以具有与第一电极110和第二电极112相似的互连形状。而且，尽管在本实施例中示出了第二电极112连接到半导体衬底102并接地的构造，但还可以采用如下构造，在该构造中，第二电位线122设置为预定电位以设置第二电极112的电位。甚至在本实施例中，也可以采用屏蔽区132形成在电容形成区130内的上层和下层的构造。

甚至根据本实施例，由于在形成第一电极110和第二电极112时，屏蔽电极114和浮置电极116作为虚拟图形同时形成，所以能够保持层的平整度，并且可以提高半导体器件100的尺寸精度，其中MIM电容器形成在第二电极112和第一电极110之间。此外，形成有MIM电容器的电容器形成区130被如上所述形成的屏蔽电极114屏蔽，于是电容器形成区130内的MIM电容器的电容值可以被稳定。

如上所述，基于实施例讲解了本发明。本领域技术人员将认识到本实施例仅是示意性的和非限制性的，并且在不偏离本发明的精神范围的情况下可以进行各种修改。

图21是顶视图，示出了在上面描述的实施例中讲解的半导体器件100中的电容器形成区130、屏蔽区132以及逻辑区的排列。因而，根据上面实施例的半导体器件100，电容器形成区130可以被屏蔽电极132从其它区如逻辑区屏蔽开，并且可以稳定电容器形成区130中的MIM电容器的电容值。尽管这里只示出了逻辑区，但根据本发明的半导体器件100可以具有电容器形成区130被从各种其它区屏蔽开的构造。

尽管上面描述的实施例示出了在屏蔽区132内的屏蔽电极114和在浮置区134内的浮置电极116的各种排列图形，但是屏蔽电极114和浮置电极116的排列不仅具有图中示出的排列图形，而且还具有多种排列图形。例如，可以应用如下构造，其中在电容器形成区130的外边缘以包围区130的方式形成一列的屏蔽电极114，并且同时，在一部分区中形成多列的屏蔽电极114。

尽管在上面描述的实施例中，浮置电极116没有被构造为经过通路连接，但可以采用电极116也经过上层和下层中的通路连接的构造。

此外，用于形成在电容器形成区130内的第一电极110和第二电极112的排列图形，不局限于图中已经示出的图形，而是除了在第一实施例和第二实施例中已经讲解的半导体器件100之外还可以采用各种排列图形。图22是剖面图，示出了第一实施例和第二实施例已经讲解的半导体器件100的构造的另一个例子。这里，本例的构造与第一实施例和第二实施例中讲解的构造的相似之处在于：第一电极110和第二电极112在每一层中以交替方式排列。然而，本例的构造与第一实施例和第二实施例中讲解的构造的不同之处在于：第一电极110和第二电极112设置在垂直方向上也以交替方式排列。根据上面的构造，可以提高电容器形成区130内的MIM电容器的电容值。

显然，本发明不局限于以上实施例，可以在不偏离本发明的范围和精神的情况下进行修改和变化。

Claims (20)

1.一种半导体器件，包括：

半导体衬底；

电容器形成区，其中形成有MIM电容器，所述MIM电容器包括形成在所述半导体衬底上的绝缘膜、第一电极以及第二电极，所述第一电极和所述第二电极彼此面对地排列，其间插有所述绝缘膜；以及

屏蔽区，其形成在所述电容器形成区的外边缘以围绕所述电容器形成区，用于将所述电容器形成区与其他区屏蔽开，所述屏蔽区包括在形成有所述MIM电容器的所述第一电极和所述第二电极的全部(一个或多个)层中形成在所述半导体衬底上的围绕所述第一电极和所述第二电极的多个屏蔽电极，所述多个屏蔽电极的每一个被设置在预定电位。

2.根据权利要求1所述的半导体器件，

其中所述电容器形成区在二维排列中具有多边形的形状，

所述多个屏蔽电极沿着所述电容器形成区的所述多边形形状的每一边排列，并且

至少形成在相同边的所述屏蔽电极被设置在相同电位。

3.根据权利要求1所述的半导体器件，

其中所述多个屏蔽电极的每一个具有点状形状，并且所述多个屏蔽电极排列为在所述屏蔽区中以二维排列分布。

4.根据权利要求1所述的半导体器件，

其中所述多个屏蔽电极的每一个具有与所述第一电极或所述第二电极的形状相同的形状，或者小于所述第一电极或所述第二电极的形状。

5.根据权利要求1所述的半导体器件，还包括浮置区，该浮置区包括多个浮置电极，在形成有所述MIM电容器的所述第一电极和所述第二电极的相同(一个或多个)层中，所述浮置电极形成在所述屏蔽区和所述电容器形成区之间或所述屏蔽区和所述半导体衬底上的所述其他区之间。

6.根据权利要求5所述的半导体器件，

其中所述多个浮置电极的每一个在二维排列中具有与所述屏蔽电极的形状相同的形状。

7.根据权利要求1所述的半导体器件，

其中所述MIM电容器包括形成在第一层中的所述第一电极以及形成在与所述第一层不同的第二层中的所述第二电极，并且

所述多个屏蔽电极包括所述屏蔽区中的形成在所述第一层中的所述屏蔽电极中的一些和形成在所述第二层中的所述屏蔽电极中的一些。

8.根据权利要求7所述的半导体器件，

其中所述屏蔽区还包括连接形成在所述第一层和所述第二层中的所述多个屏蔽电极的通路。

9.根据权利要求1所述的半导体器件，

其中所述屏蔽区还包括多个屏蔽电极，其以所述多个屏蔽电极覆盖所述MIM电容器的上部或下部的方式形成。

10.根据权利要求1所述的半导体器件，

其中在所述电容器形成区中，所述第一电极、所述绝缘膜以及所述第二电极在相同层中彼此平行排列。

11.根据权利要求10所述的半导体器件，

其中在所述电容器形成区中，形成多个所述第一电极和多个所述第二电极，使得所述多个第一电极的每一个和所述多个第二电极的每一个通过所述绝缘夹层以交替的方式彼此平行排列。

12.根据权利要求10所述的半导体器件，还包括具有多个互连层的多层互连结构，

其中在所述电容器形成区中，形成多个所述第一电极和多个所述第二电极，使得所述第一电极和所述第二电极二者排列在所述多个互连层的每层中，并且

所述屏蔽区包括多个所述屏蔽电极和多个通路，多个所述屏蔽电极形成在所述多个互连层的每层中的所述多个第一电极和所述多个第二电极的外边缘，多个通路用于连接形成在所述多个互连层的每层中的所述多个屏蔽电极。

13.根据权利要求10所述的半导体器件，还包括逻辑区，其包括形成在与所述半导体衬底上的所述电容器形成区不同的区中的晶体管以及形成在所述晶体管上的多层互连结构，

其中所述第一电极和所述第二电极形成在与所述多层互连结构的互连的层相同的层中。

14.根据权利要求1所述的半导体器件，

其中所述第一电极、所述绝缘膜以及所述第二电极形成在所述电容器形成区中的彼此不同的层中，并且

所述多个屏蔽电极包括：多对所述屏蔽电极，在所述屏蔽电极的每个所述对中，所述电极之一位于与所述第一电极的层相同的层中，所述电极中的另一个位于与所述第二电极的层相同的层中。

15.根据权利要求14所述的半导体器件，还包括逻辑区，其包括形成在与所述半导体衬底上的所述电容器形成区不同的区中的晶体管以及形成在所述晶体管上的多层互连结构，

其中所述第一电极和所述第二电极中的至少一个形成在与所述逻辑区中的所述多层互连结构的互连的层相同的层中。

16.根据权利要求1所述的半导体器件，

其中所述屏蔽电极的至少一个被设置在与所述其它屏蔽电极的电位不同的电位。

17.根据权利要求1所述的半导体器件，

其中所述多个屏蔽电极的全部被设置在相同电位。

18.根据权利要求1所述的半导体器件，

其中所述屏蔽电极的至少一个被设置在与所述第一电极或所述第二电极的任意一个的电位相同的电位。

19.根据权利要求1所述的半导体器件，

其中所述屏蔽电极的至少一个电气地连接到所述第一电极或所述第二电极的任意一个。

20.根据权利要求1所述的半导体器件，

其中所述屏蔽电极的至少一个被接地。

Images