[go: up one dir, main page]

JP2006032593A - プローブカセット、半導体検査装置および半導体装置の製造方法 - Google Patents

プローブカセット、半導体検査装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2006032593A
JP2006032593A JP2004208213A JP2004208213A JP2006032593A JP 2006032593 A JP2006032593 A JP 2006032593A JP 2004208213 A JP2004208213 A JP 2004208213A JP 2004208213 A JP2004208213 A JP 2004208213A JP 2006032593 A JP2006032593 A JP 2006032593A
Authority
JP
Japan
Prior art keywords
probe
wafer
contact
semiconductor
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004208213A
Other languages
English (en)
Inventor
Susumu Kasukabe
進 春日部
Yasunori Narizuka
康則 成塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004208213A priority Critical patent/JP2006032593A/ja
Priority to TW094123025A priority patent/TW200610085A/zh
Priority to US11/572,033 priority patent/US7656174B2/en
Priority to PCT/JP2005/013025 priority patent/WO2006009061A1/ja
Publication of JP2006032593A publication Critical patent/JP2006032593A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】 接触端子の先端位置精度を確保し、ウエハに形成された半導体素子を一括して確実に検査できるフルウエハの検査装置、および半導体装置の製造方法を提供する。
【解決手段】 半導体検査装置に用いられるプローブカセットであって、ウエハ１の電極３と接触する複数の接触端子７と、接触端子７の各々と電気的に接続された複数の接触バンプ２０ｂとを有するプローブシート３１と、プローブシート３１の接触バンプ２０ｂと接触する複数の接触電極３４ａと、接触電極３４ａの各々と電気的に接続された複数の周辺電極２７ｂとを有するプローブシート３４とを有し、プローブシート３４との間で、プローブシート３１を介在してウエハ１を減圧して挟み込み、ウエハ１の電極３に接触端子７を所望の気圧で接触させて検査を行う。接触端子７は、角錐形状又は角錐台形状に形成され、またプローブシート３４は金属膜３０ｂで裏打ちされている。
【選択図】 図４

Description

本発明は、半導体装置の製造技術に関し、特に、プローブシートを用いたプローブカセット、このプローブカセットを用いた半導体検査装置、この半導体検査装置を用いた半導体装置の製造方法に適用して有効な技術に関する。
半導体装置の製造技術に関しては、以下のような技術がある。
例えば、半導体装置の製造工程では、半導体素子回路をウエハに形成した後、組み立て工程を経て、代表的な半導体装置の出荷形態であるパッケージ品、ベアチップ、ＣＳＰの各製品に形成される。このような半導体装置の製造工程では、大きく分けて次の３つの検査が行われる。まず、ウエハに半導体素子回路および電極を形成したウエハ状態で行われ、導通状態および半導体素子の電気信号動作状態を把握するウエハ検査、続いて半導体素子を高温状態において不安定な半導体素子を摘出するバーンイン、そして半導体装置を出荷する前に製品性能を把握する選別検査である。
このようなウエハは、その面上に多数の半導体装置（チップ）が設けられ、個々に切り離して使用に供される。個々に切り離された半導体装置には、その表面に多数の電極が列設されている。こうした半導体装置を工業的に多数生産し、その電気特性を検査するには、プローブカードから斜めに出たタングステン針からなるプローブで構成される接続装置（以下、従来技術１と言う）が用いられている。この接続装置による検査では、プローブのたわみを利用した接触圧により電極を擦って接触を取り、その電気特性を検査する方法が用いられている。
また、他の従来技術として、特許文献１に記載された技術がある（以下、従来技術２と言う）。この技術には、シリコンの異方性エッチングによる穴を型材として形成した接触端子を、柔軟性のある絶縁フィルムに形成した配線に形成し、この絶縁フィルムにおける接触端子形成面の裏面側に緩衝層を挟んで固定したプローブシート固定基板と、ウエハ支持基板のウエハ形状の溝に被検査対象である半導体装置を形成したウエハを固定したウエハ支持基板とを重ね合わせて接触端子群の先端面をウエハの電極群の面に接触させることにより、電気的接続を取り半導体装置の検査を行う検査システムが記載されている。
さらに、他の従来技術として、特許文献２に記載された技術がある（以下、従来技術３と言う）。この技術には、ポリイミド樹脂を貫通するバンプを接触端子としたプローブシートと、その裏面の異方導電ゴムを介して接する配線基板と、ウエハを載置したウエハトレイとの間を、ウエハ搭載部の外側に設けた環状のシール部材で挟んで、このシール部材で挟まれた配線基板とウエハトレイの密封空間を減圧してプローブシートの接触端子群の先端面をウエハの電極群の面に接触させることにより、電気的接続を取り半導体装置の検査を行うバーンイン用ウエハカセットが記載されている。
特開平７−２８３２８０号公報 特開平１１−１３５５８２号公報
ところで、前記のような半導体装置の製造技術において、例えば、上記従来技術１では、タングステン針からなるプローブは、アルミニウム電極やはんだ電極などの材料表面に酸化物を生成する被接触材料に対しては、接触端子を電極に擦り付けることにより、電極材料表面の酸化物を擦り取り、その下面の金属導体材料に接触することにより、接触を確保している。この結果、電極を接触端子で擦ることにより、電極材料の屑が生じ、配線間のショートおよび異物発生の原因となり、また、電極にプローブを数百ｍＮ以上の荷重をかけながら擦り付けて接触を確保することにより、電極に損傷を与えることが多い。加えて、プロービング後の電極へのワイヤボンディングあるいは接続バンプ形成時に、電極面が荒れていると接続不良の原因となり、信頼性を低下させる要因となる。
また、このようなプローブカードを用いた検査工程では、プローブの空間的な配置に限界があり、半導体装置の検査用電極パッドの狭ピッチ高密度化、電極パッド数の増大、大面積でのプローブ先端位置精度の確保などに対応できなくなっている。また、上記のプロービング方式では、プローブの形状、相対配置から、プローブの裸長が長く、クロストークが生じ、高速信号を扱うと波形が乱れ、正確な検査ができない。
一方、上記従来技術２では、接触端子はシリコンのエッチング穴を用いて形成するため、任意のピッチに形成された半導体素子の電極配置に精確に対応することができる。従って、この構造によりウエハの半導体素子の一つを検査することに問題はない。しかし、ウエハ状態の複数の半導体素子を一括して同時に検査する場合、個々の半導体素子の可能な限り近傍に検査回路用の電子部品（抵抗、コンデンサ、ヒューズ等）を搭載することが必要となるため、対応が困難になる。また、面積が大きくなるため、プローブシート製造時の構成部材の収縮・膨張による位置精度および検査時の温度差による構成部材（プローブシートとシリコンウエハ）の線膨張率の差などによる接触端子の先端位置精度の確保がより強く求められている。加えて、接触圧荷重制御は、緩衝層の加圧のみで行われるため、加圧荷重を微妙に設定することが難しいという課題を有している。
一方、上記従来技術３では、接触端子は従来の半球状のめっきバンプで形成されるため、半導体素子の電極への接触抵抗値を安定させることが難しく、また、大面積での先端高さの平坦性確保が難しいという課題を有している。加えて、接触圧荷重制御は、接触端子の背後に導体をも兼用した異方導電性ゴムの弾性を介して行われるため、加圧荷重を微妙に設定することが難しく、また、異方導電性ゴムの製造可能なピッチが、接触端子のピッチを限定するため、接触抵抗値が安定し、配線抵抗値の低い狭ピッチのプローブカードを形成するのが難しいという課題を有している。
以上説明したように、何れの従来技術においても、半導体素子を複数個形成した大面積のウエハを一括して同時に検査できる多ピンのプロービングを、被検査対象物および接触端子を損傷することなく、接触端子先端の位置精度を確保して、接触抵抗値が低荷重で安定し、簡便な構造の検査方式を実現しようとする点について、満足できるものではなかった。
また、近年の半導体素子検査工程の効率化に伴って、多数の半導体素子（チップ）の同時検査が進み、究極的にウエハ全体のチップを一括して検査するフルウエハ検査が望まれるようになり、加えて、信頼性をより明確に把握するための高温（例えば８５℃〜１５０℃）での動作試験が実施される傾向になってきているため、これらに対応できる検査装置が望まれている。
そこで、本発明の目的は、接触端子の先端位置精度を確保し、安定した接触抵抗値でウエハに形成された半導体素子を一括して確実に検査できるフルウエハの検査装置を提供することである。
また、本発明の他の目的は、検査回路用の電子部品を接触端子の近傍に搭載できる構造を提供し、電気特性および信頼性を向上させる半導体装置の製造方法を提供することである。
さらに、本発明の他の目的は、接触端子を形成したプローブシートの組立性を向上し、検査工程の手順・作業を簡略化し、検査装置の組み立てコストを抑えて半導体装置の検査工程のコストを抑えることにより、半導体装置全体の製造コストを抑える半導体装置の製造方法を提供することである。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
上記いずれかの目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
（１）本発明のプローブカセットは、被検査対象に設けられた電極と接触する複数の接触端子と、複数の接触端子の各々から引き出された配線と、配線と電気的に接続された複数の周辺電極と、複数の周辺電極のうち、第１の周辺電極に接続されたテスタ用の接続端子とを有するプローブシートと、プローブシートとの間で被検査対象を挟み込む支持部材とを有する構成において、プローブシートは、複数の周辺電極のうち、第２の周辺電極が検査回路用部品の端子として形成され、複数の接触端子が角錐形状又は角錐台形状に形成されているものである。さらに、プローブシートは複数の接触端子を囲むように形成された金属膜を有し、また、プローブシートと支持部材との間を減圧する手段を有し、そして、プローブシートは検査の種類に対応して取り替えることができるものである。
（２）本発明の他のプローブカセットは、被検査対象に設けられた電極と接触する複数の接触端子と、複数の接触端子の各々から引き出された配線と、配線と電気的に接続された複数の第１の接触電極とを有する第１のプローブシートと、第１のプローブシートの複数の第１の接触電極と接触する複数の第２の接触電極と、複数の第２の接触電極の各々と電気的に接続された複数の周辺電極と、複数の周辺電極のうち、第１の周辺電極に接続されたテスタ用の接続端子とを有する第２のプローブシートと、第２のプローブシートとの間で、第１のプローブシートを介在して被検査対象を挟み込む支持部材とを有し、第２のプローブシートは、複数の周辺電極のうち、第２の周辺電極が検査回路用部品の端子として形成され、第１のプローブシートは、複数の接触端子が角錐形状又は角錐台形状に形成されているものである。さらに、第１のプローブシートは複数の接触端子を囲むように形成された金属膜を有し、また、第１のプローブシートと支持部材との間を減圧する手段、第２のプローブシートと支持部材との間を減圧する手段を有し、そして、第２のプローブシートは検査の種類に対応して取り替え可能であり、第１のプローブシートは検査の種類に係わらずに共通に用いられるものである。
（３）本発明の半導体検査装置は、前記（１）のプローブカセットを用い、このプローブカセットと、プローブカセットのテスタ用の接続端子に接続され、プローブカセットに装着された半導体装置の電気的特性の検査を行うテスタと、プローブカセットのプローブシートと支持部材との間を減圧し、半導体装置の電極とプローブシートの接触端子との間に加わる荷重を制御する真空度制御系とを有するものである。
（４）本発明の他の半導体検査装置は、前記（２）のプローブカセットを用い、このプローブカセットと、プローブカセットのテスタ用の接続端子に接続され、プローブカセットに装着された半導体装置の電気的特性の検査を行うテスタと、プローブカセットの第２のプローブシートと支持部材との間を減圧し、半導体装置の電極と第１のプローブシートの接触端子との間に加わる荷重を制御する真空度制御系とを有するものである。
（５）本発明のさらに他の半導体検査装置は、前記（２）のプローブカセットを用い、このプローブカセットと、プローブカセットのテスタ用の接続端子に接続され、プローブカセットに装着された半導体装置の電気的特性の検査を行うテスタと、プローブカセットの第１のプローブシートと支持部材との間、および第２のプローブシートと支持部材との間を減圧し、半導体装置の電極と第１のプローブシートの接触端子との間に加わる荷重を制御する真空度制御系とを有するものである。
（６）本発明の第１の半導体装置の製造方法は、ウエハに回路を作り込み、複数の半導体装置を形成する工程と、ウエハの状態で複数の半導体装置の電気的特性を一括して検査する工程と、ウエハを切断し、個々の半導体装置ごとに分離する工程と、半導体装置を樹脂で封止する工程とを有し、検査する工程は、前記（３）、（４）または（５）の半導体検査装置を用いるものである。
（７）本発明の第２の半導体装置の製造方法は、ウエハに回路を作り込み、複数の半導体装置を形成する工程と、ウエハの状態で複数の半導体装置の電気的特性を一括して検査する工程と、ウエハを切断し、個々の半導体装置ごとに分離する工程とを有し、検査する工程は、前記（３）、（４）または（５）の半導体検査装置を用いるものである。
（８）本発明の第３の半導体装置の製造方法は、ウエハに回路を作り込み、複数の半導体装置を形成する工程と、ウエハの状態で複数の半導体装置の電気的特性を一括して検査する工程とを有し、検査する工程は、前記（３）、（４）または（５）の半導体検査装置を用いるものである。
（９）本発明の第４の半導体装置の製造方法は、ウエハに回路を作り込み、複数の半導体装置を形成する工程と、ウエハを樹脂で封止する工程と、封止されたウエハに形成された複数の半導体装置の電気的特性を一括して検査する工程とを有し、検査する工程は、前記（３）、（４）または（５）の半導体検査装置を用いるものである。
（１０）本発明の第５の半導体装置の製造方法は、ウエハに回路を作り込み、複数の半導体装置を形成する工程と、ウエハを複数に分割する工程と、分割されたウエハに形成された複数の半導体装置の電気的特性を一括して検査する工程とを有し、検査する工程は、前記（３）、（４）または（５）の半導体検査装置を用いるものである。
（１１）本発明の第６の半導体装置の製造方法は、ウエハに回路を作り込み、複数の半導体装置を形成する工程と、ウエハの状態で複数の半導体装置の電気的特性を飛び飛びに検査し、これを繰り返すことによりウエハに作り込んだ全半導体装置を検査する工程とを有し、検査する工程は、前記（３）、（４）または（５）の半導体検査装置を用いるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
（１）接触端子の先端位置精度を確保し、多数の検査用電極、狭ピッチ、大面積に分散した電極を有する半導体素子を確実に検査できる検査装置を提供することができる。
（２）検査回路用の電子部品を接触端子の近傍に搭載できる構造を提供し、電極への良好な接続を確保し、電気特性および信頼性を向上できる半導体装置の製造方法を提供することができる。
（３）接触端子を形成したプローブシートの組立性を向上し、検査工程の手順・作業を簡略化し、検査装置の組み立てコストを抑えて半導体装置の検査工程のコストを抑えることにより、半導体装置全体の製造コストを抑える半導体装置の製造方法を提供することができる。
（４）半導体装置の電極のプロービング痕を１箇所のみで全電気検査工程を実施し、その後の半導体装置の接合工程の信頼性を向上できる半導体装置の製造方法を提供することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
本発明の実施の形態では、主な用語を次のように定義する。
半導体装置とは、その形態に関わらず、回路が形成されたウエハ状態のもの（例えば、図１（ａ）のウエハ１）であっても、ウエハから切り出された個別の半導体素子（例えば、図１（ｂ）のチップ（半導体装置）２）であっても、ウエハを複数に分割したものであっても、ウエハ状態でパッケージされたもの（ウエハレベルＣＳＰ）であっても、ウエハ状態でパッケージされたものを複数に分割したものであっても、ウエハ状態でパッケージされたものを切り出して個別の半導体素子（ＣＳＰ）にしたものであっても構わない。尚、図１は被検査対象の一例であり、電極３の配列は、周辺電極配列であるか、全面電極配置であるかを問わない。
プローブシートとは、被検査対象の電極と接触する接触端子と、そこから引き出された配線を有するシートあるいは両面の電極間に引き出し配線を形成したシートを言う。
プローブカセットとは、被検査対象の電極と接続して、測定器であるテスタと被検査対象とを電気的に接続する機能を有する構造体（例えば、後述する図２，３あるいは図４に示す構造体）を言う。
まず、本発明に係る第１の実施の形態のプローブカセットの構造について、図２および図３を用いて説明する。図２は、本発明に係る第１の実施の形態のプローブカセットの要部を示す断面図であり、図３は、その主要部品を分解して図示した斜視図である。
第１の実施の形態のプローブカセットは、ウエハ１の電極３と接触する複数の接触端子７、接触端子７の各々から引き出された引き出し配線２０ａ、引き出し配線２０ａと電気的に接続された複数の周辺電極２７を有し、周辺電極２７に検査回路用の搭載部品２１および外部配線接続用のコネクタ２２を接続したプローブシート２０と、このプローブシート２０を接着固定した上部支持部材２３と、下部支持部材２４と、上部支持部材２３と下部支持部材２４との間に挟み込まれる緩衝材２５およびＯリング２６などから構成される。
このプローブカセットでは、検査回路用の搭載部品２１および外部配線接続用のコネクタ２２を接続したプローブシート２０を接着固定した上部支持部材２３と、下部支持部材２４との間に、ウエハ１を、緩衝材２５とＯリング２６とともに挟み込んで、ウエハ１の表面に形成された検査用の電極３に対向するように設置されたプローブシート２０の表面に形成した接触端子７を、下部支持部材２４に設置された真空引き口２４ａから真空引きして減圧することにより、所望の気圧によって接触させる操作が実施される。
ここで、プローブシート２０には、搭載部品２１およびコネクタ２２を避けつつ、接触端子７の群を取り囲むように金属膜３０を形成することにより、接触端子群の位置精度を確保し、金属膜３０のない接触端子群の柔軟性を有したプローブシート領域で、接触対象のウエハ面の微妙な傾きに金属膜３０で裏打ちされた部分を保ったまま倣い動作ができる構造が実現可能となる。すなわち、複数の接触端子７を金属膜３０で取り囲んで裏打ちすることで、検査動作時に接触端子７が形成された領域に余分な応力が加わるのを防ぐことができ、ウエハ１の電極３との位置精度の精確な接触が実現できる。加えて、金属膜３０は、４２アロイあるいはインバーなどのシリコンウエハとほぼ同程度の線膨張率を持った材料を使用することにより、ウエハ１とほぼ一致することができ、高温時でも大面積に配置された接触端子７の先端の位置精度を確保することができる。
また、金属膜３０を形成することにより、プローブシート２０の強度を確保でき、接触端子７から引き出し配線２０ａを介して再配線された周辺電極２７の位置精度を確保することができ、組み立て時の取り扱いも容易となる。加えて、金属膜３０にホトリソマスクによる一括エッチング処理で、位置精度および形状が正確な位置決め用およびねじ挿入用の孔２８を形成することにより、組み立て時の位置決めが容易となり作業を容易にすることができる。
次に、本発明に係る第２の実施の形態のプローブカセットの構造について、図４を用いて説明する。図４は、本発明に係る第２の実施の形態のプローブカセットの要部を示す断面図である。
第２の実施の形態のプローブカセットにおいて、前記第１の実施の形態と相違する点は、２枚のプローブシート（再配線シート）３１およびプローブシート（部品搭載シート）３４からなることである。プローブシート３１は、ウエハ１の電極３と接触する複数の接触端子７と、接触端子７の各々と引き出し配線３１ａを通じて電気的に接続された複数の接触バンプ２０ｂとを有する。プローブシート３４は、プローブシート３１の接触バンプ２０ｂと接触する複数の接触電極３４ａと、接触電極３４ａの各々と電気的に接続された複数の周辺電極２７ｂとを有する。また、プローブシート３４は金属膜３０ｂで裏打ちされている。
すなわち、第２の実施の形態のプローブカセットは、接触端子７の配置を引き出し配線３１ａにより任意の配置に拡大して再配線した接触バンプ２０ｂを形成したプローブシート３１と、このプローブシート３１を接着固定した中間支持部材３２と、下部支持部材３３と、中間支持部材３２と下部支持部材３３との間に挟み込まれる緩衝材２５およびＯリング２６と、検査回路用の搭載部品２１および外部配線接続用のコネクタ２２を接続したプローブシート３４と、このプローブシート３４を接着固定した最上部支持部材３５と、最上部支持部材３５と下部支持部材３３との間に挟み込まれるＯリング２６ｂなどから構成される。
このプローブカセットでは、接触端子７の配置を任意の配置に拡大して再配線した接触バンプ２０ｂを形成したプローブシート３１を接着固定した中間支持部材３２と、下部支持部材３３との間に、ウエハ１を、緩衝材２５とＯリング２６とともに挟み込んで、ウエハ１の表面に形成された検査用の電極３に対向するように設置されたプローブシート３１の表面に形成した接触端子７を、下部支持部材３３に設置された真空引き口３３ａから真空引きして減圧することにより、所望の気圧によって接触させる操作が実施される。
続いて、中間支持部材３２に接着固定されたプローブシート３１と下部支持部材３３とでウエハ１を挟み込んで真空引きにより固定した前記の下部支持部材３３と、検査回路用の搭載部品２１および外部配線接続用のコネクタ２２を接続したプローブシート３４を接着固定した最上部支持部材３５との間に、Ｏリング２６ｂを挟み込んで、下部支持部材３３に設置された真空引き口３３ｂから真空引きして減圧することにより、接触端子７の配置を再配線した接触バンプ２０ｂに対向するように設置されたプローブシート３４の表面に形成した接触電極３４ａを、所望の気圧によって接触させる操作が実施される。
次に、前記第１の実施の形態のプローブカセットに用いられるプローブシート（構造体）の一例について、その製造方法を図５〜図１１を参照して説明する。
図５〜図１１は、上記図２に示すプローブカセットを形成するための製造プロセスのうち、型材であるシリコンウエハ８０に異方性エッチングで形成した角錐台状の穴を型材として用いて、角錐台状の接触端子先端部を形成したシリコンウエハ８０と、配線および接続用のビアを形成し、金属膜３０で補強したポリイミド膜とを、接触端子先端部と接続用のビアを対向させてポリイミド系接着層とともに真空加圧加熱接合して一体のプローブシート２０を形成する製造プロセスを工程順に示したものである。
まず、図５（ａ）に示す工程が実行される。この工程は、厚さ０．２〜０．６ｍｍのシリコンウエハ８０の（１００）面の両面に熱酸化により二酸化シリコン膜８１ａ，８１ｂを０．５μｍ程度形成し、ホトレジストを塗布し、ホトリソグラフ工程により角錐台状の穴をあける位置のホトレジストを除去したパターンを形成した後、このホトレジストをマスクとし、二酸化シリコン膜８１ａをフッ酸とフッ化アンモニウムの混合液によりエッチング除去して、次に、前記二酸化シリコン膜８１ａをマスクとして、シリコンウエハ８０を強アルカリ液（例えば、水酸化カリウム）により異方性エッチングして、（１１１）面の側面で囲まれた角錐台状のエッチング穴８０ａを形成する工程が実行される。
ここでは、シリコンウエハ８０を型材としたが、型材としては、結晶性を有するものであればよく、その範囲で種々変更可能であることは言うまでもない。また、異方性エッチングによる穴を角錐台状としたが、その形状は、角錐状でもよく、小さな針圧で安定した接触抵抗を確保できる程度の接触端子７を形成できる形状の範囲で、種々変更可能である。また、接触対象とする電極に、複数の接触端子で接触するようにしてもよいことは言うまでもない。
続いて、図５（ｂ）に示す工程が実行される。この工程は、マスクとして用いた二酸化シリコン膜８１ａをフッ酸とフッ化アンモニウムの混合液によりエッチング除去して、再度シリコンウエハ８０の全面を、ウェット酸素中での熱酸化により、二酸化シリコン膜８２ａ，８２ｂを、０．５μｍ程度形成し、その表面に導電性被覆８３を形成し、次に導電性被覆８３の表面に、ドライフィルム８４を形成し、ついで、接触端子７および接続電極部７ｂを形成すべき位置にあるドライフィルム８４を除去する工程が実行される。ここでは、ドライフィルム８４を用いたが、ホトレジストマスクとしては、液状レジストでもフィルム状レジストでも感光性を有する膜であればよい。
上記導電性被覆８３としては、例えば、クロムをスパッタリング法あるいは蒸着法により成膜することにより、厚さ０．１μｍ程度のクロム膜を形成して、このクロム膜を形成した表面に銅をスパッタリング法あるいは蒸着法により成膜することにより、厚さ１μｍ程度の銅膜を形成すればよい。
続いて、図５（ｃ）に示す工程が実行される。まず、前記ドライフィルム８４の開口部に露出した導電性被覆８３に、この導電性被覆８３を電極として、硬度の高い材料を主成分として電気めっきして、接触端子７および接続電極部７ｂを一体として接触端子部８を形成する。めっき材料として、例えば、ニッケル８ａ、ロジウム８ｂ、ニッケル８ｃ、金８ｄを順次にめっきして接触端子部８を形成すればよい。
続いて、上記のシリコンウエハ８０の接触端子７を形成した面の反対面の二酸化シリコン膜８２ｂをフッ酸とフッ化アンモニウムの混合液によりエッチング除去した後、ドライフィルム８４を除去する。
一方、前記の工程とは別に、図６（ａ）に示す工程が実行される。この工程は、両面に銅膜８５ａ，８５ｂが形成されたポリイミド膜８６の一方の面の銅膜８５ａに、ホトレジストを塗布し、ホトリソグラフ工程によりビア８７を形成する位置のホトレジストを除去したパターンを形成した後、このホトレジストをマスクとし、アルカリ性銅エッチング液によりビア形成位置の銅膜をエッチング除去した後、ホトレジストを除去する工程が実行される。
続いて、図６（ｂ）に示す工程が実行される。この工程は、上記銅膜８５ａをマスクとして、ポリイミド膜８６にビア形成用の穴あけ加工をするものである。穴あけ方法としては、例えば、レーザあるいは、ドライエッチングで、上記銅膜８５ａをマスクとしてポリイミド膜８６を除去すればよい。
続いて、図６（ｃ）に示す工程が実行される。この工程は、ポリイミド膜８６の銅膜８５ａにドライフィルム８８を貼り、ホトリソグラフ工程により配線２０ａを形成する位置以外のドライフィルム８８を除去したパターンを形成した後、このドライフィルム８８をマスクとし、アルカリ性銅エッチング液により銅膜をエッチング除去する工程が実行される。
続いて、図７（ｄ）に示す工程が実行される。この工程は、前記ドライフィルム８８を除去し、銅膜８５ｂを電源層として銅めっきすることにより、前記のビア形成用の穴を銅で埋める工程が実行された後、接着層８９および金属膜３０を接着する工程が実行される。
ここで、接着層８９としては、例えば、ポリイミド系接着シートあるいは、エポキシ系接着シートを用いればよい。また、金属膜３０として、４２アロイ（ニッケル４２％および鉄５８％の合金で線膨張率４ｐｐｍ／℃）あるいはインバー（例えば、ニッケル３６％および鉄６４％の合金で線膨張率１．５ｐｐｍ／℃）の様な低線膨張率で、かつシリコンウエハ（シリコン型材）８０の線膨張率に近い金属シートを、接着層８９で配線２０ａを形成したポリイミド膜８６に貼り合わせて構成することにより、形成されるプローブシートの強度向上、大面積化が図れるほか、検査時の温度による位置ずれ防止等、様々な状況下での位置精度確保が可能である。この主旨において、金属膜３０としては、バーンイン検査時の位置精度確保を狙い、被検査対象の半導体素子の線膨張率に近い線膨張率の材料を用いればよい。
上記接着工程は、例えば、ビア８７および配線２０ａを形成したポリイミド膜８６と、接着層８９および金属膜３０を重ね合わせて、１０〜２００Ｋｇｆ／ｃｍ2で加圧しながら接着層８９のガラス転移点温度（Ｔｇ）以上の温度を加え、真空中で加熱加圧接着すればよい。
続いて、図７（ｅ）に示す工程が実行される。この工程は、上記金属膜３０にホトレジストを塗布し、ホトリソグラフ工程によりビア９０を形成する位置のホトレジストを除去したパターンを形成した後、このホトレジストをマスクとし、ビア形成位置の金属膜をエッチング除去した後、ホトレジストを除去する工程が実行された後、上記金属膜３０をマスクとして、接着層８９にビア形成用の穴あけ加工をするものである。金属膜３０として、例えば、４２アロイあるいはインバーを用いた場合は、塩化第二鉄溶液によりビア形成位置の金属膜をエッチング除去すればよい。穴あけ方法としては、例えば、レーザあるいは、ドライエッチングで接着層８９を除去すればよい。
続いて、図７（ｆ）に示す工程が実行される。この工程は、上記の金属膜３０の表面に、ドライフィルム９１を形成し、ついで、金属膜３０を除去すべき位置にあるドライフィルム９１を露光・現像により除去した後、金属膜３０をエッチング除去する工程が実行される。ここでは、ドライフィルム９１を用いたが、感光性を有する膜であればよい。
上記金属膜３０として、例えば、４２アロイあるいはインバーを用いた場合は、塩化第二鉄溶液により金属膜をシャワーエッチング除去すればよい。
続いて、図８（ｇ）に示す工程が実行される。この工程は、前記ドライフィルム９１を除去した後、銅膜８５ｂを電源層として銅めっきすることにより、前記のビア形成用の穴を銅で埋めるとともに、このビア形成用の穴を囲うように形成された金属層からなるランド３０ａを覆うように銅めっきする工程が実行された後、この銅めっきで形成されたビア９０の表面に金めっき９２する工程が実行される。
続いて、図８（ｈ）に示す工程が実行される。この工程は、銅膜８５ｂに、ホトレジストを塗布し、ホトリソグラフ工程によりホトレジストパターンを形成した後、このホトレジストをマスクとし、アルカリ性銅エッチング液により銅膜をエッチング除去して配線９３を形成した後、ホトレジストを除去する工程が実行された後、ビア形成用穴９４ａを形成した接着層９４を配線９３を覆うように形成する。
ここで、接着層９４としては、例えば、ポリイミド系接着シートを半硬化状態で用いればよい。ビア形成用穴９４ａを形成した接着層９４としては、レーザ孔あけ加工あるいはパンチ孔あけ加工したポリイミド系接着シートを真空加熱圧着するか、ポリイミド系接着シートを真空加熱圧着後にレーザ孔あけ加工すればよい。
続いて、図８（ｉ）に示す工程が実行される。この工程は、ビア９０の表面の金めっき９２に導電シート９５を接触させ、ビア９０から銅配線２０ａ、ビア８７を介して、銅配線９３のビア形成用穴９４ａを導電材料９６で充填する。充填する導電材料９６としては、例えば、適量なはんだめっきを用いるか、あるいは適量なニッケル９６ａをめっき後、適量なはんだ９６ｂをめっきすればよい。
以上の工程が実行された後、図９に示す工程が実行される。この工程は、上記図５（ｃ）で形成した接触端子部８を形成したシリコンウエハ８０の接続電極部７ｂと、図８（ｉ）で形成した配線シートの導電材料９６および接着層９４とを接続して、一体のプローブシート２０を製作する。ここで、例えば、接着層として半硬化状態のポリイミド系接着シートを用いた場合は、１０〜２００Ｋｇｆ／ｃｍ2で加圧しながら接着層９４のガラス転移点温度（Ｔｇ）以上の温度を加え、真空中で真空加圧加熱接着用基板１１２ａ，１１２ｂに挟んで加熱加圧接着すればよい。
続いて、図１０に示す工程が実行される。この工程は、上記の一体化したプローブシート２０の両側に、それぞれ上部支持部材２３および部品搭載面支持部材１０１を接着固定したものを、シリコンエッチング用保護治具１０２に取り付けて、シリコンをエッチング除去する。例えば、中間固定板１０３に、部品搭載面支持部材１０１をねじ止めして、ステンレス製の固定治具１０２ａとステンレス製のふた１０２ｂとの間にＯリング１０２ｃ，１０２ｄを介して装着し、型材であるシリコンウエハ８０を強アルカリ液（例えば、水酸化カリウム）によりエッチング除去すればよい。例えば、強アルカリ液中でシリコンウエハ８０をエッチング除去しても、強アルカリ液をエッチング面に吹き付けることにより、シリコンウエハ８０をエッチング除去してもよい。
続いて、図１１に示す工程が実行される。この工程は、上記シリコンエッチング用保護治具１０２を取り外し、プローブシート２０の部品搭載面支持部材１０１を接着した面に保護フィルムを接着し、二酸化シリコン膜８２ａおよび導電性被覆８３（クロムおよび銅）およびニッケル８ａをエッチング除去し、保護フィルムを除去した後、検査回路用の搭載部品２１および外部配線接続用のコネクタ２２をプローブシート２０に接着固定する。
ここで、二酸化シリコン膜８２ａは、フッ酸とフッ化アンモニウムの混合液によりエッチング除去し、クロム膜を過マンガン酸カリウム液によりエッチング除去し、銅膜およびニッケル８ａをアルカリ性銅エッチング液によりエッチング除去すればよい。
なお、この一連のエッチング処理の結果、接触端子表面に露出するロジウム８ｂを用いるのは、電極３の材料であるはんだやアルミニウム等が付着しにくく、ニッケルより硬度が高く、酸化されにくいために接触抵抗が安定なためである。
そして、上記図２に示したように、前記プローブシート２０に接着固定した上部支持部材２３と、下部支持部材２４との間に、ウエハ１を、緩衝材２５とＯリング２６とともに挟み込んで、ウエハ１の表面に形成された検査用の電極３に対向するように設置されたプローブシート２０の一方の面に形成した接触端子７を、下部支持部材２４に設置された真空引き口２４ａから真空引きして減圧することにより、所望の気圧によって接触させる操作を実施して、半導体装置の検査装置とする。
次に、上記プローブカセットとは構成が若干異なる第２の実施の形態のプローブカセットの製造方法について、図１２および図１３を参照して、その製造工程を説明する。
上記図４に示すプローブカセットの製造方法は、接触端子７および引き出し配線を形成したプローブシートと、検査回路用の搭載部品２１を接続した配線シートとを個別に製作する点以外は、上記図５〜図１１で記述したプローブシートの製造方法と同様である。
上記検査対象の半導体装置の電極に接触させる接触端子７からピッチや配置を再配線した電極を形成したプローブシートを共通の再配線プローブシートとして形成しておき、一方で、初期のウエハ検査、バーンイン、選別試験らの各種の検査工程用に、専用の検査回路用の搭載部品２１を接続配置した部品搭載配線シートを個別に製造しておいて、この専用の部品搭載シートを選択して一連の検査を実施することによって、被検査対象の半導体装置の検査用電極パッドにプロービング痕が１箇所のみですみ、その後の半導体装置のワイヤーボンディングあるいはバンプ接続の信頼性が大きく向上した、高信頼性の半導体装置を製造することができる。
上記の２種類のプローブシートを用いてプローブカセットを形成する製造方法の一例について、図１２および図１３を用いて次に説明する。
図５（ａ）〜（ｃ）、図６（ａ）〜（ｃ）、図７（ｄ）〜（ｆ）、図８（ｇ）〜（ｉ）および図９〜図１１と同様な工程で、図１２に示した再配線プローブシート３１を形成する。ただし、本再配線プローブシート３１用には、部品搭載面支持部材１０１、検査回路用の搭載部品２１および外部配線接続用のコネクタ２２は接着固定しない。
一方、図６（ａ）〜（ｃ）、図７（ｄ）〜（ｆ）、図８（ｇ）と同様な工程で、プローブシートを形成した後、図１３（ａ）に示す工程が実行される。この工程は、銅膜８５ｂに、ホトレジスト１０４を塗布し、ホトリソグラフ工程によりホトレジストパターンを形成した後、このホトレジスト１０４をマスクとし、アルカリ性銅エッチング液によりビア８７に対応する位置の銅膜を電極８５ｃとして残すようにエッチングする工程が実行される。
続いて、図１３（ｂ）に示す工程が実行される。この工程は、前記ホトレジスト１０４を除去し、電極８５ｃにニッケルめっきおよび金めっき１０５を形成する工程が実行された後、最上部支持部材３５および検査回路用の搭載部品２１および外部配線接続用のコネクタ２２を部品搭載プローブシート３４に接着固定するものである。
そして、上記図４に示したように、接触端子７の配置を任意の配置に拡大して再配線した接触バンプ２０ｂを形成した再配線プローブシート３１を接着固定した中間支持部材３２と、下部支持部材３３との間に、ウエハ１を、緩衝材２５とＯリング２６とともに挟み込んで、ウエハ１の表面に形成された検査用の電極３に対向するように設置されたプローブシート３１の表面に形成した接触端子７を、下部支持部材３３に設置された真空引き口３３ａから真空引きして減圧することにより、所望の気圧で接触させる操作が実施される。
続いて、中間支持部材３２に接着固定されたプローブシート３１と下部支持部材３３とで、ウエハ１を挟み込んで真空引きにより固定した前記下部支持部材３３と、検査回路用の搭載部品２１および外部配線接続用のコネクタ２２を接続した部品搭載プローブシート３４を接着固定した最上部支持部材３５との間に、Ｏリング２６ｂを挟み込んで、下部支持部材３３に設置された真空引き口３３ｂから真空引きして減圧することにより、所望の気圧で接触させる操作を実施して、半導体装置の検査装置とする。この場合、必要によって、真空引き口３３ａから再度真空引きして、最終的に所望の圧力でウエハ１の電極３とプローブシート３１の接触端子７とを接触させる操作を実施する。
なお、プローブシート３１に形成した接触端子３７を、ウエハ１の表面に形成された検査用の電極３に位置合わせして対向するようにして、例えば、下部支持部材３３に設けたノックピン（図示せず）を中間支持部材３２のノックピン用穴（図示せず）に挿入したり、中間支持部材３２を下部支持部材３に設けた電磁石（図示せず）を用いて磁力で下部支持部材３３に仮固定したり、中間支持部材３２を下部支持部材３３に接着剤で仮止めすることにより、プローブシート３１を下部支持部材３３に減圧により固定する必要をなくすことにより、Ｏリング２６および真空引き口３３ａを省略して、下部支持部材３３と、部品搭載プローブシート３４を接着固定した最上部支持部材３５との間に、中間支持部材３２に接着固定されたプローブシート３１とＯリング２６ｂを挟み込んで、下部支持部材３３に設置された真空引き口３３ｂから真空引きして減圧することにより、プローブシート３１に形成した接触端子３７を、ウエハ１の表面に形成された検査用の電極３に所望の気圧で接触させる操作を実施して、半導体装置の検査装置としてもよい。
以上説明した本発明に係る第１または第２の実施の形態のプローブカセットを用いた半導体検査装置において、接触端子先端を形成する型材のウエハとして、被検査対象の半導体装置と同じサイズあるいはより大きなサイズのシリコンウエハを用いれば１枚で全体の接触端子群が製作できるが、サイズが小さいウエハを型材にして複数のウエハから接触端子群を個別に形成したプローブシートを製作してもよいことは言うまでもない。例えば、φ２００ｍｍのウエハの一括検査をする場合には、φ１５０ｍｍのウエハのそれぞれで４分の１の面積を分担する接触端子先端を形成した４枚のウエハの必要部分を切り出して合わせて用いてもよい。
その代表例を、図１４に示す。図１４（ａ）は、φ２００ｍｍのウエハ１１０の半導体素子形成領域１１０ａを、４枚のφ１５０ｍｍのウエハ１１１でカバーする例である。図１４（ｂ）は、φ２００ｍｍのウエハ１１０の半導体素子形成領域１１０ａの４分の１の接触端子形成領域１１１ａをφ１５０ｍｍのウエハ１１１に形成した例である。図１４（ｃ）および図１４（ｄ）は、前記接触端子形成領域１１１ａを形成したウエハ１１１を寄せ合わせて最終的に必要な半導体素子形成領域１１０ａを得るために、ウエハ１１１の重なり合う部分を切断した切断ウエハ１１１ｂあるいは１１１ｃを示した例である。
前記の半導体素子形成領域１１０ａを４分割して、各々の４分割した接触端子形成領域１１１ａを形成したウエハ１１１を切り出した切断ウエハ１１１ｂあるいは１１１ｃを用いた製法の一例を図１５〜図１７に示す。
図１５は、前記の製造工程中の図９に対応する製造工程であり、分割した接触端子先端を形成した切断ウエハ１１１ｂあるいは１１１ｃを、真空加圧加熱接着用基板１１２ａ，１１２ｂに設置した状態を示した図である。
図１６は、前記の製造工程中の図１０に対応する製造工程であり、分割した接触端子先端を形成した切断ウエハ１１１ｂあるいは１１１ｃを、分割された切断ウエハ１１１ｂあるいは１１１ｃの境界を覆う材料１１３を設置したシリコンエッチング用保護治具１０２としてふた１０２ｅを使用した状態を示した図であり、図１７は、図１６を下方より見た斜視図である。ここで、例えば、切断ウエハ１１１ｂあるいは１１１ｃの境界を覆う材料１１３としては、フッ素系のゴム材を、ふた１０２ｅにはステンレスを用いればよい。
なお、プローブカセットのサイズに合せて、被検査対象のウエハを任意に分割して、プローブカセットのサイズと同等か、それよりも小さなサイズにした分割ウエハを、プローブカセットに入れて検査に供してもよい。
図１８（ａ）は、ウエハ１１０に形成された被検査対象である半導体素子形成領域１１０ａを示した平面図であり、図１８（ｂ）は、前記ウエハ１１０を４分割した接触端子形成領域１１１ａを有した切断ウエハ１１４を示したものである。検査用のプローブとして、前記のごとく、ウエハ１１０の半導体素子形成領域１１０ａに一括して接触できるプローブシートを形成してもよいが、図１８（ｂ）に示したような分割した切断ウエハ１１４を、下部支持部材２４あるいは３３に搭載して、分割した接触端子形成領域１１１ａをそれぞれ接触可能な接触端子群を形成したプローブシートで検査を順次に実施してもよい。
図１９（ａ）は、ウエハ１１０に形成された被検査対象である半導体素子形成領域１１０ａを示した平面図であり、半導体素子形成領域１１０ａを検査するプローブとして、前記のごとく、ウエハ１１０の半導体素子形成領域１１０ａに一括して接触できるプローブシートを形成してもよいが、例えば、図１９（ｂ）および図１９（ｃ）に示したような飛び飛びの配置の半導体素子１１７ａ，１１７ｂの素子群（図中の斜線部分）に接触するプローブシートを、１種類あるいは必要に応じて２種類以上製作して、順次検査用に用いることにより、全半導体素子形成領域１１０ａを検査するようにしてもよい。
また、プローブシート（再配線シート）３１に全半導体素子形成領域１１０ａの接触端子７および接触バンプ２０ｂを形成しておき、プローブシート（部品搭載シート）３４には、例えば飛び飛びの接触電極３４ａを形成して、プローブシート３４を順次交換することにより、全半導体素子形成領域１１０ａを検査してもよいことは言うまでもない。
なお、図２０に示したようにウエハ１を固定するために、例えば、緩衝材２５に孔２５ａをあけて、真空引き口３３ｃより減圧することにより、下部支持部材３３に真空チャック機構でウエハ１を設置してもよい。また、適宜、緩衝材２５を省略してもよい。図２０に示したようなウエハ１の固定機構は、必要に応じて上記図２あるいは図４のプローブカセットにも適用すればよい。
なお、高速電気信号検査用のプローブとして電気信号の乱れを極力防止するためには、プローブシートの表面（両表面あるいは一方の面）にグランド層を形成した構造が望ましい。例えば、図２１に示したように、引き出し配線２０ａを形成した面に、更にポリイミド膜１１６とグランド層１１５ａを形成する。あるいは、図２２に示したように、金属膜３０を可能な限り残して、グランド層１１５ｂとして利用することも可能である。また、図２３に示したように、シリコンウエハ８０をエッチング除去した図１０の直後に、二酸化シリコン膜８２ａをエッチング除去後、表面に導電性被覆８３が露出した段階で、ホトレジストマスクを形成して導電性被覆８３でグランド層１１５ｃを形成することも可能である。
また、図１１の後に、接触端子７の形成面にグランド層１１５ｃを形成してもよい。このグランド層１１５ｃをスパッタで形成する場合は、例えば、スパッタ膜材料として、クロム、チタン、銅、金、ニッケルなどを単独、あるいは組み合わせて用いればよい。
以上、プローブシートのグランド層の形成方法については、前述の図２、図４および図２０のどの製法のプローブカセットにも適用できることは言うまでもない。
以上説明したように、本実施の形態のプローブカセットによれば、前述の図２〜図２３の製造プロセスによるプローブシートを形成する場合、接触端子７を角錐形状あるいは角錐台形状等の接触端子とすることができるため、従来の半球状めっきバンプや平面電極同士の接触と比較して、硬度のある接触端子で低接触圧で安定した接触特性値が実現でき、また、シリコンウエハと線膨張率が同じ金属膜３０で裏打ちされたホトリソグラフ工程でプローブシートを形成するため、接触領域が大面積でもプローブシートの接触端子群と、半導体素子の電極群との先端位置精度が良好な接触が容易に実現できる。
次に、以上説明した本発明に係るプローブカセットを用いた半導体検査装置の一例について、図２４を用いて説明する。図２４は、本発明に係る第１の実施の形態のプローブカセット（図２）を用いた半導体検査装置を含む検査システムの全体構成を示す図である。なお、前記第２の実施の形態のプローブカセット（図４）や、これらの変形例のプローブカセットなどを用いた半導体検査装置においても、同様である。
図２４は、所望の荷重をウエハ１の面に加えて電気特性検査を実施する試験装置を示す。この状態では、真空引き口２４ａから真空引きして減圧することによって、所望の気圧がプローブシート２０に形成した接触端子７の端子群に加わるようにして、ウエハ１の電極３の電極群に接触した接触端子群、引き出し配線２０ａ、周辺電極２７、コネクタ２２、ケーブル２２ａを通じて半導体装置の電気的特性の検査を行うテスタ１７０との間で検査用電気信号の送受信が実施される。
本実施の形態の検査システムの全体構成において、プローブカセットはフルウエハプローバとして構成されている。この検査システムは、被検査対象であるウエハ１を支持して真空引き装置（図示せず）につながっている試料支持系１６０と、ウエハ１の電極３に接触して電気信号の授受を行うプローブシート２０と、試料支持系１６０のプローブシート２０に加わる荷重（大気圧）を制御する真空度制御系１５０と、ウエハ１の温度制御を行う温度制御系１４０と、ウエハ１の電気的特性の検査を行うテスタ１７０とで構成される。このウエハ１は、多数の半導体素子が配列され、各半導体素子の表面には、外部接続電極としての複数の電極３が配列されている。
例えば、図２４に示すプローブシート２０は、各々の接触端子７、引き出し配線２０ａ、周辺電極２７、コネクタ２２およびケーブル２２ａを介して、テスタ１７０と接続される。
ここで、ヒータにより所望の温度に加熱されたウエハ１と、このウエハ１の電極に接触して電気信号検査を実施するための接触端子７を形成したプローブシート２０の温度差による位置ずれを防止し、位置合わせを精確にしかも短時間に実施するため、プローブシートあるいはプローブカセットの表面あるいは内部にあらかじめ温度制御の可能な発熱体を形成しておいてもよい。発熱体としては、例えば、ニッケルクロムのような抵抗値の高い金属材料や高抵抗の導電樹脂を直接プローブシートに形成したり、この材料を形成したシートをプローブシートに貼り付けてもよい。また、発熱体として暖めた液体をヒートブロック内のチューブに流して、このヒートブロックをプローブシートに接触させてもよい。また、プローブカセット全体を恒温槽に入れることにより、所望の温度雰囲気を実現してもよい。
加熱されたウエハからの熱放射と、プロービング時の接触からプローブカセットの温度が決まる従来方法と異なり、上記のようにプローブシートを独立して検査時の温度に保っておく方式では、ウエハとプローブシート間の検査時の温度差の発生を防止することができ、加えて、シリコンと線膨張率が同程度の金属膜で裏打ちしたプローブシートを用いることにより、位置精度の精確なプロービングが可能となる。
試料台１６２には、ウエハ１を加熱させるためのヒータ１４１が備えられている。温度制御系１４０は、試料台１６２のヒータ１４１あるいは冷却治具を制御することにより、試料台１６２に搭載されたウエハ１の温度を制御する。また、温度制御系１４０は、操作部１５１を備え、温度制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。ここで、上記プローブシートあるいはプローブカセットの一部に設けた温度制御の可能な発熱体と試料台１６２のヒータ１４１とを連動させて温度制御してもよい。
真空度制御系１５０は、ケーブル１７１を介して伝達されるテスタ１７０のテスト動作の進行情報および前記の温度制御系１４０からの温度情報に合わせて、真空度を制御する。また、真空度制御系１５０は、操作部１５１を備え、真空度制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
以下、半導体検査装置の動作について説明する。まず、被検査対象であるウエハ１を、下部支持部材２４に搭載された緩衝材２５の上に載置して、プローブシート２０に並設された多数の接触端子７を、ウエハ１上に配列された複数個の半導体素子上に形成された電極３の電極群の直下に位置決めして、真空引きして固定したプローブカセットを用意する。次に、このプローブカセットを試料台１６２の上に載置した後、真空度制御系１５０を作動させて、真空引き口２４ａから真空引きにより、適度に真空度を調節することによって、所望の気圧を介してプローブシート２０に形成した接触端子７の端子群に押圧力を加える。これによって、接触端子の位置を高精度に確保された多数の四角錐あるいは四角錐台状の接触端子７における各々の先端を、半導体装置に配列された多数の電極３の電極群（全体）の面に追従するように倣って押し付けることによって、ウエハ１上に配列された各電極３に均一な荷重（１ピン当たり３〜１５０ｍＮ程度）による接触が行われ、各接触端子７と各電極３との間が低抵抗（０．０１Ω〜０．１Ω）で接続されることになる。
さらに、ケーブル２２ａ、コネクタ２２、周辺電極２７、引き出し配線２０ａおよび接触端子７を介して、ウエハ１とテスタ１７０との間で、動作電流や動作検査信号などの授受を行い、当該半導体装置の動作特性の可否などを判別する。
最後に、上記半導体検査装置を用いた検査工程、又は検査方法を含む半導体装置の製造方法の代表例について、図２５を参照して説明する。
（１）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、本発明に係る半導体検査装置によりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（ウエハ検査）と、ウエハを切断し、半導体素子ごとに分離する工程（ダイシング）と、半導体素子を樹脂等で封止する工程（組立・封止）を有する。その後、バーンイン、選別検査、外観検査を経て、チップパッケージ品として出荷される。
（２）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体素子を形成する工程（半導体素子回路形成）と、本発明に係る半導体検査装置によりウエハレベルで複数の半導体素子の電気的特性を一括して検査する工程（ウエハ検査）と、ウエハを切断し、半導体素子ごとに分離する工程（ダイシング）と、半導体素子を樹脂等で封止する工程（組立・封止）を有する。その後、チップ検査用ソケット装着、バーンイン、選別検査、ソケットから取り外し、外観検査を経て、ベアチップ出荷品として出荷される。
（３）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、本発明に係る半導体検査装置によりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（ウエハ検査）を有する。その後、バーンイン、選別検査、外観検査を経て、フルウエハ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
（４）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、本発明に係る半導体検査装置によりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（ウエハ検査）を有する。その後、バーンイン、外観検査を経て、ウエハを切断し、半導体素子ごとに分離する工程（ダイシング）と、外観検査を経て、ベアチップ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
（５）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハを分割する工程（ウエハ分割）と、本発明に係る半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）を有する。その後、バーンイン、選別検査、外観検査を経て、分割ウエハ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
（６）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハを分割する工程（ウエハ分割）と、本発明に係る半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）を有する。その後、バーンイン、選別検査、分割したウエハを切断し、半導体素子ごとに分離する工程（ダイシング）と、外観検査を経て、ベアチップ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
（７）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハに樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハに形成された複数の半導体素子の電気的特性を本発明に係る半導体検査装置により一括して検査する工程（ウエハ検査）を有する。その後、バーンイン、選別検査を経て、ウエハを切断し、半導体素子ごとに分離する工程（ダイシング）と、外観検査を経て、ＣＳＰ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
（８）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハに樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハに形成された複数の半導体素子の電気的特性を本発明に係る半導体検査装置により一括して検査する工程（ウエハ検査）を有する。その後、バーンイン、選別検査、外観検査を経て、フルウエハＣＳＰ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
（９）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハに樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハを分割する工程（ウエハ分割）と、本発明に係る半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）を有する。その後、バーンイン、選別検査、外観検査を経て、分割ウエハＣＳＰ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
（１０）本発明に係る半導体装置の製造方法は、ウエハに回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハに樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハを分割する工程（ウエハ分割）と、本発明に係る半導体検査装置により分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）を有する。その後、バーンイン、選別検査、ウエハを切断し、半導体素子ごとに分離する工程（ダイシング）と、外観検査を経て、ＣＳＰ出荷品として出荷される。このバーンイン、選別検査においても、本発明に係る半導体検査装置により検査が行われる。
上記した半導体装置の製造方法における、半導体素子の電気的特性を検査する工程では、本発明に係るプローブカセットを用いることにより、位置精度よく良好な接触特性を得ることができる。
すなわち、結晶性を有する基板の異方性エッチングによる穴を型材としてめっきすることで形成される角錐形状又は角錐台形状の接触端子７を用いて検査することにより、低接触圧で安定した接触特性を実現でき、下部にある半導体素子を傷めずに検査することが可能である。また、複数の接触端子７がウエハ１と同じ線膨張率を持った金属膜３０で取り囲まれる構造をとるため、検査動作時でも接触端子は余分な応力を受けず、ウエハ１の電極３との相対位置が精確な接触が実現できる。
さらに、半導体素子の電極への圧痕は、小さく、しかも点（角錐形状又は角錐台形状に凹状の点）になるため、この電極表面にはほとんど圧痕のない平らな領域が残ることになり、図２５に示した検査工程のように接触による検査が複数回あっても対応できる。
特に、前記図４に示した２枚のプローブシート３１，３４を使用する構成にした場合は、初期特性検査、バーンイン、選別検査等の複数回の検査工程がある場合でも、再配線のためのプローブシート３１を各検査に共通のシートとして、各種検査にそれぞれ専用の検査用部品を搭載したプローブシート３４を真空密着させた構成にすることにより、半導体素子の一連の検査工程によるウエハ１の電極３へのプロービング痕が、全検査工程終了後でも１箇所のみで、パッドへのダメージが少なく、その後の半導体素子の接続工程（ワイヤーボンディング、はんだバンプ形成、金バンプ形成、金錫接合等）の信頼性を向上できる。
また、再配線を設けたプローブシート３１を用いて、真空引きにより被検査対象であるウエハ１に接触状態で固定することにより、検査用にモールドされたウエハ（ウエハキャリア）として扱うことができ、検査工程での取り扱いが楽になる。
また、柔軟な薄膜のプローブシートに形成した四角錐あるいは四角錐台状接触端子を、減圧してウエハの電極に接触させることにより、簡便な押圧機構で大気圧を利用して各接触端子を均等圧で接触させることができ、大面積でも対応可能な安定した接触抵抗値を実現できる。
また、薄膜の配線回路技術を用いることにより、接触端子形成面の反対プローブシート面の各々の接触端子の間近に、容易に必要な部品（例えば、抵抗器、コンデンサ、ヒューズ、コネクタ）を配置・搭載することができ、安定した検査や回路を実現できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
（ａ）は本発明に係る半導体素子（チップ）が配列された被接触対象であるウエハを示す斜視図であり、（ｂ）は半導体素子（チップ）を示す斜視図である。 本発明に係る第１の実施の形態のプローブカセットの要部を示す断面図である。 本発明に係る第１の実施の形態のプローブカセットにおいて、図２の主要部品を分解して図示した斜視図である。 本発明に係る第２の実施の形態のプローブカセットの要部を示す断面図である。 （ａ）〜（ｃ）は本発明に係るプローブカセットのプローブシートにおける接触端子部分を形成する製造プロセスを工程順に示す断面図である。 （ａ）〜（ｃ）は本発明に係るプローブカセットにおける配線を形成したプローブシートの製造プロセスを工程順に示す断面図である。 （ｄ）〜（ｆ）は本発明に係るプローブカセットにおける配線を形成したプローブシートの製造プロセスを工程順（図６に続く）に示す断面図である。 （ｇ）〜（ｉ）は本発明に係るプローブカセットにおける配線を形成したプローブシートの製造プロセスを工程順（図７に続く）に示す断面図である。 本発明に係るプローブカセットにおけるプローブシートを形成する製造プロセスを工程順に示す断面図である。 本発明に係るプローブカセットにおけるプローブシートを形成する製造プロセスを工程順（図９に続く）に示す断面図である。 本発明に係るプローブカセットにおけるプローブシートを形成する製造プロセスを工程順（図１０に続く）に示す断面図である。 本発明に係るプローブカセットにおける再配線用のプローブシートを形成する第二の製造プロセスを示す断面図である。 （ａ），（ｂ）は本発明に係るプローブカセットにおける部品を搭載した配線シートを形成する第２の製造プロセスを工程順に示す断面図である。 （ａ）は検査対象のウエハの半導体素子形成領域を４枚の小形のウエハでカバーする例を示す平面図であり、（ｂ）は検査対象のウエハの半導体素子形成領域の４分の１の領域を小形のウエハに形成した例を示す平面図であり、（ｃ）および（ｄ）はそれぞれ（ｂ）のウエハを切断した代表例を示す平面図である。 本発明に係るプローブカセットにおける複数のウエハからプローブシートを形成する製造プロセスを工程順に示す断面図である。 本発明に係るプローブカセットにおける複数のウエハからプローブシートを形成する製造プロセスを工程順（図１５に続く）に示す断面図である。 本発明に係るプローブカセットにおける複数のウエハからプローブシートを形成する製造プロセスにおいて、図１６のシリコンエッチング用保護治具の下面から見た斜視図である。 （ａ）は検査対象のウエハの半導体素子形成領域の一例を示す平面図であり、（ｂ）は検査対象のウエハを４分割したウエハおよび半導体素子形成領域を示す平面図である。 （ａ）は検査対象のウエハの半導体素子形成領域の一例を示す平面図であり、（ｂ）は検査対象のウエハを複数回に分けて検査する場合の半導体素子が飛び飛びの配置である一例を示す平面図であり、（ｃ）は検査対象のウエハを複数回に分けて検査する場合の半導体素子が飛び飛びの配置である（ｂ）と対である一例を示す平面図である。 本発明に係る第３の実施の形態のプローブカセットの要部を示す断面図である。 本発明に係るプローブカセットのプローブシートにおけるグランド層を形成したプローブシートを示す断面図である。 本発明に係るプローブカセットのプローブシートにおけるグランド層を形成した他のプローブシートを示す断面図である。 本発明に係るプローブカセットのプローブシートにおけるグランド層を形成した他のプローブシートを示す断面図である。 本発明に係る一実施の形態の検査システムの全体概略構成を示す図である。 本発明に係る一実施の形態において、半導体装置の検査工程を含む製造工程の代表例を示す図である。
符号の説明
１…ウエハ、２…半導体装置（チップ）、３…電極、７…接触端子、７ｂ…接続電極部、８…接触端子部、８ａ…ニッケル、８ｂ…ロジウム、８ｃ…ニッケル、８ｄ…金、２０…プローブシート、２０ａ…引き出し配線、２０ｂ…接触バンプ、２１…搭載部品、２２…コネクタ、２２ａ…ケーブル、２３…上部支持部材、２４…下部支持部材、２４ａ…真空引き口、２５…緩衝材、２５ａ…孔、２６…Ｏリング、２６ｂ…Ｏリング、２７…周辺電極、２７ｂ…周辺電極、２８…孔、３０…金属膜、３０ａ…ランド、３０ｂ…金属膜、３１…プローブシート（再配線シート）、３１ａ…引き出し配線、３２…中間支持部材、３３…下部支持部材、３３ａ…真空引き口、３３ｂ…真空引き口、３３ｃ…真空引き口、３４…プローブシート（部品搭載シート）、３４ａ…接触電極、３５…最上部支持部材、８０…シリコンウエハ、８０ａ…エッチング穴、８１ａ…二酸化シリコン膜、８１ｂ…二酸化シリコン膜、８２ａ…二酸化シリコン膜、８２ｂ…二酸化シリコン膜、８３…導電性被覆、８４…ドライフィルム、８５ａ…銅膜、８５ｂ…銅膜、８５ｃ…電極、８６…ポリイミド膜、８７…ビア、８８…ドライフィルム、８９…接着層、９０…ビア、９１…ドライフィルム、９２…金めっき、９３…配線、９４…接着層、９４ａ…ビア形成用穴、９５…導電シート、９６…導電材料、９６ａ…ニッケル、９６ｂ…はんだ、１０１…部品搭載面支持部材、１０２…シリコンエッチング用保護治具、１０２ａ…固定治具、１０２ｂ…ふた、１０２ｃ…Ｏリング、１０２ｄ…Ｏリング、１０２ｅ…ふた、１０３…中間固定板、１０４…ホトレジスト、１０５…金めっき、１１０…φ２００ｍｍのウエハ、１１０ａ…半導体素子形成領域、１１１…φ１５０ｍｍのウエハ、１１１ａ…接触端子形成領域、１１１ｂ…切断ウエハ、１１１ｃ…切断ウエハ、１１２ａ…真空加圧加熱接着用基板、１１２ｂ…真空加圧加熱接着用基板、１１３…境界を覆う材料、１１４…切断ウエハ、１１５ａ…グランド層、１１５ｂ…グランド層、１１５ｃ…グランド層、１１６…ポリイミド膜、１１７ａ…半導体素子、１１７ｂ…半導体素子、１４０…温度制御系、１４１…ヒータ、１５０…真空度制御系、１５１…操作部、１６０…試料支持系、１６２…試料台、１７０…テスタ、１７１…ケーブル。

Claims (18)

  1. 被検査対象に設けられた電極と接触する複数の接触端子と、前記複数の接触端子の各々から引き出された配線と、前記配線と電気的に接続された複数の周辺電極と、前記複数の周辺電極のうち、第１の周辺電極に接続されたテスタ用の接続端子とを有するプローブシートと、
    前記プローブシートとの間で前記被検査対象を挟み込む支持部材とを有し、
    前記プローブシートは、前記複数の周辺電極のうち、第２の周辺電極が検査回路用部品の端子として形成され、前記複数の接触端子が角錐形状又は角錐台形状に形成されていることを特徴とするプローブカセット。
  2. 請求項１記載のプローブカセットにおいて、
    前記プローブシートは、前記複数の接触端子を囲むように形成された金属膜を有することを特徴とするプローブカセット。
  3. 請求項２記載のプローブカセットにおいて、
    前記プローブシートと前記支持部材との間を減圧する手段を有することを特徴とするプローブカセット。
  4. 請求項３記載のプローブカセットにおいて、
    前記プローブシートは、検査の種類に対応して取り替え可能であることを特徴とするプローブカセット。
  5. 被検査対象に設けられた電極と接触する複数の接触端子と、前記複数の接触端子の各々から引き出された配線と、前記配線と電気的に接続された複数の第１の接触電極とを有する第１のプローブシートと、
    前記第１のプローブシートの前記複数の第１の接触電極と接触する複数の第２の接触電極と、前記複数の第２の接触電極の各々と電気的に接続された複数の周辺電極と、前記複数の周辺電極のうち、第１の周辺電極に接続されたテスタ用の接続端子とを有する第２のプローブシートと、
    前記第２のプローブシートとの間で、前記第１のプローブシートを介在して前記被検査対象を挟み込む支持部材とを有し、
    前記第２のプローブシートは、前記複数の周辺電極のうち、第２の周辺電極が検査回路用部品の端子として形成され、
    前記第１のプローブシートは、前記複数の接触端子が角錐形状又は角錐台形状に形成されていることを特徴とするプローブカセット。
  6. 請求項５記載のプローブカセットにおいて、
    前記第１のプローブシートは、前記複数の接触端子を囲むように形成された金属膜を有することを特徴とするプローブカセット。
  7. 請求項６記載のプローブカセットにおいて、
    前記第１のプローブシートと前記支持部材との間を減圧する手段を有することを特徴とするプローブカセット。
  8. 請求項６または７記載のプローブカセットにおいて、
    前記第２のプローブシートと前記支持部材との間を減圧する手段を有することを特徴とするプローブカセット。
  9. 請求項８記載のプローブカセットにおいて、
    前記第２のプローブシートは、検査の種類に対応して取り替え可能であり、
    前記第１のプローブシートは、検査の種類に係わらずに共通に用いられることを特徴とするプローブカセット。
  10. 請求項４記載のプローブカセットを用いた半導体検査装置であって、
    前記プローブカセットと、前記プローブカセットの前記テスタ用の接続端子に接続され、前記プローブカセットに装着された半導体装置の電気的特性の検査を行うテスタと、前記プローブカセットの前記プローブシートと前記支持部材との間を減圧し、前記半導体装置の電極と前記プローブシートの接触端子との間に加わる荷重を制御する真空度制御系とを有することを特徴とする半導体検査装置。
  11. 請求項９記載のプローブカセットを用いた半導体検査装置であって、
    前記プローブカセットと、前記プローブカセットの前記テスタ用の接続端子に接続され、前記プローブカセットに装着された半導体装置の電気的特性の検査を行うテスタと、前記プローブカセットの前記第２のプローブシートと前記支持部材との間を減圧し、前記半導体装置の電極と前記第１のプローブシートの接触端子との間に加わる荷重を制御する真空度制御系とを有することを特徴とする半導体検査装置。
  12. 請求項９記載のプローブカセットを用いた半導体検査装置であって、
    前記プローブカセットと、前記プローブカセットの前記テスタ用の接続端子に接続され、前記プローブカセットに装着された半導体装置の電気的特性の検査を行うテスタと、前記プローブカセットの前記第１のプローブシートと前記支持部材との間、および前記第２のプローブシートと前記支持部材との間を減圧し、前記半導体装置の電極と前記第１のプローブシートの接触端子との間に加わる荷重を制御する真空度制御系とを有することを特徴とする半導体検査装置。
  13. ウエハに回路を作り込み、複数の半導体装置を形成する工程と、前記ウエハの状態で前記複数の半導体装置の電気的特性を一括して検査する工程と、前記ウエハを切断し、個々の半導体装置ごとに分離する工程と、前記半導体装置を樹脂で封止する工程とを有し、
    前記検査する工程は、請求項１０、１１または１２記載の半導体検査装置を用いることを特徴とする半導体装置の製造方法。
  14. ウエハに回路を作り込み、複数の半導体装置を形成する工程と、前記ウエハの状態で前記複数の半導体装置の電気的特性を一括して検査する工程と、前記ウエハを切断し、個々の半導体装置ごとに分離する工程とを有し、
    前記検査する工程は、請求項１０、１１または１２記載の半導体検査装置を用いることを特徴とする半導体装置の製造方法。
  15. ウエハに回路を作り込み、複数の半導体装置を形成する工程と、前記ウエハの状態で前記複数の半導体装置の電気的特性を一括して検査する工程とを有し、
    前記検査する工程は、請求項１０、１１または１２記載の半導体検査装置を用いることを特徴とする半導体装置の製造方法。
  16. ウエハに回路を作り込み、複数の半導体装置を形成する工程と、前記ウエハを樹脂で封止する工程と、前記封止されたウエハに形成された複数の半導体装置の電気的特性を一括して検査する工程とを有し、
    前記検査する工程は、請求項１０、１１または１２記載の半導体検査装置を用いることを特徴とする半導体装置の製造方法。
  17. ウエハに回路を作り込み、複数の半導体装置を形成する工程と、前記ウエハを複数に分割する工程と、前記分割されたウエハに形成された複数の半導体装置の電気的特性を一括して検査する工程とを有し、
    前記検査する工程は、請求項１０、１１または１２記載の半導体検査装置を用いることを特徴とする半導体装置の製造方法。
  18. ウエハに回路を作り込み、複数の半導体装置を形成する工程と、前記ウエハの状態で前記複数の半導体装置の電気的特性を飛び飛びに検査し、これを繰り返すことにより前記ウエハに作り込んだ全半導体装置を検査する工程とを有し、
    前記検査する工程は、請求項１０、１１または１２記載の半導体検査装置を用いることを特徴とする半導体装置の製造方法。
JP2004208213A 2004-07-15 2004-07-15 プローブカセット、半導体検査装置および半導体装置の製造方法 Pending JP2006032593A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004208213A JP2006032593A (ja) 2004-07-15 2004-07-15 プローブカセット、半導体検査装置および半導体装置の製造方法
TW094123025A TW200610085A (en) 2004-07-15 2005-07-07 Probe cassette, semiconductor tester and method for manufacturing semiconductor device
US11/572,033 US7656174B2 (en) 2004-07-15 2005-07-14 Probe cassette, semiconductor inspection apparatus and manufacturing method of semiconductor device
PCT/JP2005/013025 WO2006009061A1 (ja) 2004-07-15 2005-07-14 プローブカセット、半導体検査装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004208213A JP2006032593A (ja) 2004-07-15 2004-07-15 プローブカセット、半導体検査装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006032593A true JP2006032593A (ja) 2006-02-02

Family

ID=35785174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004208213A Pending JP2006032593A (ja) 2004-07-15 2004-07-15 プローブカセット、半導体検査装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7656174B2 (ja)
JP (1) JP2006032593A (ja)
TW (1) TW200610085A (ja)
WO (1) WO2006009061A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099630A (ja) * 2007-10-12 2009-05-07 Japan Electronic Materials Corp 半導体検査装置
JP2009295686A (ja) * 2008-06-03 2009-12-17 Micronics Japan Co Ltd プロービング装置
US7688086B2 (en) 2005-11-11 2010-03-30 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device and probe card
CN103308735A (zh) * 2012-03-14 2013-09-18 东京毅力科创株式会社 晶片检查用接口和晶片检查装置
JP2014107509A (ja) * 2012-11-29 2014-06-09 Advantest Corp プローブ装置、試験装置、及び、プローブ方法
JP2015524616A (ja) * 2012-07-26 2015-08-24 エテル・ソシエテ・アノニム ウェハを試験するための設備
TWI579566B (zh) * 2015-08-10 2017-04-21 創意電子股份有限公司 電路探測系統及其電路探測裝置
KR101735520B1 (ko) 2016-03-17 2017-05-24 주식회사 오킨스전자 탑 메탈 플레이트 범프를 포함하는 테스트 소켓 및 그 제조 방법
KR102149643B1 (ko) * 2020-07-08 2020-08-28 조항일 반도체 검사용 소켓의 컨택핀 조립장치
CN111921568A (zh) * 2020-07-14 2020-11-13 吉林大学 接触/氛围混合变温腔室及控温方法
JP2023057459A (ja) * 2021-10-11 2023-04-21 三井化学東セロ株式会社 電子部品の製造装置及び電子部品の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076216B2 (en) 2008-11-11 2011-12-13 Advanced Inquiry Systems, Inc. Methods and apparatus for thinning, testing and singulating a semiconductor wafer
WO2006116767A1 (en) 2005-04-27 2006-11-02 Aehr Test Systems Apparatus for testing electronic devices
CN101952733B (zh) 2007-04-05 2014-02-12 雅赫测试系统公司 测试微电子电路的方法、测试器设备及便携式组装装置
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
US9176186B2 (en) 2009-08-25 2015-11-03 Translarity, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed
US8362797B2 (en) * 2009-08-25 2013-01-29 Advanced Inquiry Systems, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween
JP2011089891A (ja) * 2009-10-22 2011-05-06 Micronics Japan Co Ltd 電気的接続装置及びこれを用いる試験装置
US8872532B2 (en) * 2009-12-31 2014-10-28 Formfactor, Inc. Wafer test cassette system
JP2013540354A (ja) 2010-09-28 2013-10-31 アドバンスド インクワイアリー システムズ インコーポレイテッド ウエハテストシステムならびに関連する使用方法および製造方法
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
JP2013130459A (ja) 2011-12-21 2013-07-04 Micronics Japan Co Ltd 板状部材の位置決め方法及び電気的接続装置の製造方法
US8791712B2 (en) 2012-02-02 2014-07-29 International Business Machines Corporation 3-dimensional integrated circuit testing using MEMS switches with tungsten cone contacts
TWI782508B (zh) 2016-01-08 2022-11-01 美商艾爾測試系統 電子測試器中裝置之熱控制的方法與系統
TWI612310B (zh) * 2016-12-28 2018-01-21 致茂電子股份有限公司 吸附式測試裝置
WO2018160557A1 (en) 2017-03-03 2018-09-07 Aehr Test Systems Electronics tester
KR102294884B1 (ko) * 2019-06-27 2021-08-27 세메스 주식회사 반도체 소자의 검사 장치 및 반도체 소자의 검사 방법
US11835575B2 (en) 2020-10-07 2023-12-05 Aehr Test Systems Electronics tester
CN112490162B (zh) * 2020-12-14 2024-08-02 绍兴同芯成集成电路有限公司 一种超薄晶圆治具
CN114823628B (zh) * 2022-03-31 2025-03-25 北京燕东微电子科技有限公司 一种电性测试结构以及包含其的晶圆
CN119881556B (zh) * 2025-01-21 2025-08-15 济南易得电子有限公司 一种半导体绝缘层的绝缘性能检测装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249447A (ja) * 1986-04-23 1987-10-30 Hitachi Micro Comput Eng Ltd ウエハプロ−バ
JPH07283280A (ja) * 1994-02-21 1995-10-27 Hitachi Ltd 接続装置およびその製造方法
JP2000150594A (ja) * 1998-11-05 2000-05-30 Hitachi Ltd 接続装置および押さえ部材付配線フィルムの製造方法並びに検査システムおよび半導体素子の製造方法
JP2002082130A (ja) * 2000-09-06 2002-03-22 Hitachi Ltd 半導体素子検査装置及びその製造方法
JP2002163900A (ja) * 2000-11-22 2002-06-07 Hitachi Ltd 半導体ウエハ、半導体チップ、半導体装置および半導体装置の製造方法
JP2002303652A (ja) * 2001-02-05 2002-10-18 Matsushita Electric Ind Co Ltd 半導体集積回路の検査装置および検査方法
JP2003045924A (ja) * 2001-08-02 2003-02-14 Hitachi Ltd 半導体素子検査装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP3467394B2 (ja) 1997-10-31 2003-11-17 松下電器産業株式会社 バーンイン用ウェハカセット及びプローブカードの製造方法
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
JP2001091543A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置
US6828810B2 (en) * 2000-10-03 2004-12-07 Renesas Technology Corp. Semiconductor device testing apparatus and method for manufacturing the same
US20030061606A1 (en) * 2001-09-21 2003-03-27 Stephan Hartwig Method and apparatus for inhibiting functions of an electronic device according to predefined inhibit rules
JP4145293B2 (ja) * 2004-12-28 2008-09-03 株式会社ルネサステクノロジ 半導体検査装置および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249447A (ja) * 1986-04-23 1987-10-30 Hitachi Micro Comput Eng Ltd ウエハプロ−バ
JPH07283280A (ja) * 1994-02-21 1995-10-27 Hitachi Ltd 接続装置およびその製造方法
JP2000150594A (ja) * 1998-11-05 2000-05-30 Hitachi Ltd 接続装置および押さえ部材付配線フィルムの製造方法並びに検査システムおよび半導体素子の製造方法
JP2002082130A (ja) * 2000-09-06 2002-03-22 Hitachi Ltd 半導体素子検査装置及びその製造方法
JP2002163900A (ja) * 2000-11-22 2002-06-07 Hitachi Ltd 半導体ウエハ、半導体チップ、半導体装置および半導体装置の製造方法
JP2002303652A (ja) * 2001-02-05 2002-10-18 Matsushita Electric Ind Co Ltd 半導体集積回路の検査装置および検査方法
JP2003045924A (ja) * 2001-08-02 2003-02-14 Hitachi Ltd 半導体素子検査装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7688086B2 (en) 2005-11-11 2010-03-30 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device and probe card
JP2009099630A (ja) * 2007-10-12 2009-05-07 Japan Electronic Materials Corp 半導体検査装置
JP2009295686A (ja) * 2008-06-03 2009-12-17 Micronics Japan Co Ltd プロービング装置
CN103308735B (zh) * 2012-03-14 2016-06-29 东京毅力科创株式会社 晶片检查用接口和晶片检查装置
CN103308735A (zh) * 2012-03-14 2013-09-18 东京毅力科创株式会社 晶片检查用接口和晶片检查装置
JP2015524616A (ja) * 2012-07-26 2015-08-24 エテル・ソシエテ・アノニム ウェハを試験するための設備
JP2014107509A (ja) * 2012-11-29 2014-06-09 Advantest Corp プローブ装置、試験装置、及び、プローブ方法
TWI579566B (zh) * 2015-08-10 2017-04-21 創意電子股份有限公司 電路探測系統及其電路探測裝置
KR101735520B1 (ko) 2016-03-17 2017-05-24 주식회사 오킨스전자 탑 메탈 플레이트 범프를 포함하는 테스트 소켓 및 그 제조 방법
KR102149643B1 (ko) * 2020-07-08 2020-08-28 조항일 반도체 검사용 소켓의 컨택핀 조립장치
CN111921568A (zh) * 2020-07-14 2020-11-13 吉林大学 接触/氛围混合变温腔室及控温方法
CN111921568B (zh) * 2020-07-14 2023-10-20 吉林大学 接触/氛围混合变温腔室及控温方法
JP2023057459A (ja) * 2021-10-11 2023-04-21 三井化学東セロ株式会社 電子部品の製造装置及び電子部品の製造方法
JP7759759B2 (ja) 2021-10-11 2025-10-24 三井化学Ictマテリア株式会社 電子部品の製造装置及び電子部品の製造方法

Also Published As

Publication number Publication date
TW200610085A (en) 2006-03-16
US7656174B2 (en) 2010-02-02
US20070279074A1 (en) 2007-12-06
TWI292602B (ja) 2008-01-11
WO2006009061A1 (ja) 2006-01-26

Similar Documents

Publication Publication Date Title
JP2006032593A (ja) プローブカセット、半導体検査装置および半導体装置の製造方法
JP4145293B2 (ja) 半導体検査装置および半導体装置の製造方法
JP4465995B2 (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
TWI236723B (en) Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device
US8314624B2 (en) Probe card, semiconductor inspecting apparatus, and manufacturing method of semiconductor device
KR100938038B1 (ko) 전송 회로, 접속용 시트, 프로브 시트, 프로브 카드,반도체 검사 장치, 및 반도체 장치의 제조 방법
CN1798977B (zh) 封装测试工艺、探测工艺及封装测试系统
US7423439B2 (en) Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device
JP2002110751A (ja) 半導体集積回路装置の検査装置および製造方法
KR100980369B1 (ko) 프로브 카드의 프로브 니들 구조체와 그 제조 방법
JP2010276541A (ja) 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置
JP2004144742A (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
JPH07113840A (ja) 半導体ダイの試験に使用される交換可能な基板を備えたキャリア
JP2004015030A (ja) 半導体装置の製造方法
JP2009098153A (ja) 薄膜プローブの製造方法
KR100977207B1 (ko) 프로브 및 프로브 카드의 제조 방법
JP2005038983A (ja) プローブ用配線基板及び半導体素子の製造方法
JP3707857B2 (ja) マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法
WO2022208708A1 (ja) プローブカード
JP2005164480A (ja) プローブカード及びその製造方法
JPH0786467A (ja) バーンインソケット
JP2011022154A (ja) プローブカード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100525

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528