CN1790743A - 晶体管及其制造方法 - Google Patents

Abstract

本发明的晶体管包括具有{100}晶面的第一表面、高度低于第一表面的{100}晶面的第二表面和将第一表面连接到第二表面的{111}晶面的第三表面的半导体衬底。在第二表面下面形成第一重掺杂杂质区。在第一表面上形成栅极结构。在第二表面和第三表面上形成外延层。在栅极结构的两侧形成第二重掺杂杂质区。第二重掺杂杂质区具有{111}晶面的侧面，从而防止在杂质区之间产生短沟道效应。

Description

晶体管及其制造方法

技术领域

本发明涉及一种晶体管及其制造方法。更具体地，本发明涉及一种包括改进的杂质区域的高度集成的晶体管和制造该晶体管的方法。

背景技术

通常，半导体器件的晶体管包括在半导体衬底上形成的栅极结构以及在靠近栅极结构两侧的衬底部分提供的源极/漏极区。栅极结构包括在衬底上形成的栅极绝缘层图形、在栅极绝缘层上形成的导电图形、在导电层图形上形成的硬掩模层图形以及在导电层图形的侧壁上形成的隔离物。

导电层图形在衬底中有选择地形成电连接源极区到漏极区的沟道区。源极区为沟道区提供载流子，而漏极区放出源极区提供的载流子。

在常规晶体管中，源极/漏极区与衬底之间的界面可能由于快速电子所引起的热载流子效应而损坏。为了防止热载流子效应，提供形成具有轻掺杂漏极(LDD)结构的源极/漏极区的方法。然而，在形成LDD结构的过程中，当热处理杂质形成源极/漏极区时，杂质可能扩散到衬底中，由此减小了沟道区的宽度。随着半导体器件的高度集成，沟道区的宽度又缩小了。这称为短沟道效应。当沟道区的宽度减小时，靠近源极区的耗尽层可能电连接到靠近漏极区的耗尽层，从而在晶体管中可能出现穿通现象。穿通是这样的现象，其中虽然阈电压没有加到导电层图形上，但是载流子穿过沟道区在源极区与漏极区之间移动的现象。当在晶体管中出现穿通现象时，晶体管可能完全失效。

为了防止在LDD结构中的短沟道效应，在美国专利第6,599,803号和美国专利第6,605,498号中公开了形成具有单个漏极单元结构的半导体器件的方法。根据在上述美国专利中公开的方法，在栅极电极两侧形成凹槽。在凹槽中生长包括硅-锗的外延层，以形成单个漏极单元结构。另外，在韩国专利延迟公开第2003-82820号中公开了形成半导体器件的方法。根据在上述韩国专利延迟公开中公开的方法，在栅极电极两侧形成沟槽。在栅极电极侧壁下面的沟槽中形成包括绝缘材料的隔离物。

上述形成具有单个漏极单元结构的晶体管的常规方法可能具有一些优点，例如，较低的电阻、陡峭的(steep)PN结、减小的热预算等。由此，对于具有大约100nm以下的栅极宽度的晶体管可以采用该形成晶体管的常规方法。

然而，通过该常规方法形成的晶体管仍然具有可以改进的特性，例如，更低的电阻、更陡峭的PN结等。因此，对于具有大约10nm以下的栅极宽度的高度集成的晶体管可能并不容易采用该常规方法。

发明内容

本发明提供包括改进结构并具有优异电特性的高度集成的晶体管。

本发明还提供形成该晶体管的方法。

根据本发明的一个方面，提供包括半导体衬底的晶体管，半导体衬底具有{100}晶面的第一表面、具有低于第一表面高度的{100}晶面的第二表面和将第一表面连接到第二表面的{111}晶面的第三表面。在第一表面上形成栅极结构。在第二表面和第三表面上形成外延层。靠近栅极结构的两侧形成杂质区。

根据本发明的一个实施例，杂质区具有基本上对应于半导体衬底的第三表面的侧面。或者，每个杂质区可以具有布置在栅极结构的中心部分与半导体衬底的第三表面之间的侧面。

根据本发明的另一个实施例，在与半导体衬底的第三表面接触的半导体衬底的一部分形成晕轮注入区。晕轮注入区防止掺杂到杂质区中的杂质扩散到半导体衬底中。

根据本发明的另一个方面，提供包括半导体衬底的晶体管，半导体衬底具有{100}晶面的第一表面、位于第一表面两侧的两个{100}晶面的第二表面和分别将第一表面连接到第二表面的两个{111}晶面的第三表面。第二表面的高度低于第一表面。在第一表面上形成栅极结构。在第二表面和第三表面上分别形成两个外延层。在外延层中分别形成两个杂质区。

在一个实施例中，在栅极图形的侧壁上分别形成间隔部件。在一个实施例中，第三表面在间隔部件下面。外延层包括硅-锗。

在一个实施例中，杂质区包括侧面，并且杂质区包括在半导体衬底的第三表面与栅极结构的中心部分之间的侧面。可以用碳、硼或磷掺杂该杂质区。

晶体管还可以包括分别在与半导体衬底的第三表面接触的半导体衬底部分形成的晕轮注入区，晕轮注入区防止在杂质区中的杂质扩散到半导体衬底中。晕轮注入区包括基本上不同于杂质区的导电类型。

在一个实施例中，外延层包括沿[111]方向从{111}晶面的第三表面生长的第一晶体结构，以及沿[100]方向从{100}晶面的第二表面生长的第二晶体结构。

外延层可以包括高于半导体衬底的第一表面的表面。

根据本发明的再一个方面，提供一种制造晶体管的方法。在制造晶体管的方法中，提供包括{100}晶面的第一表面、具有低于第一表面高度的{100}晶面的第二表面和将第一表面连接到第二表面的{111}晶面的第三表面的半导体衬底。在第一表面上形成栅极结构。在第二表面和第三表面上生长外延层。杂质注入到外延层中，以形成杂质区。

在一个实施例中，形成栅极结构包括：在第一表面上形成栅极绝缘层图形；以及在栅极绝缘层图形上形成导电图形。

该方法还包括在导电层图形上形成硬掩模层图形。

该方法还包括在导电层图形的侧壁上形成间隔部件。第三表面定位在间隔部件下面。形成间隔部件包括：在导电层图形的侧壁上形成第一隔离物，以及在第一隔离物上形成第二隔离物。第一和第二隔离物可以包括基本上相同的材料。第一和第二隔离物包括氮化物。

在一个实施例中，通过部分蚀刻半导体衬底形成第二表面和第三表面。可以使用包括HCl以及GeH₄、SiH₄和SiH₂Cl₂中的至少一个的蚀刻气体部分蚀刻半导体衬底。可以在大约500到大约700℃的温度下部分蚀刻半导体衬底。在一个实施例中，该方法还包括在部分蚀刻半导体衬底之前将晕轮掺杂剂注入到半导体衬底中，以形成初步的晕轮注入区，并且当部分蚀刻半导体衬底时部分除去初步的晕轮注入区，以形成与半导体衬底的第三表面接触的晕轮注入区，晕轮注入区防止杂质扩散到半导体衬底中。在一个实施例中，晕轮掺杂剂包括基本上不同于杂质区的导电类型。

在一个实施例中，外延层包括硅-锗。

在一个实施例中，外延层包括沿[111]方向从{111}晶面的第三表面生长的第一晶体结构，以及沿[100]方向从{100}晶面的第二表面生长的第二晶体结构。

在一个实施例中，外延层包括高于半导体衬底的第一表面的表面。

在一个实施例中，注入杂质与生长外延层同时进行。

在一个实施例中，杂质包括碳、硼或磷。

根据本发明的一个实施例，在蚀刻半导体衬底形成第二表面和第三表面以前，将晕轮掺杂剂注入到半导体衬底中，形成初步的晕轮注入区。在刻蚀工艺期间部分除去初步的晕轮注入区，形成与侧面接触的晕轮注入区，由此防止杂质扩散到半导体衬底中。

根据本发明的另一个实施例，当外延层生长时杂质注入到半导体衬底中。

根据本发明的再一个方面，提供一种制造晶体管的方法。在制造晶体管的方法中，在半导体衬底的{100}晶面的表面上形成栅极图形。在栅极图形的侧壁上形成第一隔离物。在第一隔离物上形成第二隔离物。部分蚀刻靠近栅极图形两侧的半导体衬底部分，形成露出栅极图形以及第一和第二隔离物的一部分的凹槽。凹槽具有高度低于表面的{100}晶面的底面，和连接表面与底面的{111}晶面的侧面。生长外延层填满凹槽。然后杂质注入到外延层中，形成杂质区。

在一个实施例中，侧面定位在第一和第二隔离物的下面。

在一个实施例中，方法还包括在形成第二隔离物之前使用第一隔离物作为离子注入掩模，将晕轮掺杂剂注入到半导体衬底中，形成初步的晕轮注入区，并且当形成凹槽时部分除去初步的晕轮注入区，形成与侧面接触的晕轮注入区，晕轮注入区防止杂质扩散到半导体衬底中。

在一个实施例中，使用包括HCl以及GeH₄、SiH₄和SiH₂Cl₂中的至少一种的蚀刻气体进行半导体衬底部分的蚀刻。

在一个实施例中，在大约500到大约700℃的温度下进行半导体衬底部分蚀刻。

在一个实施例中，外延层包括高于半导体衬底的表面的表面。

在一个实施例中，外延层包括硅-锗。

在一个实施例中，注入杂质与生长外延层同时进行。

根据本发明的再一个方面，提供一种制造晶体管的方法。在制造晶体管的方法中，在半导体衬底的{100}晶面的表面上形成栅极图形。在栅极图形的侧壁上形成第一隔离物。部分蚀刻靠近栅极图形两侧的半导体衬底部分，形成露出栅极图形和第一隔离物的一部分的凹槽。凹槽具有低于表面高度的{100}晶面的底面，和连接表面与底面的{111}晶面的侧面。生长外延层填满凹槽。在第一隔离物和外延层上形成第二隔离物。然后杂质注入到外延层中，形成杂质区。

在一个实施例中，方法还包括在蚀刻半导体衬底部分之前使用第一隔离物作为离子注入掩模，将晕轮掺杂剂注入到半导体衬底中，形成初步的晕轮注入区，并且当形成凹槽时部分除去初步的晕轮注入区，形成与凹槽的侧面接触的晕轮注入区，晕轮注入区防止杂质扩散到半导体衬底中。在一个实施例中，外延层包括高于半导体衬底的表面的表面。

根据本发明的再一个方面，提供包括半导体衬底的晶体管，半导体衬底具有{100}晶面的第一表面、低于第一表面高度的{100}晶面的第二表面和将第一表面连接到第二表面的{111}晶面的第三表面。在第二表面下面形成第一重掺杂杂质区。在第一表面上形成栅极结构。在第二表面和第三表面上形成外延层。在栅极结构的两侧形成第二重掺杂杂质区。

根据本发明的再一个方面，提供包括半导体衬底的晶体管，半导体衬底具有{100}晶面的第一表面、低于第一表面高度的{100}晶面的第二表面和将第一表面连接到第二表面的{111}晶面的第三表面。在第一表面上形成栅极结构。栅极结构包括在第一表面上形成的栅极绝缘层、在栅极绝缘层上形成的导电层图形和在导电层图形上形成的外延栅极层。在第二表面和第三表面上形成外延层。在栅极结构两侧形成杂质区。

根据本发明的再一个方面，提供一种制造晶体管的方法。在制造晶体管的方法中，提供包括{100}晶面的第一表面、低于第一表面高度的{100}晶面的第二表面和将第一表面连接到第二表面的{111}晶面的第三表面的半导体衬底。在第一表面上形成栅极结构。使用栅极作为注入掩模将第一杂质注入到第二表面中，形成第一重掺杂杂质区。在第二表面和第三表面上生长外延层。将第二杂质注入到外延层中，形成第二重掺杂杂质区。

根据本发明的再一个方面，提供一种制造晶体管的方法。在制造晶体管的方法中，提供包括{100}晶面的第一表面、具有低于第一表面高度的{100}晶面的第二表面和将第一表面连接到第二表面的{111}晶面的第三表面的半导体衬底。在第一表面上形成栅极图形。栅极图形包括依次层叠的栅极绝缘层、导电层图形和外延栅极层。在第二表面和第三表面上生长外延层。将杂质注入到外延层中，形成重掺杂杂质区。

根据本发明的再一个方面，提供一种制造晶体管的方法。在制造晶体管的方法中，在半导体衬底的{100}晶面的表面上依次形成栅极绝缘层和导电层图形。在导电层图形的侧壁上形成第一隔离物。在第一隔离物上形成第二隔离物。部分蚀刻靠近导电层图形两侧的半导体衬底部分，形成露出导电层图形以及第一和第二隔离物的一部分的凹槽。凹槽具有低于表面高度的{100}晶面的底面，和连接表面与底面的{111}晶面的侧面。将第一杂质注入到凹槽的底面中，形成第一重掺杂杂质区。生长外延层填满凹槽。同时，从导电层图形的表面生长外延栅极层。然后，将第二杂质注入到外延层中，形成第二重掺杂杂质区。

根据本发明的再一个方面，提供一种制造晶体管的方法。在制造晶体管的方法中，在半导体衬底的{100}晶面的表面上依次形成栅极绝缘层和导电层图形。在导电层图形的侧壁上形成第一隔离物。部分蚀刻靠近导电层图形两侧的半导体衬底部分，形成露出导电层图形以及第一隔离物和第二隔离物的一部分的凹槽。凹槽具有低于表面高度的{100}晶面的底面，和连接表面与底面的{111}晶面的侧面。将第一杂质注入到凹槽的底面中，形成第一重重掺杂杂质区。生长外延层填满凹槽。同时，从导电层图形的表面生长外延栅极层。在第一隔离物和外延层上形成第二隔离物。然后，将第二杂质注入到外延层中，形成第二重重掺杂杂质区。

根据本发明，因为杂质区具有{111}晶面的侧面，所以可以陡峭地形成PN结。由此，可以防止在杂质区之间产生短沟道效应，从而得到具有改进的电特性的晶体管。

附图说明

通过附图所示的本发明优选方面的更详细的介绍，本发明的上述和其它目的、特征和优点将变得显而易见，在所有不同的视图中同样的参考标记指代相同的部分。附图不一定是按比例的，重点放在说明本发明的原理上。在附图中，为了清楚起见，夸大了层的厚度。

图1是说明根据本发明第一实施例的晶体管的剖面图；

图2到5是说明形成图1中的晶体管的方法的剖面图；

图6和7是说明形成根据本发明第二实施例的晶体管的方法的剖面图；

图8到12是说明形成根据本发明第三实施例的晶体管的方法的剖面图；

图13是说明根据本发明第四实施例的晶体管的剖面图；

图14到18是说明形成图13中的晶体管的方法的剖面图；

图19和20是说明形成根据本发明第五实施例的晶体管的方法的剖面图；

图21到26是说明形成根据本发明第六实施例的晶体管的方法的剖面图；

图27是说明根据本发明第七实施例的晶体管的剖面图；

图28是说明根据本发明第八实施例的晶体管的剖面图；

图29到34是说明形成图28中的晶体管的方法的剖面图；

图35和36是说明形成根据本发明第九实施例的晶体管的方法的剖面图；

图37到43是说明形成根据本发明第十实施例的晶体管的方法的剖面图；

图44是说明根据本发明第十一实施例的晶体管的剖面图；

图45到51是说明形成图44中的晶体管的方法的剖面图；

图52和53是说明形成根据本发明第十二实施例的晶体管的方法的剖面图；

图54到61是说明形成根据本发明第十三实施例的晶体管的方法的剖面图；

图62是说明根据本发明第十四实施例的晶体管的剖面图；

图63是说明根据本发明第十五实施例的晶体管的剖面图；

图64到69是说明形成图63中的晶体管的方法的剖面图；

图70是说明根据比较例1的晶体管的剖面图；

图71是说明根据比较例2的晶体管的剖面图；

图72是分别说明实施例15以及比较例1和2的结漏电流的图；

图73是分别说明实施例15以及比较例1和2的导通电流和断开电流的图；以及

图74是分别说明实施例15以及比较例1和2的阈值电压的图。

具体实施方式

在下文中，参考示出了本发明的实施例的附图更完全地介绍本发明。然而，本发明可以以许多不同形式来实施，并且不应该将本发明限于在此说明的实施例。相反地，提供这些实施例，从而使本公开彻底而完全，并且将向本领域的技术人员充分地传达本发明的范围。在附图中，为了清楚夸大了层和区的尺寸和相对尺寸。

应当理解，当元件或层被认为是在另一个元件或层“上”、“连接到”或“耦合到”另一个元件或层时，它可以直接位于其它元件或层上、连接到或耦合到其它元件或层，或者可以存在插入元件或层。相反，当元件被认为是“直接”在另一个元件或层“上”、“直接连接到”或“直接耦合到”另一个元件或层时，则不存在插入元件或层。相同的数字在全文指代相同的元件。如在此使用的，术语“和/或”包括一个或多个相关列出项目的任何或所有组合。

应当理解，虽然可以在此使用术语第一、第二等介绍各种成分、元件、区、层和/或部分，但是这些成分、元件、区、层和/或部分不应该受到这些术语的限制。这些术语仅用来将一个成分、元件、区、层或部分与另一个区、层或部分相区分。由此，以下讨论的第一成分、元件、区、层或部分可以称为第二成分、元件、区、层或部分而不脱离本发明的教导。

在此可以使用空间关系术语，例如，“在...之下”、“在...下面”、“较低的”、“在...之上”、“上面的”等等，便于介绍如图所示的一个元件或部件与另一个(些)元件或部件的关系。应当理解，空间关系术语试图包含除了图中所示排列方向之外在使用或操作中器件的不同排列方向。例如，如果翻转图中的器件，则所述“在其它元件或部件下面”或“之下”的元件将“在其它元件或部件之上”。由此，示例性的术语“在...下面”可以包含在上方或下面两个排列方向。因此，器件可以是另外排列的(旋转90度或在其它排列方向上)，并且因此对这里所使用的空间相对描述符进行解释。

在此使用的术语学仅是为了介绍特定的实施例，并且不打算来限定本发明。如在此所用的，单数形式的不定冠词和定冠词也试图包括复数形式，除非上下文清楚地表明外。还应当理解，当在本说明书中使用术语“包括”时，表示所述部件、整体、步骤、操作、成分和/或元件的存在，但不排除一种或多种其它部件、整体、步骤、操作、成分、元件和/或其组的存在或加入。

除非另外的定义，在此使用的所有术语(包括技术和科学名词)与本发明所属领域的普通技术人员通常的理解具有相同的意思。还应当理解，例如在通常使用的词典中定义的术语的意思应该解释为符合在相关技术的上下文中的意思，并且不会以理想化或过分形式意义的方式解释，除非在此明确地这样定义外。

实施例1

图1是说明根据本发明第一实施例的晶体管的剖面图。

参考图1，本实施例的晶体管100包括例如硅(Si)衬底或硅-锗(Si-Ge)衬底的半导体衬底110、在半导体衬底110上形成的栅极结构120、在靠近栅极结构120的半导体衬底110部分形成的两个外延层150、以及分别在外延层150中形成的杂质区。

半导体衬底110具有包括沿{100}晶面取向的硅的第一表面118、沿{100}晶面取向的第二表面116、以及沿{111}晶面取向的第三表面114。在衬底110的第一表面118上形成栅极结构120。

在靠近栅极结构120的第一表面118部分分别形成两个凹槽112，以形成第二表面116和第三表面114。凹槽112分别包括底面116和侧面114。底面116包括沿{100}晶面取向的硅，而侧面114包括沿{111}晶面取向的硅。即，凹槽112的底面116对应于半导体衬底110的第二表面，侧面114对应于半导体衬底110的第三表面。每个底面116具有基本上小于衬底110的表面118的高度。每个侧面114在底面116与表面118之间，连接底面116与表面118。因为沿{111}晶面定位侧面114，所以侧面114与底面116之间的角度是大约54.7°。例如，在形成晶体管100的过程中，该角度不小于大约50°或大约54.7°。当侧面114与底面116之间的角度最好在大约50°到大约65°的范围中时，最好大约54.7°到大约65°，侧面114被认为包括基本上沿{111}晶面取向的硅。

栅极结构120包括在衬底110的表面118上形成的栅极图形130，和在栅极图形130的侧壁上形成的间隔部件。

栅极图形130包括在衬底110的表面118上形成的栅极绝缘层图形132、在栅极绝缘层图形132上形成的导电层图形134、和在导电层图形134上形成的硬掩模层图形136。

在栅极绝缘层图形132下面的衬底110的表面118的一部分作为有选择地电连接一个杂质区与另一个杂质区的沟道层。

栅极绝缘层图形132包括氧化硅、氮氧化硅、金属氧化物、金属氮氧化合物等。导电层图形134包括金属，例如，钨(W)、铜(Cu)、铝(Al)、金属氮化物等。另外，硬掩模层图形136包括氮化硅。

每个间隔部件可以具有双隔离物结构。即，每个间隔部件包括第一隔离物142和第二隔离物144。在栅极图形130的侧壁上形成第一隔离物142，在第一隔离物142上设置第二隔离物144。因为间隔部件保证了晶体管100足够的沟道长度，所以可以防止在晶体管100中产生短沟道效应。具体地，凹槽112的侧面114在栅极图形130与第二隔离物144之间。第一和第二隔离物142和144可以包括基本上相同的材料，例如，氮化硅。或者，第一和第二隔离物142和144可以包括彼此不同的材料。例如，第一隔离物142可以包括氧化物，而第二隔离物144可以包括氮化物。此外，每个间隔部件还可以具有单个隔离物结构。

分别在凹槽112中形成外延层150。外延层150可以包括硅锗。硅锗膜从凹槽112的侧面114和底面116生长，由此形成填满凹槽112的外延层150。结果，每个外延层150具有{111}晶面的侧面和{100}晶面的底面，从而外延层150具有异质结构。

杂质注入到外延层150中，以在外延层150中形成杂质区。杂质包括碳(C)、硼(B)、磷(P)等。根据本实施例，每个杂质区具有基本上与外延层150相同的区域。由此，每个杂质区具有基本上对应于外延层150的侧面的侧面。

在下文中，将参考附图详细介绍制造图1中的晶体管的方法。

图2到5是说明制造图1中的晶体管的方法的剖面图。

参考图2，在{100}晶面的表面118上形成栅极图形130。衬底110对应于硅衬底或硅-锗衬底。具体地，在衬底110的表面118上形成绝缘层(未示出)。绝缘层可以包括氧化物。在绝缘层上形成导电层(未示出)。导电层可以包括金属，例如，钨。在导电层上形成硬掩模层(未示出)。硬掩模层可以包括氮化物，例如，氮化硅。在硬掩模层上形成光致抗蚀剂图形(未示出)。使用光致抗蚀剂图形作为蚀刻掩模，部分地蚀刻硬掩模层、导电层和绝缘层，由此在衬底110的表面118上形成栅极图形130。栅极图形130包括绝缘层图形132、导电层图形134和硬掩模层图形136。然后，通过灰化工艺和/或剥离工艺除去栅极图形上的光致抗蚀剂图形。

参考图3，在衬底110上形成第一氮化物层(未示出)，覆盖栅极图形130。部分蚀刻第一氮化物层，在栅极图形130的侧壁上形成第一隔离物142。例如，第一氮化物层包括氮化硅。

然后，在衬底110上形成第二氮化物层(未示出)，覆盖栅极图形130和第一隔离物142。例如，第二氮化物层包括氮化硅。部分蚀刻第二氮化物层，在第一隔离物142上分别形成第二隔离物144。由此，在栅极图形130的侧壁上形成包括第一和第二隔离物142和144的间隔部件。结果，在衬底110上形成包括栅极图形130和间隔部件的栅极结构120。

参考图4，部分蚀刻靠近栅极结构120两侧的衬底110部分，形成具有{111}晶面的侧面114和{100}晶面的底面116的凹槽112。可以使用包括氯化氢(HCl)的蚀刻气体，通过干蚀刻工艺蚀刻衬底110的部分。当形成凹槽112时，通过凹槽112露出第一和第二隔离物142和144的底面。

通常，已经广泛采用在淀积室中使用HCl气体蚀刻硅基材料的方法。在本实施例中，HCl气体在淀积室中不是蚀刻硅基材料而是蚀刻包括硅的衬底110的部分。因此，本实施例的刻蚀工艺可以不必要求除淀积室之外的任何额外的蚀刻室。另外，HCl气体可以大规模生产和广泛地使用，从而可以稳定和简单地进行部分蚀刻衬底110的刻蚀工艺。此外，因为连续的刻蚀工艺和淀积工艺可以就地进行，所以可以省略例如清洗过程的中间工艺，由此大大减少制造晶体管120所需要的时间。

在本实施例中，可以在大约850℃的温度下，在大约10Torr的HCl气体分压力下蚀刻衬底110部分。另外，蚀刻气体还包括含氢的其它气体，例如，GeH₄、SiH₄、SiH₂Cl₂(二氯甲硅烷：DCS)等。当蚀刻气体包括含氢的其它气体时，包含氢的其它气体根据气体之间的热平衡作为针对HCl气体的催化剂。因此，由于蚀刻反应气体之间的热平衡，HCl气体可以在衬底110的部分迅速地蚀刻硅。当蚀刻气体包括预定体积比的HCl气体和含氢的辅助气体时，在大约730℃的温度下，蚀刻气体可以以大约1nm/秒的蚀刻速度蚀刻硅。由此，当刻蚀工艺进行大约一分钟时，每个凹槽112具有大约50nm以上的深度。

可以在大约500到大约850℃的温度下进行蚀刻衬底110的部分的刻蚀工艺，优选大约500到大约700℃的温度，使用包括HCl气体和例如GeH₄、SiH₄、SiH₂Cl₂气体等的含氢的气体的蚀刻气体。

参考图5，将包含硅-锗的源气体，例如，GeH₄、SiH₄或SiH₂Cl₂，引入到凹槽112上。在源气体中的硅-锗从凹槽112的侧面114和底面116外延生长，由此形成分别填满凹槽112的外延层150，如图5中的虚线所示。例如，通过化学气相淀积(CVD)工艺形成外延层150，以填充凹槽112。这里，因为每个凹槽112具有{111}晶面的侧面114和{100}晶面的底面116，所以每个外延层150至此具有不同晶体结构，其中第一晶体结构150a沿[111]方向从侧面114生长，第二晶体结构150b沿[100]方向从底面116生长。

或者，包含硅-锗的源气体和包括碳、硼或磷的杂质可以同时引入到凹槽112上，由此形成用杂质掺杂的外延层150。

结果，在衬底110上形成包括杂质区的晶体管120，每个杂质区具有与外延层150的区域基本上相同的区域。即，每个杂质区具有基本上对应于外延层150的侧面的侧边界。

实施例2

本发明第二实施例的晶体管，具有与图1中的晶体管基本上相同的元件，除杂质区170的侧面基本上不同于外延层150的侧面之外，如图7所示。杂质区170的侧面分别设置在栅极图形130的中心部分与外延层150的侧面之间。由此，不再重复与本实施例的晶体管有关的更进一步的详细说明。

图6和图7是说明根据本实施例制造晶体管的方法的剖面图。在本实施例中，制造晶体管的工艺除形成杂质区170的工艺之外，基本上与参考图2到5介绍的相同。

参考图6，包括碳、硼、磷等的杂质通过离子注入工艺注入到外延层150中，如图中箭头所示。在实施例1中，在凹槽112中同时提供源气体和杂质，以在实施例1中形成用杂质掺杂的外延层150。然而，根据本实施例，在未掺杂的外延层150生长以填满凹槽112之后，杂质另外注入到未掺杂的外延层150中。

参考图7，热处理具有外延层150的衬底110，从而使外延层150中的杂质扩散来形成杂质区170。杂质区170对应于晶体管的源极/漏极区。源极/漏极区靠近栅极结构120的两侧。由此，在衬底110上形成包括栅极结构120和杂质区170的晶体管。

如上所述，杂质区170的侧面基本上不同于外延层150的侧面。杂质区170的每个侧面分别设置在栅极图形130的中心部分与外延层150的侧面之间。通过退火衬底110的热处理工艺将杂质扩散到衬底110中形成具有这种侧面的杂质区170。或者，杂质区170具有与外延层150的侧面基本上相同的侧面，如上所述。

实施例3

本发明第三实施例的晶体管具有与图1中的晶体管基本上相同的结构。由此，参考图8到12介绍制造本实施例的晶体管的方法。

图8到12是说明制造根据本发明第三实施例的晶体管的方法的剖面图。在本实施例中，在栅极图形130的侧壁上形成第一隔离物142之后，在第一隔离物142上形成第二隔离物144以前，在凹槽112中形成外延层150。

参考图8，在半导体衬底110的表面118上形成包括绝缘层图形132、导电层图形134和硬掩模层图形136的栅极图形130。表面118包括沿{100}晶面取向的硅。

参考图9，分别在栅极图形130的侧壁上形成包括氮化物的第一隔离物142。例如，第一隔离物142包括氮化硅。

参考图10，蚀刻靠近栅极图形130两侧的表面118部分，由此在表面118部分形成凹槽112。通过使用蚀刻气体的干蚀刻工艺形成凹槽112。蚀刻气体包括HCl以及GeH₄、SiH₄和SiH₂Cl₂中的一种。在与实施例1中介绍的基本相同的蚀刻条件下进行形成凹槽112的干蚀刻工艺。凹槽112具有{111}晶面的侧面114和{100}晶面的底面116。当通过部分蚀刻衬底110形成凹槽112时，通过凹槽112露出第一隔离物142的底面。

参考图11，将含有硅-锗的源气体引入到凹槽112上。硅-锗从凹槽112的侧面114和底面116外延生长，由此分别在凹槽112中形成外延层150。因为每个凹槽112具有{111}晶面的侧面114和{100}晶面的底面116，所以每个外延层150至此具有不同结构，其中第一晶体结构150a沿[111]方向从侧面114生长，第二晶体结构150b沿[100]方向从底面116生长。或者，包含硅-锗的源气体和包括碳、硼或磷的杂质可以同时引入到凹槽112上，形成用杂质掺杂的外延层150。

参考图12，在第一隔离物上分别形成包括氮化物的第二隔离物144，以在栅极图形130的侧壁上形成间隔部件。间隔部件包括第一隔离物142和第二隔离物144。由此，在衬底110上形成包括栅极图形130和间隔部件的栅极结构120。例如，第二隔离物144包括氮化硅。第二隔离物144的底部分别设置在外延层150上。因此，晶体管的杂质区具有基本上与外延层150相同的边界。具体地，每个杂质区具有基本上对应于外延层150的侧面的侧面。

或者，包括碳、硼或磷的杂质可以注入到外延层150中，形成具有不同于外延层150的侧面的杂质区。杂质区的每个侧面设置在栅极图形130的中心部分与外延层150的侧面之间。

实施例4

图13是说明根据本发明第四实施例的晶体管的剖面图。

参考图13，本发明第四实施例的晶体管200包括半导体衬底210、在半导体衬底210上形成的栅极结构220、靠近栅极结构220两侧形成的两个外延层250、在外延层250中形成的杂质区、以及晕轮注入区260。

半导体衬底210具有{100}晶面的表面218。在靠近栅极结构220的侧壁的表面218部分形成两个凹槽212。每个凹槽212包括{100}晶面的底面216和{111}晶面的侧面214。底面216具有基本上小于表面218的高度。侧面214连接底面216与表面218。

栅极结构220包括在表面218上形成的栅极图形230，和在栅极图形230的侧壁上形成的间隔部件。栅极图形230包括在表面218上形成的栅极绝缘层图形232、在栅极绝缘层图形232上形成的导电层图形234和在导电层图形234上形成的硬掩模层图形236。间隔部件可以具有双隔离物结构，包括在栅极图形230的侧壁上形成的第一隔离物242和在第一隔离物242上形成的第二隔离物244。凹槽212的每个侧面214设置在栅极图形230的中心部分与第二隔离物244之间。

在凹槽212中形成包括硅-锗的外延层250。外延层250分别具有{111}晶面的侧面和{100}晶面的底面。

杂质注入到外延层250中，在外延层250中形成杂质区。本实施例的杂质区具有基本上对应于外延层150的侧面的侧面。

在靠近凹槽212的侧面214的半导体衬底210的部分中形成晕轮注入区260。由此，晕轮注入区260部分与外延层250的侧面接触。晕轮注入区260具有基本上不同于杂质区的导电类型，由此防止杂质区中的杂质扩散到半导体衬底210中。

在下文中，将参考图14到图19详细介绍形成图13中的晶体管的方法。

图14到图19是说明制造根据本实施例的晶体管的方法的剖面图。

参考图14，在包括沿{100}晶面排列的硅的表面218上形成包括栅极绝缘层图形232、导电层图形234和硬掩模层图形236的栅极图形230，如上所述。

参考图15，将晕轮掺杂剂注入到靠近栅极图形230两侧的半导体衬底210的部分中，从而在衬底210的部分形成初步的晕轮注入区262。初步的晕轮注入区262具有基本上对应于半导体衬底210的导电类型。在形成初步的晕轮注入区262以前，以较低浓度在半导体衬底210的部分中注入杂质，由此在衬底210的部分形成轻掺杂漏极(LDD)区(未示出)。

参考图16，在栅极图形230的侧壁上形成第一隔离物242。然后，在第一隔离物242上形成第二隔离物244，以在栅极图形230的侧壁上形成间隔部件。第一和第二隔离物242和244包括氮化物，例如，氮化硅。由此，在衬底210上形成包括栅极图形230以及第一和第二隔离物242和244的栅极结构220。

参考图17，部分蚀刻初步的晕轮注入区262，以形成具有{111}晶面的侧面214和{100}晶面的底面216的凹槽212。这里，靠近凹槽212的侧面214形成晕轮注入区260。即，剩余的初步晕轮注入区262分别对应于晕轮注入区260。当形成凹槽212时，通过凹槽212露出第一和第二隔离物242和244的底面。晕轮注入区260与凹槽212的侧面214接触。可以使用包括HCl以及GeH₄、SiH₄和SiH₂Cl₂中的至少一种的蚀刻气体部分蚀刻初步的晕轮注入区262。在与根据实施例1的蚀刻工艺基本相同的蚀刻条件下进行蚀刻初步的晕轮注入区262的蚀刻工艺。

在本实施例中，与不存在晕轮掺杂剂的半导体衬底210的其它部分相比，在初步的晕轮注入区262中的硅与HCl之间可能发生更活跃的化学反应。可以沿垂直方向相对于衬底210快速地蚀刻初步的晕轮注入区262，从而可以缩短沿垂直方向在初步的晕轮注入区262中形成凹槽212的时间。结果，容易在间隔部件下面形成{111}晶面的侧面214。

参考图18，将包括硅-锗的源气体引入到凹槽212上。硅-锗从凹槽212的侧面214和底面216外延生长，由此分别在凹槽212中形成外延层250。因为凹槽212具有{111}晶面的侧面214和{100}晶面的底面216，所以外延层250至此具有不同结构，其中第一晶体结构250a沿[111]方向从侧面214生长，第二晶体结构250b沿[100]方向从底面216生长。包含硅-锗的源气体和包括碳、硼或磷的杂质可以同时引入到凹槽212上，由此形成用杂质掺杂的外延层250。

结果，晶体管200的杂质区具有基本上对应于外延层250的侧面的边界。

每个杂质区具有基本上不同于晕轮注入区260的导电类型。例如，当晕轮注入区260为P型时，杂质区为N型，反之亦然。因为晕轮注入区260具有不同于杂质区的导电类型，所以晕轮注入区260抑制了杂质扩散到半导体衬底210中。由此，可以有效地防止由相邻布置晶体管200的源极区与漏极区所产生的晶体管200的短沟道效应。

实施例5

本发明第五实施例的晶体管具有与图13中的晶体管基本上相同的元件，除杂质区270具有不同于外延层250的侧面之外。杂质区270的每个侧面设置在栅极图形230的中心部分与外延层250的侧面之间。由此，不再重复本实施例的晶体管更进一步的详细说明。

图19和20是说明制造根据本实施例的晶体管的方法的剖面图。在本实施例中，除形成杂质区270的工艺(参见图20)之外，形成晶体管的工艺基本上与参考图14到18说明的第四实施例相同。因此，将详细介绍形成外延层250之后的工艺。

参考图19，通过离子注入工艺将包括碳、硼或磷的杂质注入到外延层250中。在实施例4中，源气体和杂质同时提供到凹槽212上，形成掺杂的外延层250。然而，根据本实施例，在未掺杂的外延层250生长以填满凹槽212之后，将杂质注入到未掺杂的外延层250中。

参考图20，热处理具有掺杂的外延层250的衬底210，以分别在外延层250中形成杂质区270。杂质区270对应于晶体管的源极/漏极区。当靠近栅极结构220的两侧形成杂质区270时，在衬底210上完成了晶体管。

在本实施例中，杂质区270具有不同于如上所述外延层250的侧面。即，杂质区270的每个侧面设置在栅极图形230的中心部分与外延层250的侧面之间。通过热处理衬底210的退火工艺将杂质扩散到半导体衬底210中形成具有这种侧面的杂质区270。或者，杂质区270具有基本上对应于外延层250的侧面的侧面。

实施例6

本发明第六实施例的晶体管具有与图13中的晶体管基本上相同的结构。由此，不再重复关于晶体管结构的更进一步的详细说明。

图21到26是说明制造根据本实施例的晶体管的方法的剖面图。在本实施例中，在栅极图形230的侧壁上形成第一隔离物242之后，在第一隔离物242上形成第二隔离物244以前，形成外延层250。

参考图21，在半导体衬底210的表面218上形成包括栅极绝缘层图形232、导电层图形234和硬掩模层图形236的栅极图形230。表面218包括沿{100}晶面取向的硅。

参考图22，在栅极图形230的侧壁上分别形成第一隔离物242。例如，使用例如氮化硅的氮化物形成第一隔离物242。

参考图23，使用第一隔离物242作为离子注入掩模，将晕轮掺杂剂注入到靠近栅极图形230两侧的半导体衬底210的部分中，由此在衬底210的部分形成初步的晕轮注入区262。初步的晕轮注入区262具有基本上与半导体衬底210相同的导电类型。在形成初步的晕轮注入区262以前，以较低浓度将杂质注入到半导体衬底210的部分中，由此在衬底210的部分形成LDD区(未示出)。

参考图24，使用蚀刻气体，部分地蚀刻初步的晕轮注入区262，形成具有{111}晶面的侧面214和{100}晶面的底面216的凹槽212。同时，靠近凹槽212的侧面214形成晕轮注入区260。通过凹槽212露出第一隔离物242的底面。晕轮注入区260与凹槽212的侧面214接触。蚀刻气体包括HCl以及GeH₄、SiH₄和SiH₂Cl₂中的至少一种。在与实施例1基本相同的蚀刻条件下进行蚀刻初步的晕轮注入区262的蚀刻工艺。

参考图25，包含硅-锗的源气体引入到凹槽212上，从而硅-锗从凹槽212的侧面214和底面216外延生长。因此，形成外延层250填满凹槽212。因为凹槽212具有{111}晶面的侧面214和{100}晶面的底面216，所以外延层250分别至此具有不同结构，其中第一晶体结构250a沿[111]方向从侧面214生长，第二晶体结构250b沿[100]方向从底面216生长。

包含硅-锗的源气体和包括碳、硼或磷的杂质可以同时引入到凹槽212上，由此形成用杂质掺杂的外延层250。外延层250的边界基本上对应于杂质区的边界。

或者，可以将包括碳、硼或磷的杂质注入到外延层250中以形成杂质区270，杂质区270的侧面基本上不同于外延层250的侧面。杂质区270的每个侧面设置在栅极图形230的中心部分与外延层250的侧面之间。

参考图26，在第一隔离物242上形成第二隔离物244，以在栅极图形230的侧壁上形成间隔部件。使用例如氮化硅的氮化物形成每个第二隔离物244。由此，在衬底210上形具有间隔部件和栅极图形230的栅极结构220。第二隔离物244分别设置在外延层250上。然后，形成第二隔离物244，由此在衬底210上完成本实施例的晶体管。

实施例7

本发明第七实施例的晶体管100b除升高的外延层之外，包括与实施例1中的晶体管基本上相同的元件。由此，不再重复与本实施例的晶体管有关的更进一步的详细说明。

图27是说明根据本实施例的晶体管100b的剖面图。

参考图27，虽然在实施例1中外延层150具有与半导体衬底110的表面118基本上相同的表面，但是升高的外延层155具有高于半导体衬底110的表面118的表面。

在本实施例中，制造晶体管的工艺除形成升高的外延层155的工艺之外，基本上与参考图2介绍的上述方法相同。

现在参考图27，将包含硅-锗的源气体，例如，包括GeH₄、SiH₄和SiH₂Cl₂的气体，在与实施例1相比较长时间内引入到凹槽112上。硅-锗从凹槽112的侧面114和底面116外延生长，从而形成升高的外延层155填满凹槽112并向上延伸。每个升高的外延层155至此具有不同的结构，其中第一晶体结构155a沿[111]方向从侧面114生长，第二晶体结构155b沿[100]方向从底面116生长。并且，升高的外延层155具有高于半导体衬底110的表面118的表面。

或者，包含硅-锗的源气体和包括碳、硼或磷的杂质可以同时引入到凹槽112上，由此形成用杂质掺杂的升高的外延层155。

结果，在衬底110上形成晶体管100b，包括具有基本上对应于升高的外延层155的侧面的边界的杂质区。杂质区对应于晶体管100b的源极/漏极区。

或者，在其中如上所述不掺杂杂质形成升高的外延层155之后，杂质注入到升高的外延层155中，由此形成对应于源极/漏极区的升高的杂质区。

实施例8

图28是说明根据本发明第八实施例的晶体管的剖面图。

参考图28，本实施例的晶体管300包括例如硅(Si)衬底或硅-锗(Si-Ge)衬底的半导体衬底310、在半导体衬底310上形成的栅极结构320、在靠近栅极结构320的半导体衬底310的部分形成的两个外延层350、在外延层350的侧面部分形成的轻掺杂的杂质区385、在外延层350下面形成的第一重掺杂杂质区380和分别在外延层350中形成的第二重掺杂杂质区。

半导体衬底310具有沿{100}晶面取向的第一表面318、沿{100}晶面取向的第二表面316以及沿{111}晶面取向的第三表面314。在衬底310的第一表面318上形成栅极结构320。

在靠近栅极结构320的第一表面318部分分别形成两个凹槽312，以形成第二表面316和第三表面314。凹槽312分别包括底面和侧面。即，凹槽312的底面对应于半导体衬底310的第二表面316，侧面对应于半导体衬底310的第三表面314。每个底面316具有基本上小于半导体衬底310的第一表面318的高度。每个侧面314在底面316与第一表面318之间，将底面316连接到第一表面318。因为沿{111}晶面定位侧面314，所以侧面314与底面316之间的角度是大约54.7°。例如，在形成晶体管300的过程中，角度不小于大约50°或大约54.7°。当侧面314与底面316之间的角度最好在大约50°到大约65°，优选大约54.7°到大约65°的范围中时，侧面314被认为包括基本上沿{111}晶面取向的硅。

栅极结构320包括在衬底310的第一表面318上形成的栅极图形330，和在栅极图形330的侧壁上形成的间隔部件。

栅极图形330包括在衬底310的第一表面318上形成的栅极绝缘层图形332、在栅极绝缘层图形332上形成的导电层图形334和在导电层图形334上形成的硬掩模层图形336。

在栅极绝缘层图形332下面的衬底310的第一表面318的部分作为有选择地电连接一个杂质区与另一个杂质区的沟道层。

栅极绝缘层图形332可以包括氧化硅、氮氧化硅、金属氧化物、金属氮氧化合物等。导电层图形334可以包括金属，例如，钨(W)、铜(Cu)、铝(Al)、金属氮化物等。另外，硬掩模层图形336可以包括氮化硅。

每个间隔部件可以具有双隔离物结构。即，每个间隔部件包括第一隔离物342和第二隔离物344。在栅极图形330的侧壁上形成第一隔离物342，在第一隔离物342上设置第二隔离物344。因为间隔部件保证了晶体管300足够的沟道长度，所以可以防止在晶体管300中产生短沟道效应。具体地，凹槽312的侧面314在栅极图形330与第二隔离物344之间。第一和第二隔离物342和344可以包括基本上相同的材料，例如，氮化硅。或者，第一和第二隔离物342和344可以包括彼此不同的材料。例如，第一隔离物342可以包括氧化物，而第二隔离物344可以包括氮化物。此外，每个间隔部件可以具有单个隔离物结构。

轻掺杂杂质区385具有第一浓度。轻掺杂杂质区385设置在半导体衬底310的第三表面314以下。这里，第一杂质可以注入到第三表面314中，形成轻掺杂杂质区385。第一杂质的例子包括碳、硼、磷等。

在半导体衬底310的第二表面316下面形成第一重掺杂杂质区380。第一重掺杂杂质区380具有高于轻掺杂杂质区385的第一浓度的第二浓度。这里，第二杂质可以注入到第二表面316中，以形成第一重掺杂杂质区380。第二杂质的例子包括碳、硼、磷等。

分别在凹槽312中形成外延层350。外延层350分别设置在第一重掺杂杂质区380上。即，外延层350与第一重掺杂杂质区380具有第二表面316作为界面。外延层350可以包括硅锗。硅锗膜从凹槽312的侧面314和底面316生长，由此形成填满凹槽312的外延层350。结果，每个外延层350具有{111}晶面的侧面和{100}晶面的底面，从而外延层350具有异质结构。

第三杂质注入到外延层350中，在外延层350中形成具有第三浓度的第二重掺杂杂质区。第三杂质包括碳(C)、硼(B)、磷(P)等。并且，第二重掺杂杂质区的第三浓度高于轻掺杂杂质区385的第一浓度，并且基本上与第一重掺杂杂质区380的第二浓度相同。此外，第一重掺杂杂质区380和第二重掺杂杂质区组合形成单个源极/漏极区。根据本实施例，每个第二重掺杂杂质区具有基本上与外延层350相同的区域。由此，每个第二重掺杂杂质区具有基本上对应于外延层350的侧面的侧面。

在下文中，将参考附图详细介绍制造图28中的晶体管的方法。

图29到34是说明制造图28中的晶体管的方法的剖面图。

参考图29，在{100}晶面的表面318上形成栅极图形330。衬底310可以对应于硅衬底或硅-锗衬底。具体地，在衬底310的表面318上形成绝缘层(未示出)。绝缘层可以包括氧化物。在绝缘层上形成导电层(未示出)。导电层可以包括金属，例如，钨。在导电层上形成硬掩模层(未示出)。硬掩模层可以包括氮化物，例如，氮化硅。在硬掩模层上形成光致抗蚀剂图形(未示出)。使用光致抗蚀剂图形作为蚀刻掩模来部分蚀刻硬掩模层、导电层和绝缘层，由此在衬底310的表面318上形成栅极图形330。栅极图形330包括绝缘层图形332、导电层图形334和硬掩模层图形336。

参考图30，使用栅极图形330作为离子注入掩模，将第一杂质注入到半导体衬底310的表面318中，形成具有第一浓度的初步的轻掺杂杂质区387。这里，第一杂质的例子包括碳、硼、磷等。

参考图31，在衬底310上形成第一氮化物层(未示出)，以覆盖栅极图形330。部分蚀刻第一氮化物层，在栅极图形330的侧壁上形成第一隔离物342。然后，在衬底310上形成第二氮化物层(未示出)，以覆盖栅极图形330和第一隔离物342。部分蚀刻第二氮化物层，以分别在第一隔离物342上形成第二隔离物344。结果，在半导体衬底310上形成包括栅极图形330和间隔部件的栅极结构320。

参考图32，部分蚀刻靠近栅极结构320两侧的半导体衬底310部分，形成具有{111}晶面的侧面314和{100}晶面的底面316的凹槽312。可以使用包括氯化氢(HCl)的蚀刻气体，通过干蚀刻工艺蚀刻半导体衬底310的部分。当形成凹槽312时，通过凹槽312露出第一和第二隔离物342和344的底面。并且，通过蚀刻工艺部分除去初步的轻掺杂杂质区387，以在栅极结构320下面形成轻掺杂杂质区385。通过凹槽312的侧面314部分露出轻掺杂杂质区385。

可以在大约500到大约850℃的温度下，优选大约500到大约700℃的温度下，使用包括HCL气体和例如GeH₄、SiH₄和SiH₂Cl₂气体等的含氢气体的蚀刻气体进行蚀刻衬底310部分的蚀刻工艺。

参考图33，然后将第二杂质注入到凹槽312的底面318中，形成具有高于第一浓度的第二浓度的第一重掺杂杂质区380。第二杂质的例子包括碳、硼、磷等。

参考图34，将包含硅-锗的源气体，例如，GeH₄、SiH₄和SiH₂Cl₂，引入到凹槽312上。在源气体中的硅-锗从凹槽312的侧面314和底面316外延生长，由此形成分别填满凹槽312的外延层350。例如，通过化学汽相淀积(CVD)工艺形成外延层350，以填满凹槽312。这里，因为每个凹槽312具有{111}晶面的侧面314和{100}晶面的底面316，所以每个外延层350至此具有不同晶体结构，其中第一晶体结构350a沿[111]方向从侧面314生长，第二晶体结构350b沿[100]方向从底面316生长。

或者，包含硅-锗的源气体和包括碳、硼或磷的杂质可以同时引入到凹槽312上，由此形成用杂质掺杂的外延层350。

结果，在栅极结构320的两侧形成包括第一重掺杂杂质区380和第二重掺杂杂质区的源极/漏极区，由此完成图28中包括具有基本上相同的侧面边界的第二重掺杂杂质区和外延层350的晶体管300。

实施例9

本发明第九实施例的晶体管除杂质区370具有基本上不同于如图28所示的外延层350的侧面之外，具有基本上与图28中的晶体管相同的元件。杂质区370的侧面分别设置在栅极图形330的中心部分与外延层350的侧面之间。由此，不再重复与本实施例的晶体管有关的更进一步的详细说明。

图35和图36是说明制造根据本实施例的晶体管的方法的剖面图。在本实施例中，制造晶体管的工艺除形成杂质区370的工艺之外，基本上与参考图29到图34介绍的相同。

参考图35，包括碳、硼、磷等的第三杂质通过离子注入工艺注入到外延层350中，如图中箭头所示。在实施例8中，在凹槽312中同时提供源气体和杂质，以在实施例8中形成用杂质掺杂的外延层350。然而，根据本实施例，在未掺杂的外延层350生长到填满凹槽312之后，将杂质另外注入到未掺杂的外延层350中。

参考图36，退火具有外延层350的衬底310，从而在外延层350中的杂质扩散，以形成第二重掺杂杂质区370，由此完成本实施例的晶体管。

如上所述，第二重掺杂杂质区370的侧面基本上不同于外延层350的侧面。杂质区370的每个侧面设置在栅极图形330的中心部分与外延层350的侧面之间。通过退火衬底310的热处理工艺将杂质扩散到衬底310中形成具有这种侧面的第二重掺杂杂质区370。或者，第二重掺杂杂质区370具有与外延层350基本上相同的侧面，如上所述。

实施例10

本发明第十实施例的晶体管具有与图8中的晶体管基本上相同的结构。因此，参考图37到图43介绍制造本实施例的晶体管的方法。

图37到图43是说明制造根据本发明第十实施例的晶体管的方法的剖面图。在本实施例中，在栅极图形330的侧壁上形成第一隔离物342之后，在第一隔离物342上形成第二隔离物344以前，在凹槽312中形成外延层350。

参考图37，在半导体衬底310的表面318上形成包括绝缘层图形332、导电层图形334和硬掩模层图形336的栅极图形330。

参考图38，使用栅极图形330作为离子注入掩模，将第一杂质注入到半导体衬底310的表面318中，形成初步的轻掺杂杂质区387。

参考图39，分别在栅极图形330的侧壁上形成包括氮化物的第一隔离物342。

参考图40，蚀刻靠近栅极图形330两侧的表面318部分，由此在表面318部分形成凹槽312。通过使用蚀刻气体的干蚀刻工艺形成凹槽312。蚀刻气体包括HCl以及GeH₄、SiH₄和SiH₂Cl₂中的一个。在与实施例8中介绍的基本相同的蚀刻条件下进行形成凹槽312的干蚀刻工艺。凹槽312具有{111}晶面的侧面314和{100}晶面的底面316。当通过部分蚀刻衬底310形成凹槽312时，部分除去初步的轻掺杂杂质区387，在栅极图形330下面形成轻掺杂杂质区385。这里，通过凹槽312露出第一隔离物342的底面。并且，通过凹槽312的侧面314部分露出轻掺杂杂质区385。

参考图41，将第二杂质注入到凹槽312的底面316中，形成具有高于第一浓度的第二浓度的第一重掺杂杂质区380。第二杂质的例子包括碳、硼、磷等。

参考图42，将含有硅-锗的源气体引入到凹槽312上。硅-锗从凹槽312的侧面314和底面316外延生长，由此分别在凹槽312中形成外延层350。因为每个凹槽312具有{111}晶面的侧面314和{100}晶面的底面316，所以每个外延层350至此具有不同结构，其中第一晶体结构350a沿[111]方向从侧面314生长，第二晶体结构350b沿[100]方向从底面316生长。或者，包含硅-锗的源气体和包括碳、硼或磷的杂质可以同时引入到凹槽312上，形成用杂质掺杂的外延层350。

参考图43，在第一隔离物342上分别形成包括氮化物的第二隔离物344，以在栅极图形330的侧壁上形成间隔部件。间隔部件包括第一隔离物342和第二隔离物344。由此，在半导体衬底310上形成包括栅极图形330和间隔部件的栅极结构320。第二隔离物344的底部分别设置在外延层350上。因此，晶体管的杂质区具有基本上与外延层350相同的边界。具体地，每个杂质区具有基本上对应于外延层350的侧面的侧面。

或者，包括碳、硼或磷的杂质可以注入到外延层350中，形成具有不同于外延层350的侧面的杂质区。杂质区的每个侧面设置在栅极图形330的中心部分与外延层350的侧面之间。

实施例11

图44是说明根据本发明第十一实施例的晶体管的剖面图。

参考图44，本发明第十一实施例的晶体管400包括半导体衬底410、在半导体衬底410上形成的栅极结构420、靠近栅极结构420两侧形成的两个外延层450、在外延层450的侧面部分形成的轻掺杂杂质区485、在外延层450下面形成的第一重掺杂杂质区480、在外延层450中形成的第二重掺杂杂质区、和晕轮注入区460。

半导体衬底410具有{100}晶面的第一表面418、高度低于第一表面418的{100}晶面的第二表面416和连接第一表面418与第二表面416的{111}晶面的第三表面414。在靠近栅极结构420的侧壁的第一表面418部分形成两个凹槽412。每个凹槽412包括对应于第二表面416的底面416和对应于第三表面414的侧面414。由此，底面416具有基本上小于第一表面418的高度。

栅极结构420包括在表面418上形成的栅极图形430，和在栅极图形430的侧壁上形成的间隔部件。栅极图形430包括在表面418上形成的栅极绝缘层图形432、在栅极绝缘层图形432上形成的导电层图形434和在导电层图形434上形成的硬掩模层图形436。间隔部件具有双隔离物结构，包括在栅极图形430的侧壁上形成的第一隔离物442和在第一隔离物442上形成的第二隔离物444。凹槽412的每个侧面414设置在栅极图形430的中心部分与第二隔离物444之间。

在半导体衬底410的第三表面414下面形成轻掺杂杂质区485。轻掺杂杂质区485具有第一浓度。这里，第一杂质可以注入到第三表面414中，形成轻掺杂杂质区485。第一杂质的例子包括碳、硼、磷等。

在半导体衬底410的第二表面416下面形成第一重掺杂杂质区480。第一重掺杂杂质区480具有高于第一浓度的第二浓度。这里，第二杂质可以注入到第二表面416中，形成第一重掺杂杂质区480。第二杂质的例子包括碳、硼、磷等。

在凹槽412中形成包括硅-锗的外延层450。外延层450分别具有{111}晶面的侧面和{100}晶面的底面。

第三杂质注入到外延层450中，在外延层450中形成第二重掺杂杂质区。本实施例的第二重掺杂杂质区具有基本上对应于外延层450的侧面的侧面。

在靠近凹槽412侧面414的半导体衬底410部分中形成晕轮注入区460。由此，晕轮注入区460部分与外延层450的侧面接触。晕轮注入区460具有基本上不同于杂质区的导电类型，由此防止杂质区中的杂质扩散到半导体衬底410中。

在下文中，将参考图45到图51详细介绍形成图44中的晶体管的方法。

图45到图51是说明制造根据本实施例的晶体管的方法的剖面图。

参考图45，在包括沿{100}晶面排列的硅的表面418上形成包括栅极绝缘层图形432、导电层图形434和硬掩模层图形436的栅极图形430，如上所述。

参考图46，将晕轮掺杂剂注入到靠近栅极图形430两侧的半导体衬底410的部分中，从而在衬底410的部分形成初步的晕轮注入区462。初步的晕轮注入区462具有基本上对应于半导体衬底410的导电类型。

参考图47，使用栅极图形430作为离子注入掩模，将第一杂质注入到半导体衬底410的表面418中，形成具有第一浓度的初步的轻掺杂杂质区487。初步的轻掺杂杂质区487位于初步的晕轮注入区462中。

参考图48，在栅极图形430的侧壁上形成第一隔离物442。然后，在第一隔离物442上形成第二隔离物444，以在栅极图形430的侧壁上形成间隔部件。第一和第二隔离物442和444包括氮化物，例如，氮化硅。由此，在衬底410上形成包括栅极图形430以及第一和第二隔离物442和444的栅极结构420。

参考图49，部分蚀刻初步的晕轮注入区462和初步的轻掺杂杂质区487，形成具有{111}晶面的侧面414和{100}晶面的底面416的凹槽412、晕轮注入区460和轻掺杂杂质区485。这里，靠近凹槽412的侧面414形成晕轮注入区460。即，剩余的初步晕轮注入区462分别对应于晕轮注入区460。当形成凹槽412时，通过凹槽412露出第一和第二隔离物442和444的底面。并且，通过凹槽412露出晕轮注入区460和轻掺杂杂质区485。轻掺杂杂质区485位于晕轮注入区460中。

这里，使用包括HCl以及GeH₄、SiH₄和SiH₂Cl₂中的至少一种的蚀刻气体蚀刻初步的晕轮注入区462。在与根据实施例8的蚀刻工艺基本相同的蚀刻条件下进行蚀刻初步的晕轮注入区462的蚀刻工艺。

在本实施例中，与不存在晕轮掺杂剂的半导体衬底410的其它部分相比，在初步的晕轮注入区462中的硅与HCl之间可能发生更活跃的化学反应。可以沿垂直方向相对于衬底410快速地蚀刻初步的晕轮注入区462，从而可以缩短沿垂直方向在初步的晕轮注入区462中形成凹槽412的时间。结果，容易在间隔部件下面形成{111}晶面的侧面414。

参考图50，将第二杂质注入到凹槽412的底面416中，形成具有高于第一浓度的第二浓度的第一重掺杂杂质区480。第二杂质的例子包括碳、硼、磷等。

参考图51，将包括硅-锗的源气体引入到凹槽412上。硅-锗从凹槽412的侧面414和底面416外延生长，由此分别在凹槽412中形成外延层450。因为凹槽412具有{111}晶面的侧面414和{100}晶面的底面416，所以外延层450至此具有不同结构，其中第一晶体结构450a沿[111]方向从侧面414生长，第二晶体结构450b沿[100]方向从底面416生长。包含硅-锗的源气体和包括碳、硼或磷的杂质可以同时引入到凹槽412上，由此形成用杂质掺杂的外延层450。

结果，晶体管400的第二重掺杂杂质区具有基本上对应于外延层450的侧面的边界。

每个第二重掺杂杂质区具有基本上不同于晕轮注入区460的导电类型。例如，当晕轮注入区460为P型时，第二重掺杂杂质区为N型，反之亦然。因为晕轮注入区460具有不同于第二重掺杂杂质区的导电类型，所以晕轮注入区460抑制了第三杂质扩散到半导体衬底410中。由此，可以有效地防止由相邻布置晶体管400的源极区与漏极区产生的晶体管400的短沟道效应。

实施例12

本发明第十二实施例的晶体管除杂质区470具有不同于外延层450的侧面之外，具有与图44中的晶体管基本上相同的元件。杂质区470的每个侧面设置在栅极图形430的中心部分与外延层450的侧面之间。由此，不再重复本实施例的晶体管更进一步的详细说明。

图52和图53是说明制造根据本实施例的晶体管的方法的剖面图。在本实施例中，除形成杂质区470的工艺之外，形成晶体管的工艺基本上与参考图45到图51说明的第十一实施例相同。因此，将详细介绍形成外延层450之后的工艺。

参考图52，通过离子注入工艺将包括碳、硼或磷的第三杂质注入到外延层450中。在实施例11中，源气体和杂质同时提供到凹槽412上，以形成掺杂的外延层450。然而，根据本实施例，在未掺杂的外延层450生长以填满凹槽412之后，将杂质注入到未掺杂的外延层450中。

参考图53，热处理具有掺杂的外延层450的衬底410，以分别在外延层450中形成第二重掺杂杂质区470。第二重掺杂杂质区470对应于晶体管的源极/漏极区。当靠近栅极结构420的两侧形成第二重掺杂杂质区470时，在衬底410上完成晶体管。

在本实施例中，第二重掺杂杂质区470具有基本上不同于外延层450的侧面的侧面，如上所述。即，第二重掺杂杂质区470的每个侧面设置在栅极图形430的中心部分与外延层450的侧面之间。通过热处理衬底410的退火工艺将杂质扩散到半导体衬底410中，以形成具有这种侧面的第二重掺杂杂质区470。或者，第二重掺杂杂质区470具有的侧面基本上对应于外延层450的侧面。

实施例13

本发明第十三实施例的晶体管具有与图44中的晶体管基本上相同的结构。由此，不再重复关于晶体管结构的更进一步的详细说明。

图54到61是说明制造根据本实施例的晶体管的方法的剖面图。在本实施例中，在栅极图形430的侧壁上形成第一隔离物442之后，在第一隔离物442上形成第二隔离物444以前，形成外延层450。

参考图54，在半导体衬底410的表面418上形成包括栅极绝缘层图形432、导电层图形434和硬掩模层图形436的栅极图形430。表面418包括沿{100}晶面取向的硅。

参考图55，分别在栅极图形430的侧壁上形成包括氮化硅的第一隔离物442。

参考图56，使用第一隔离物442作为离子注入掩模，将晕轮掺杂剂注入到靠近栅极图形430两侧的半导体衬底410的部分中，由此在衬底410的部分形成初步的晕轮注入区462。初步的晕轮注入区462基本上与半导体衬底410具有相同的导电类型。

参考图57，使用栅极图形430作为离子注入掩模，将第一杂质注入到半导体衬底410的表面418中，形成具有第一浓度的初步的轻掺杂杂质区487。这里，初步的轻掺杂杂质区487分别位于初步的晕轮注入区462中。

参考图58，使用蚀刻气体部分地蚀刻初步的晕轮注入区462和初步的轻掺杂杂质区487，形成具有{111}晶面的侧面414和{100}晶面的底面416的凹槽412。同时，靠近凹槽412的侧面414形成晕轮注入区460，并且在晕轮注入区460中形成轻掺杂杂质区485。这里，通过凹槽412露出第一隔离物442的底面。晕轮注入区460和轻掺杂杂质区485与凹槽412的侧面414接触。蚀刻气体包括HCl以及GeH₄、SiH₄和SiH₂Cl₂中的至少一种。在与实施例8基本相同的蚀刻条件下进行蚀刻初步的晕轮注入区462和初步的轻掺杂杂质区487的蚀刻工艺。

参考图59，将第二杂质注入到凹槽412的底面416中，形成具有高于第一浓度的第二浓度的第一重掺杂杂质区480。第二杂质的例子包括碳、硼、磷等。

参考图60，将包含硅-锗的源气体引入到凹槽412上，从而硅-锗从凹槽412的侧面414和底面416外延生长。因此，形成外延层450以填满凹槽412。因为凹槽412具有{111}晶面的侧面414和{100}晶面的底面416，所以外延层450分别至此具有不同结构，其中第一晶体结构450a沿[111]方向从侧面414生长，第二晶体结构450b沿[100]方向从底面416生长。

包含硅-锗的源气体和包括碳、硼或磷的杂质可以同时引入到凹槽412上，由此形成用第三杂质掺杂的外延层450。外延层450具有基本上对应于第二重掺杂杂质区的边界。

或者，包括碳、硼或磷的第三杂质可以注入到外延层450中，形成具有不同于外延层450的侧面的第二重掺杂杂质区470。第二重掺杂杂质区470的每个侧面设置在栅极图形430的中心部分与外延层450的侧面之间。

参考图61，在第一隔离物442上形成第二隔离物444，在栅极图形430的侧壁上形成间隔部件。使用例如氮化硅的氮化物形成每个第二隔离物444。由此，在衬底410上形具有间隔部件和括栅极图形430的栅极结构420。第二隔离物444分别设置在外延层450上。然后，形成第二隔离物444，由此在衬底410上完成本实施例的晶体管。

实施例14

本发明第十四实施例的晶体管300a除升高的外延层之外，包括与实施例8中的晶体管基本上相同的元件。由此，不再重复与本实施例的晶体管300a有关的更进一步的详细说明。

图62是说明根据本实施例的晶体管的剖面图。

参考图62，与实施例8相反，升高的外延层355具有高于半导体衬底310的表面318的表面，其中外延层350具有基本上与半导体衬底310的表面318相同的表面。

在本实施例中，制造晶体管300a的方法除形成升高的外延层355的工艺之外，基本上与参考图29到33介绍的上述方法相同。

现在参考图62，将包含硅-锗的源气体，例如，包括GeH₄、SiH₄或SiH₂Cl₂的气体，在与实施例8相比较长时间引入到凹槽312上。硅-锗从凹槽312的侧面314和底面316外延生长，从而形成升高的外延层355填满凹槽312并向上扩张。每个升高的外延层355至此具有不同的结构，其中第一晶体结构355a沿[111]方向从侧面314生长，第二晶体结构355b沿[100]方向从底面316生长。并且，升高的外延层355具有高于半导体衬底310的表面318的表面。

或者，包含硅-锗的源气体和包括碳、硼或磷的第三杂质可以同时引入到凹槽312上，由此形成用第三杂质掺杂的升高的外延层355。

结果，在衬底310上形成晶体管300a，以包括具有基本上对应于升高的外延层355的侧面的边界的第二重掺杂杂质区。第二重掺杂杂质区对应于晶体管300a的源极/漏极区。

或者，在其中如上所述不掺杂第三杂质形成升高的外延层355之后，将第三杂质注入到升高的外延层355中，由此形成对应于源极/漏极区的升高的杂质区。

实施例15

本发明第十五实施例的晶体管300b除栅极结构320b之外，包括与实施例8中的晶体管300基本上相同的元件。由此，不再重复与本实施例的晶体管有关的更进一步的详细说明。

图63是说明根据本实施例的晶体管300b的剖面图。

参考图63，本实施例的晶体管300b包括半导体衬底310、在半导体衬底310上形成的栅极结构320b、在栅极结构320b两侧形成的两个外延层350、在外延层350的侧面部分形成的轻掺杂杂质区385、在外延层350下面形成的第一重掺杂杂质区380和在外延层350中形成的第二重掺杂杂质区。

栅极结构320b包括在半导体衬底310的第一表面318上形成的栅极图形330b，和在栅极图形330b的侧壁上形成的间隔部件。栅极图形330b包括在半导体衬底310的第一表面318上形成的栅极绝缘层图形332、在栅极绝缘层图形332上形成的导电层图形334和在导电层图形334上形成的外延栅极层338。

这里，外延栅极层338与外延层350一起生长。由此，外延栅极层338包括与外延层350基本上相同的材料。

在本实施例中，本实施例的晶体管300b包括轻掺杂杂质区385和第一重掺杂杂质区380。或者，在本实施例的晶体管300b中可以不采用轻掺杂杂质区385和第一重掺杂杂质区380。

图64到69是说明制造图63中的晶体管300b的方法的剖面图。

参考图64，在半导体衬底310上的第一表面318上形成绝缘层(未示出)，例如，氧化层。在绝缘层上形成导电层(未示出)，例如钨的金属。在导电层上形成光致抗蚀剂图形(未示出)。使用光致抗蚀剂图形作为蚀刻掩模部分蚀刻导电层和绝缘层，形成栅极绝缘层图形332和导电层图形334。

参考图65，使用导电层图形334作为离子注入掩模，将第一杂质注入到半导体衬底310的表面318中，形成具有第一浓度的初步的轻掺杂杂质区387。

参考图66，在栅极绝缘层图形332、导电层图形334和半导体衬底310上形成第一氮化硅层(未示出)。部分蚀刻第一氮化硅层，以在导电层图形334的侧壁上形成第一隔离物342。在导电层图形334、第一隔离物342和半导体衬底310上形成第二氮化硅层(未示出)。部分蚀刻第二氮化硅层，分别在第一隔离物342上形成第二隔离物344。

参考图67，蚀刻靠近导电层图形334两侧的表面318部分，在表面318部分形成凹槽312。通过使用蚀刻气体的干蚀刻工艺形成凹槽312。蚀刻气体包括HCl以及GeH₄、SiH₄和SiH₂Cl₂中的一种。在与实施例8中介绍的基本相同的蚀刻条件下进行形成凹槽312的干蚀刻工艺。凹槽312具有{111}晶面的侧面314和{100}晶面的底面316。当通过部分蚀刻衬底310形成凹槽312时，部分除去初步的轻掺杂杂质区387，形成轻掺杂杂质区385。这里，通过凹槽312露出第一和第二隔离物342和344的底面。

参考图68，将第二杂质注入到凹槽312的底面316中，形成具有高于第一浓度的第二浓度的第一重掺杂杂质区380。第二杂质的例子包括碳、硼、磷等。

参考图69，将含有硅-锗的源气体引入到凹槽312上。硅-锗从凹槽312的侧面314和底面316外延生长，由此分别在凹槽312中形成外延层350。同时，从导电层图形334的表面生长硅-锗，在导电层图形334上形成外延栅极层338，由此完成包括依次层叠的栅极绝缘层图形332、导电层图形334和外延栅极层338的栅极图形330b。结果，完成了包括栅极图形330b以及第一和第二隔离物342和344的栅极结构320b。

包含硅-锗的源气体和包括碳、硼或磷的杂质可以同时引入到凹槽312上，由此形成用第三杂质掺杂的外延层350。由此，在栅极结构320b的两侧形成对应于第一重掺杂杂质区380和第二重掺杂杂质区的源极/漏极区。结果，在衬底310上形成晶体管300b，包括具有基本上对应于升高的外延层355的侧面的边界的第二重掺杂杂质区。

制造晶体管

制造根据实施例15的晶体管

根据参考图64到68说明的方法制造在图63中所示的晶体管300b。具体地，在半导体衬底310的{100}晶面的第一表面上依次形成栅极绝缘层332和导电层。部分蚀刻导电层形成导电层图形334。使用导电层图形334作为离子注入掩模将第一杂质注入到半导体衬底310中，形成初步的轻掺杂杂质区387。在导电层图形334的侧壁上依次形成第一和第二隔离物342和344。部分蚀刻在导电层图形334两侧的半导体衬底310部分，形成具有{111}晶面的侧面314和{100}晶面的底面316的凹槽312。同时，部分除去初步的轻掺杂杂质区387，形成轻掺杂杂质区385。将第二杂质注入到凹槽312的底面316中，形成第一重掺杂杂质区380。硅-锗引入到半导体衬底310上。硅-锗从凹槽312的侧面314和底面316以及导电层图形334的表面外延生长，形成外延层350和外延栅极层338。第三杂质注入到外延层350中，以形成第二重掺杂杂质区。

比较例1

图70是说明根据比较例1的晶体管500的剖面图。参考图70，晶体管500包括半导体衬底510、在半导体衬底510上形成的栅极结构520、在栅极结构520两侧形成的重掺杂杂质区570和在重掺杂杂质区570的侧面部分形成的轻掺杂杂质区585。

制造图70中的晶体管500作为比较例1。具体地，在半导体衬底510上依次形成栅极绝缘层532、导电层和硬掩模层。部分蚀刻导电层和硬掩模层，形成包括依次层叠的栅极绝缘层532、导电层图形534和硬掩模层图形536的栅极图形530。使用栅极图形530作为离子注入掩模将第一杂质注入到半导体衬底510中，形成初步的轻掺杂杂质区585。在栅极图形530的侧壁上依次形成第一和第二隔离物542和544，形成栅极结构520。将第二杂质注入到半导体衬底510中，形成重掺杂杂质区570，由此完成比较例1的晶体管500。

比较例2

图71是说明根据比较例2的晶体管600的剖面图。晶体管600除制造晶体管600的方法与图63中的晶体管不同之外，包括与图63中的晶体管基本上相同的元件。由此，在此省略关于图71中的晶体管600的更进一步的说明。

制造图71中的晶体管600作为比较例2。具体地，在半导体衬底610的{100}晶面的第一表面618上依次形成栅极绝缘层632和导电层。部分蚀刻导电层形成导电层图形634。使用导电层图形634作为离子注入掩模将第一杂质注入到半导体衬底610中，形成初步的轻掺杂杂质区。在导电层图形634的侧壁上依次形成第一和第二隔离物642和644。将第二杂质注入到半导体衬底610中，形成第一初步的重掺杂杂质区。部分蚀刻在导电层图形634两侧的半导体衬底610部分，以形成具有{111}晶面的侧面614和{100}晶面的底面616的凹槽612。同时，部分除去初步的轻掺杂杂质区和第一初步的重掺杂杂质区，形成轻掺杂杂质区685和第一重掺杂杂质区680。硅-锗引入到半导体衬底610上。硅-锗从凹槽612的侧面614和底面616以及导电层图形634的表面外延生长，形成外延层650和外延栅极层638。将第三杂质注入到外延层650中，形成第二重掺杂杂质区。

测量结漏电流和驱动电流增益

测量关于实施例15以及比较例1和2的晶体管的结漏电流和驱动电流增益。在图72中示出了测得的结漏电流和驱动电流增益。在图72中，横轴表示实施例15以及比较例1和2，左边的纵轴表示结漏电流(任意单位)，右边的纵轴表示驱动电流增益(％)。并且，画出水平分界线的较大的矩形表示结漏电流，图■表示驱动电流增益。

测量几个结漏电流。在结漏电流中，矩形的水平上部的线和水平下部的线分别表示25％值和75％值。并且，分界线表示中间值。此外，位于矩形上和下面的每个*分别表示最大值和最小值。每个*附近的两个细线分别表示5％值和95％值。矩形小方块□表示平均值。

驱动电流增益表示通过测量电流的量得到的改进结果。具体的，根据比较例1的晶体管的驱动电流增益作为0％的参考值，示出了驱动电流增益。驱动电流增益增加越大，电流的数量增加就越大。这意味着优异的离子注入效应。

如图72所示，实施例15和比较例1的每个晶体管都具有至多10^-16的结漏电流。相反，比较例2的晶体管具有不小于10^-16的结漏电流。即，在包括在形成第一杂质区之后形成凹槽的比较例2的晶体管中产生了较大的结漏电流。相反，在包括在形成第一杂质区以前形成凹槽的实施例15的晶体管中产生了小于比较例2中的晶体管的结漏电流。由此，应当注意，根据本发明实施例15的晶体管具有减小的结漏电流。

并且，由驱动电流增益看来，比较例2的晶体管与比较例1中的晶体管相比具有大约15％的驱动电流增益。相反，实施例15的晶体管与比较例1中的晶体管相比具有大约20％的驱动电流增益。

因此，虽然比较例2的晶体管与比较例1中的晶体管相比具有改进的驱动电流增益，但是比较例2的晶体管具有较大的结漏电流。虽然实施例15的晶体管具有基本上类似于比较例1中的晶体管的结漏电流，但是实施例15的晶体管与比较例1和2中的晶体管相比具有改进的驱动电流增益。

测量导通电流和关断电流

测量了关于实施例15以及比较例1和2的晶体管的导通电流和关断电流。在图73中示出了测得的导通电流和关断电流。在图73中，横轴表示导通电流，纵轴表示关断电流。并且，□表示根据比较例1的晶体管的电流，△表示根据比较例2的晶体管的电流，■表示根据实施例15的晶体管的电流。

如图73所示，导通电流相对于关断电流的比值越高，晶体管的工作可靠性就越高。当基本上同样的关断电流加到晶体管上时，实施例15的晶体管具有最高的导通电流，比较例1的晶体管具有最低的导通电流。由此，注意到，本发明的晶体管改进了工作可靠性。

测量阈值电压

测量了关于实施例15以及比较例1和2的晶体管的阈值电压。在图74中示出了测得的阈值电压。在图74中，横轴表示栅极长度，纵轴表示阈值电压。此外，线‘a’表示实施例15中的晶体管的阈值电压，线‘b’表示比较例1中的晶体管的阈值电压，线‘c’表示比较例2中的晶体管的阈值电压。

如图74所示，可以看到，对于基本上相同的栅极长度，实施例15的晶体管具有高于比较例1和2的阈值电压。因此，因为本发明的晶体管与较例1和2中的晶体管相比具有较高的阈值电压，所以本发明的晶体管具有改进的工作可靠性。

根据本发明，外延层具有不同结构，其中第一晶体结构沿[111]方向从{111}晶面的侧面生长，第二晶体结构沿[100]方向从{100}晶面的底面生长。因此，晶体管的杂质区具有{111}晶面的侧面，从而防止在杂质区之间产生的短沟道效应。

并且，本发明的晶体管具有较低的结漏电流、较高的导通电流相对于关断电流的比值、较高的阈值电压，从而本发明的晶体管具有改进的电特性。

虽然参考本发明的优选实施例详细地显示和介绍了本发明，但是本领域的技术人员应当理解，在此可以在形式和细节上做出各种改变而不脱离权利要求书所定义的本发明的精神和范围。

Claims (46)

1.一种晶体管，包括：

半导体衬底，具有{100}晶面的第一表面、高度低于所述第一表面的{100}晶面的第二表面和将所述第一表面连接到所述第二表面的{111}晶面的第三表面；

在所述第二表面下面形成的第一重掺杂杂质区；

在所述第一表面上形成的栅极结构；

在所述第二表面和所述第三表面上形成的外延层；以及

靠近所述栅极结构两侧形成的第二重掺杂杂质区。

2.如权利要求1的晶体管，还包括在所述第三表面下面形成的轻掺杂杂质区。

3.如权利要求1的晶体管，其中所述栅极结构包括：

在所述第一表面上形成的栅极绝缘层图形；以及

在所述栅极绝缘层图形上形成的导电图形。

4.如权利要求3的晶体管，还包括在所述导电层图形上形成的硬掩模层图形。

5.如权利要求3的晶体管，还包括在所述导电层图形上形成的外延栅极层。

6.如权利要求5的晶体管，其中所述外延栅极层包括硅-锗。

7.如权利要求3的晶体管，还包括在所述导电层图形的侧壁上依次形成的第一隔离物和第二隔离物。

8.如权利要求7的晶体管，其中所述第三表面设置在所述第一隔离物和所述第二隔离物下面。

9.如权利要求1的晶体管，其中所述外延层包括硅-锗。

10.如权利要求1的晶体管，其中所述第二重掺杂杂质区包括基本上对应于所述半导体衬底的第三表面的侧面。

11.如权利要求1的晶体管，其中所述第二重掺杂杂质区包括在所述半导体衬底的第三表面与所述栅极结构的中心部分之间的侧面。

12.如权利要求1的晶体管，还包括在靠近所述半导体衬底的第三表面的半导体衬底的部分形成的晕轮注入区，所述晕轮注入区防止在所述第二重掺杂杂质区中的杂质扩散到所述半导体衬底中，并且所述晕轮注入区具有不同于所述第二重掺杂杂质区的导电类型。

13.如权利要求1的晶体管，其中所述外延层包括沿[111]方向从所述{111}晶面的第三表面生长的第一晶体结构，和沿[100]方向从所述{100}晶面的第二表面生长的第二晶体结构。

14.如权利要求1的晶体管，其中所述外延层包括高于所述半导体衬底的第一表面的表面。

15.一种晶体管，包括：

半导体衬底，具有{100}晶面的第一表面、高度低于所述第一表面的{100}晶面的第二表面和将所述第一表面连接到所述第二表面的{111}晶面的第三表面；

在所述第一表面上形成的栅极结构，所述栅极结构包括在第一表面上形成的栅极绝缘层、在所述栅极绝缘层上形成的导电层图形和在所述导电层图形上形成的外延栅极层；

在所述第二表面和第三表面上形成的外延层；以及

靠近所述栅极结构两侧形成的杂质区。

16.如权利要求15的晶体管，其中所述栅极结构还包括在导电层图形的侧壁上依次形成的第一隔离物和第二隔离物。

17.如权利要求16的晶体管，其中所述第三表面设置在所述第一隔离物和所述第二隔离物下面。

18.如权利要求15的晶体管，其中所述外延层包括硅-锗。

19.如权利要求15的晶体管，其中所述杂质区包括基本上对应于半导体衬底的第三表面的侧面。

20.如权利要求15的晶体管，其中所述杂质区包括在所述半导体衬底的第三表面与所述栅极结构的中心部分之间的侧面。

21.如权利要求15的晶体管，还包括在靠近所述半导体衬底第三表面的半导体衬底部分形成的晕轮注入区，所述晕轮注入区防止在所述杂质区中的杂质扩散到半导体衬底中，并且所述晕轮注入区具有不同于所述杂质区的导电类型。

22.如权利要求15的晶体管，其中所述外延层包括沿[111]方向从所述{111}晶面的第三表面生长的第一晶体结构，和沿[100]方向从所述{100}晶面的第二表面生长的第二晶体结构。

23.如权利要求15的晶体管，其中所述外延层包括高于所述半导体衬底的第一表面的表面。

24.一种制造晶体管的方法，包括：

提供半导体衬底，所述半导体衬底具有{100}晶面的第一表面、高度低于所述第一表面的{100}晶面的第二表面和将所述第一表面连接到所述第二表面的{111}晶面的第三表面；

在所述第一表面上形成栅极结构；

使用所述栅极结构作为离子注入掩模将第一杂质离子注入到所述第二表面中，以形成第一重掺杂杂质区；

在所述第二表面和所述第三表面上生长外延层；以及

将第二杂质注入到所述外延层中，以形成第二重掺杂杂质区。

25.如权利要求24的方法，在形成所述第一重掺杂杂质区以前，还包括使用所述栅极结构作为离子注入掩模将第三杂质注入到所述第二表面中，形成轻掺杂杂质区。

26.如权利要求24的方法，其中形成所述栅极结构包括：

在所述第一表面上形成栅极绝缘层图形；以及

在所述栅极绝缘层图形上形成导电图形。

27.如权利要求26的方法，还包括在所述导电层图形上形成硬掩模层图形。

28.如权利要求26的方法，还包括在所述导电层图形上生长外延栅极层。

29.如权利要求28的方法，其中所述外延栅极层与所述外延层同时生长。

30.如权利要求26的方法，还包括在所述导电层图形的侧壁上依次形成第一隔离物和第二隔离物，其中所述第三表面设置在所述第一隔离物和所述第二隔离物下面。

31.如权利要求26的方法，其中在大约500到大约700℃的温度下使用包括HCl以及GeH₄、SiH₄和SiH₂Cl₂中的至少一种的蚀刻气体，通过部分蚀刻所述半导体衬底形成所述第二表面和第三表面。

32.如权利要求31的方法，在部分蚀刻所述半导体衬底之前，还包括将晕轮掺杂剂注入到所述半导体衬底中，形成初步的晕轮注入区，并且当部分蚀刻所述半导体衬底时部分除去初步的晕轮注入区，以形成与所述半导体衬底的第三表面接触的晕轮注入区，所述晕轮注入区防止所述第二杂质扩散到所述半导体衬底中。

33.如权利要求24的方法，其中所述外延层包括硅-锗。

34.如权利要求24的方法，其中所述第二杂质注入到所述外延层中，同时进行外延层生长。

35.一种制造晶体管的方法，包括：

提供半导体衬底，所述半导体衬底具有{100}晶面的第一表面、高度低于所述第一表面的{100}晶面的第二表面和将所述第一表面连接到所述第二表面的{111}晶面的第三表面；

在所述第一表面上形成栅极图形，所述栅极图形包括依次在所述第一表面上形成的栅极绝缘层、导电层图形和外延栅极层；

在所述第二表面和第三表面上生长外延层；以及

将第一杂质注入到所述外延层中，形成第一重掺杂杂质区。

36.如权利要求35的方法，在生长外延层以前，还包括使用所述栅极结构作为离子注入掩模将第二杂质注入到半导体衬底中，以形成轻掺杂杂质区。

37.如权利要求35的方法，其中所述外延层的生长与所述外延栅极层从导电层图形的生长同时进行。

38.如权利要求35的方法，其中通过部分蚀刻所述半导体衬底形成所述第二表面和第三表面。

39.如权利要求38的方法，在部分蚀刻所述半导体衬底之前，还包括将晕轮掺杂剂注入到所述半导体衬底中形成初步的晕轮注入区，并且当部分蚀刻所述半导体衬底时部分除去所述初步的晕轮注入区，以形成与所述半导体衬底的第三表面接触的晕轮注入区，所述晕轮注入区防止所述第一杂质扩散到半导体衬底中。

40.一种制造晶体管的方法，包括：

在半导体衬底的{100}晶面的表面上形成绝缘层和导电层图形；

在所述导电层图形的侧壁上形成第一隔离物；

在所述第一隔离物上形成第二隔离物；

蚀刻靠近所述导电层图形两侧的半导体衬底部分，以形成包括高度低于所述表面的{100}晶面底面和连接所述表面与底面的{111}晶面的侧面的凹槽，所述凹槽露出导电层图形、第一隔离物和第二隔离物的一部分；

将第一杂质注入到所述凹槽的底面中，形成第一重掺杂杂质区；

在所述凹槽中生长外延层与从所述导电层图形生长外延栅极层同时进行；以及

将第二杂质注入到外延层中，形成第二重掺杂杂质区。

41.如权利要求40的方法，在形成所述第一隔离物以前，还包括使用所述导电层图形作为离子注入掩模，将第三杂质注入到所述半导体衬底中，形成轻掺杂杂质区。

42.如权利要求40的方法，在形成所述第二隔离物之前，还包括将晕轮掺杂剂注入到所述半导体衬底中形成初步的晕轮注入区，并且当部分蚀刻所述半导体衬底时部分除去所述初步的晕轮注入区，以形成与所述半导体衬底的第三表面接触的晕轮注入区，所述晕轮注入区防止所述第二杂质扩散到所述半导体衬底中。

43.如权利要求40的方法，其中所述第二杂质注入到半导体衬底中，同时进行半导体衬底的生长。

44.一种制造晶体管的方法，包括：

在半导体衬底的{100}晶面的表面上形成绝缘层和导电层图形；

在所述导电层图形的侧壁上形成第一隔离物；

蚀刻靠近所述栅极图形两侧的半导体衬底部分，以形成包括高度低于所述表面的{100}晶面底面和连接所述表面与底面的{111}晶面的侧面的凹槽，所述凹槽露出栅极图形、第一隔离物和第二隔离物的一部分；

将第一杂质注入到所述凹槽的底面中，形成第一重掺杂杂质区；

在所述凹槽中生长外延层与从所述导电层图形生长外延栅极层同时进行；

在所述第一隔离物和所述外延层上形成第二隔离物；以及

将第二杂质注入到所述外延层中，形成第二重掺杂杂质区。

45.如权利要求44的方法，在形成所述第一隔离物以前，还包括使用所述导电层图形作为离子注入掩模，将第三杂质注入到所述半导体衬底中，形成轻掺杂杂质区。

46.如权利要求44的方法，在形成所述第二隔离物之前，还包括将晕轮掺杂剂注入到所述半导体衬底中形成初步的晕轮注入区，并且当部分蚀刻所述半导体衬底时部分除去所述初步的晕轮注入区，以形成与所述半导体衬底的第三表面接触的晕轮注入区，所述晕轮注入区防止所述第二杂质扩散到所述半导体衬底中。

Images