[go: up one dir, main page]

CN1770319A - 存储装置及半导体装置 - Google Patents

存储装置及半导体装置 Download PDF

Info

Publication number
CN1770319A
CN1770319A CN200510107643.7A CN200510107643A CN1770319A CN 1770319 A CN1770319 A CN 1770319A CN 200510107643 A CN200510107643 A CN 200510107643A CN 1770319 A CN1770319 A CN 1770319A
Authority
CN
China
Prior art keywords
memory
resistance value
state
potential
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510107643.7A
Other languages
English (en)
Other versions
CN100481254C (zh
Inventor
八野英生
冈崎信道
大塚涉
对马朋人
相良敦
中岛智惠子
森宽伸
长尾一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1770319A publication Critical patent/CN1770319A/zh
Application granted granted Critical
Publication of CN100481254C publication Critical patent/CN100481254C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种存储装置，包括存储器件，所述存储器件每个都具有存储元件，所述存储元件具有如下特性：不低于第一阈值信号的电信号的施加，允许存储元件从高电阻值状态转换到低电阻值状态，以及不低于第二阈值信号的电信号的施加，允许存储元件从低电阻值状态转换到高电阻值状态，所述第二阈值信号具有与第一阈值信号不同的极性；所述存储器件每个都具有电路元件，与存储元件串联以作为负载，其中，存储器件以矩阵排列，且每个存储器件的端子之一与公共线连接；并且其中向公共线施加在电源电势和接地电势之间的中间电势。

Description

存储装置及半导体装置
技术领域
本发明涉及一种存储装置和半导体装置。更具体地说，本发明涉及一种由存储器件构成的存储装置和半导体装置，所述存储器件每个都使用根据电阻状态存储和保持信息的存储元件。
背景技术
在诸如计算机的信息器件中，具有高操作速度的高密度DRAM(动态随机存取存储器)被作为随机存取存储器而广泛使用。
然而，因为DRAM是易失性存储器，其在断电时会丢失信息，所以希望有一种非易失性存储器，其在断电后能保持信息。
作为被认为有前途的非易失性存储器，已提出FeRAM(铁电随机存取存储器)、MRAM(磁阻随机存取存储器)、相变存储器、以及诸如PMC(可编程金属敷镀(metallization)单元)和RRAM的电阻改变型存储器。
上述存储器能在不供电的情况下将写入的信息保持很长时间。此外，考虑到在上述存储器的情况下，它们的非易失性能够使得刷新操作是不必要的，且能够减少功率消耗。
此外，诸如PMC和RRAM的电阻改变型非易失性存储器具有比较简单的构造，其中，具有通过施加电压或电流而使电阻值改变的性质的材料被用于存储和保持信息的存储层，并且提供两个电极以使得存储层被夹在其间，且电压或电流被施加到这两个电极上。因此，能容易地达到存储元件的小型化。
PMC具有一种结构，其中包含预定金属的离子导体被夹在两个电极之间，此外，PMC利用了这样的性质，即当使得包含在离子导体中的金属被包含在两个电极中的任何一个中，且向两个电极之间施加电压的时候，诸如电阻或电容的离子导体的电特性被改变。
更具体地说，离子导体由硫化物和金属的固溶体构成(例如，无定形GeS或无定形GeSe)，并且两电极中的任意一个都包含Ag、Cu或Zn(例如，参见专利文件1)。
作为RRAM的构造，例如，这里介绍一种构造，其中多晶PrCaMnO3薄膜被夹在两个电极之间，并且通过施加电压脉冲或电流脉冲，作为记录膜的PrCaMnO3的电阻值被很大地改变(例如，参见非专利文件1)。另外，在信息的记录(写入)时间和擦除时间，施加极性不同的电压脉冲。
此外，作为RRAM的另一种构造，例如，这里介绍一种构造，其中掺有微量Cr的SrZrO3(单晶或多晶)被夹在两个电极之间，并且通过使得电流从这些电极流动而改变记录膜的电阻(例如，参见非专利文件2)。
在该非专利文件2中，示出了存储层的I-V特性，且记录和擦除的阈值电压是±5V。在该构造中，电压脉冲的应用也使得能够记录和擦除。必要的脉冲电压是±1.1V，且电压脉冲的宽度是2ms。此外，能达到高速的记录和擦除，且报告有在100ns的电压脉冲宽度上的操作。在这种情况下，必要的脉冲电压是±5V。
然而，目前，对于FeRAM来说很难执行非破坏性的读取，并且因为它执行了破坏性的读取，就使得读取速度较慢。此外，因为依照读取或记录的极性反转(reversal)受次数的限制，所以写入也受次数的限制。
此外，因为MRAM需要用于记录的磁场，而且流经导线的电流产生磁场，所以在记录中必需大量的电流。
此外，相变存储器是其中施加相同极性和不同幅度的电压脉冲以执行记录的存储器。因为该相变存储器通过利用温度来执行切换，所以存在其对环境温度变化敏感的问题。
此外，在专利文件1中所述的PMC，其无定形GeS或无定形GeSe的结晶温度大约是200℃，而离子导体的结晶化恶化了该性质。因此，PMC不利的是不能经受在制造存储元件的步骤中的高温，例如，在形成CVD绝缘膜、保护膜等的步骤中的高温。
另外，因为在非专利文件1和非专利文件2中描述的在RRAM的构造中提出的存储层的材料都是晶体，所以RRAM存在一些问题：大约600℃左右的热处理是必要的；极难制造所提出的材料的单晶体；因为多晶的使用带来了晶界(grain boundary)的影响，而使最小化困难等。
此外，在上述RRAM中，提出施加脉冲电压用来进行信息的记录和擦除。但是，在所提出的构造中，取决于所施加的脉冲电压的脉冲宽度，存储层的电阻值在记录后被改变。在记录之后电阻值对记录的脉冲宽度的这样的依赖性间接意味着，即使重复施加同一脉冲，电阻值也会被改变。
例如，在上述非专利文件1中，报告了在施加相同极性的脉冲的情况下，取决于脉冲宽度，记录后的电阻值被很大改变。电阻值具有如下特性：在不宽于50ns的短脉冲宽度的情况下，由记录导致的电阻变化率较低；在不短于50ns的长脉冲宽度的情况下，由于脉冲宽度变得更长，所以相反地电阻值接近记录前的电阻值，而不是在某一值上饱和。此外，非专利文件1介绍了存储器结构的特征，其中，用于访问控制的各个存储层和MOS晶体管被串联，并以阵列排列。这里，报告了当脉冲宽度在10ns到100ns的范围内变化时，记录后存储层的电阻值根据脉冲宽度而改变。在脉冲宽度更长的情况下，由于存储层的性质，预计电阻会再次减小。
即，在RRAM中，因为记录后的电阻值取决于脉冲电压的幅度和脉冲宽度，所以脉冲电压的幅度和脉冲宽度的波动导致记录后电阻值的波动。
因此，具有比大约100ns更短的脉冲宽度的脉冲电压具有由记录导致的低的电阻变化率，并且容易受到记录后电阻值波动的影响。所以，执行稳定的记录是困难的。
因此，当以这样的短脉冲电压记录时，为了确保记录，需要执行在记录后检查信息的内容的处理(核查)。
例如，在记录之前，对记录在存储元件上的信息的内容(存储层的电阻值)执行读取和检查处理，并与所检查的内容(电阻值)和将被记录的内容(电阻值)之间的关系对应地来执行记录。或者，例如，在记录之后，对记录在存储元件上的信息的内容执行读取和检查处理，且当所检查的电阻与所希望的电阻值不同时，执行重新记录以把电阻值校正为所希望的值。
上述处理使得记录所需的时间更长，并因此使得难以高速盖写数据等。
为了解决上述问题，提出一种包括具有存储元件的存储单元的存储装置，所述存储元件具有如下特性：在两个端子之间施加不低于阈值电压的电压，改变了电阻值；电路元件与存储元件串联作为负载；并且存储装置具有如下特性，即当施加在存储元件和电路元件的各自的端子之间的电压不低于某一高于阈值电压的电压时，在存储元件被从高电阻值状态变到低电阻值状态之后的存储单元的存储元件和电路元件的组合电阻值变成几乎稳定的值，且不管电压的幅度(参见专利文件2)。该存储装置实现了稳定的记录，并缩短了信息记录所需的时间。
[专利文件1]日本专利申请翻译公报No.2002-536840
[非专利文件1]“Novel Colossal Magnetoresistive Thin Film NonvolatileResistance Random Access Memory(RRAM)”by W.W.Zhuang et.al.，TechnicalDigest“International Electron Devices Meeting”，2002，pp.193(“新型巨磁阻薄膜非易失性电阻随机存取存储器(RRAM)”，W.W.Zhuang等著，“国际电子器件会议”技术文摘，2002，193页)
[非专利文件2]“Reproducible switching effect in thin oxide films for memoryapplications”，by A.Beck et.al.，Applied Physics Letters，2000，Vol.77，pp.139-141(“用于存储器应用的在薄氧化膜上的可再生转换效应”，A.Beck等著，应用物理文选，2000，77卷，139-141页)
[专利文件2]日本专利申请说明书No.2004-22121
当把存储元件从高电阻值状态改变到低电阻值状态的操作被定义为写入，且把存储元件从低电阻值状态改变到高电阻值状态的操作被定义为擦除时，为了实现在专利文件2中描述的存储装置中的写入和擦除，需要限定施加到存储单元的电压范围，并且向存储单元施加在预定范围内的电压，使得能够在存储装置中进行写入和擦除。
发明内容
根据上述问题而完成本发明，并且存在提供这样的存储装置和半导体装置的需要，所述存储装置和半导体装置使得能够在实现写入和擦除的同时稳定地记录，且能缩短信息记录所需的时间。
为了完成上述需要，根据本发明的一个实施例的存储装置包括存储器件，所述存储器件的每个具有存储元件，所述存储元件具有如下特性：不低于第一阈值信号的电信号的施加允许存储元件从高电阻值状态转移到低电阻值状态；不低于第二阈值信号的电信号的施加允许存储元件从低电阻值状态转移到高电阻值状态，所述第二阈值信号具有与第一阈值信号不同的极性；以及电路元件与存储元件串联以作为负载，其中，存储器件以矩阵排列，且每个存储器件的一个端子与公共线连接，在电源电势和接地电势之间的中间电势被施加到公共线。
这里，被施加到每个存储器件的端子上的公共电势被设置为中间电势，所述中间电势是在从接地电势到电源电势的范围内的预定电势(不包括接地电势和电源电势)，其使得能够进行存储元件的写入和擦除。
更具体地说，中间电势被设置在这样的范围内：其中，向存储元件的不低于第一阈值信号的电信号的施加允许存储元件的电阻值从高状态改变到低状态，因而使得能够向存储元件中写入。此外，中间电势被设置在这样的范围内：其中，通过施加不低于第一阈值信号的电信号而达到低电阻值状态的存储元件能够从低电阻值状态转移到高电阻值状态，因而使得能够对存储元件进行擦除。即，中间电势被设置到这样的范围，其中，向存储元件的不低于第一阈值信号的电信号的施加允许存储元件的电阻值从高状态改变到低状态，同时，通过施加不低于第一阈值信号的电信号而达到低电阻值状态的存储元件能够从低电阻值状态转移到高电阻值状态，因而使得能够对存储元件进行写入和擦除。
如果不管向存储元件的不低于第二阈值信号的电信号的施加，则通过施加不低于第一阈值信号的电信号而达到低电阻值状态的存储元件不能够从低电阻值状态转移到高电阻值状态，不能够对已经被执行写入的存储元件进行擦除。
此外，存储元件以这样的方式被构造，即存储层被第一电极和第二电极夹在中间，并且在第一电极和第二电极之间的不低于第一阈值信号的电信号的施加允许存储元件从高电阻值状态转移到低电阻值状态，并且在第一电极和第二电极之间的不低于第二阈值信号的电信号的施加允许存储元件从低电阻值状态转移到高电阻值状态。
为了满足上述需要，根据本发明的另一个实施例的半导体装置具有包括存储器件的存储装置，所述存储器件的每个具有存储元件，所述存储元件具有如下特性：不低于第一阈值信号的电信号的施加允许存储元件从高电阻值状态转移到低电阻值状态；不低于第二阈值信号的电信号的施加允许存储元件从低电阻值状态转移到高电阻值状态，所述第二阈值信号具有与第一阈值信号不同的极性；以及电路元件与存储元件串联以作为负载，其中，存储器件以矩阵排列，且每个存储器件的一个端子被连接到公共线，在电源电势和接地电势之间的中间电势被施加到公共线。
这里，提供电势提供装置，用于向每个存储器件的端子施加作为公共电势的中间电势，使得能够进行存储元件的写入和擦除。
在本发明的上述存储装置和半导体装置中，当实现写入和擦除时，能执行稳定的信息的记录，且能缩短记录信息所需的时间。
此后，将参照附图图解的本发明具体实施例而详细解释本发明的其它特征，以及由此而产生的优点。
附图说明
图1是图表，示出了用在应用了本发明的存储装置的一个例子中的存储元件的电流-电压变化；
图2A到2B是电路图，用来解释用在应用了本发明的存储装置的一个例子中的存储单元；
图3是电路图(1)，用来解释应用了本发明的存储装置的一个例子；
图4是电路图(2)，用来解释应用了本发明的存储装置的一个例子；
图5是电路图(3)，用来解释应用了本发明的存储装置的一个例子；
图6是电路图(4)，用来解释应用了本发明的存储装置的一个例子；
图7是电路图，用来解释如下现象的概念：写入后当即的存储元件的电阻根据存储元件内的电流流动而确定；
图8是图表，示出了在向存储元件写入后当即的电阻值和被施加到公共线的电势之间的关系；
图9是图表，示出了在存储元件的擦除使能最小电阻值和被施加到公共线的电势之间的关系；以及
图10是通过将图8中所示的图表和图9中所示的图表叠加而得到的图表。
具体实施方式
此后，将参照附图描述本发明的实施例，以帮助理解本发明。在本实施例中，在存储单元中使用电阻改变型存储元件(此后，称为存储元件)以构成存储装置。
图1是图表，示出了用在应用了本发明的存储装置的一个例子中的存储元件的电流-电压(I-V)变化。
作为具有如图1中所示的I-V特征的存储元件，这里示例地举出一种存储元件，被构造例如使得存储层被夹在第一电极和第二电极(例如，下电极和上电极)之间，并使得存储层由诸如稀土氧化物膜的无定形薄膜构成。
在该存储元件中，初始条件下的电阻值高(例如，MΩ或更高)，这是其中电流难以流动的状态。但是，当施加如图1所示的+1.1X[V]或更高的电压(例如，+0.5V)时，电流迅速增大，且电阻值降低(例如，几kΩ)。存储元件过渡到具有欧姆特征的状态，其中电流与电压成正比，即，电阻值呈现恒定值，且即使电压被归零，也保持该电阻值(低电阻值)。
此后，该操作被称为写入，且该状态被称为导电。在此时所施加的电压被称为写入电压阈值。
接下来，向存储元件施加具有与写入相反极性的电压，且所施加的电压被增大。然后，如图1所示，在-1.1X[V](例如，-0.5V)处，流过存储元件的电流迅速降低，即，电阻值迅速增大，且改变到如初始条件下的高电阻值(例如，1MΩ或更高)。这以后，即使电压被归零，也保持该电阻值(高电阻值)。
此后，该操作被称为擦除，且该状态被称为绝缘。此外，在此时所施加的电压被称为擦除电压阈值。
在该方式中，向存储元件的正负电压的施加允许存储元件的电阻值从几kΩ可逆变化到大约1MΩ。此外，当不向存储元件施加电压时，即，当电压是0V时，能得到导电和绝缘两种状态，且使得这两种状态分别与数据1和数据0对应，并且每个都作为一个位的数据而存储。
在图1中，所施加的电压的范围从-2X到+2X。即使所施加的电压增大而超出该范围，在用于应用了本发明的存储装置的一个例子中的存储元件内，电阻值也几乎不改变。
图2是电路图，用来解释用在应用了本发明的存储装置的一个例子中的存储单元。这里所示的存储单元C是通过将MOS晶体管T和存储元件A串联而构造出来的。因而，MOS晶体管不仅作为用于选择将被存取的存储元件的切换元件，而且如后面所述作为在写入时的对存储元件的负载。
此外，其构造使得，向连接至MOS晶体管的端子的相反侧上的存储元件的端子施加端电压V1，向连接至存储元件的端子的相反侧上的MOS晶体管的端子(例如，源极侧上的端子)施加端电压V2，向MOS晶体管的栅极施加栅极电压Vgs。
通过向构成存储单元的存储元件和MOS晶体管的端子上分别施加端电压V1和V2，在两个端子之间产生电势差V(＝|V2-V1|)。
希望在存储元件的写入时的电阻值与MOS晶体管的导通电阻处于相同电平或更高。这是因为如果在写入开始时的存储元件的电阻值低，则在端子之间施加的大部分电势差被施加到MOS晶体管，使得功率损失，且所施加的电压不能被有效地用来改变存储元件的电阻。然而，根据本实施例，因为在写入开始时的存储元件的电阻值充分高，所以大部分电压被施加到存储元件，使得不出现上述问题。
这里，在图2A和图2B中示出了基于存储元件和MOS晶体管的极性的存储器件的两种结构类型。
图2中存储器件中的每个箭头指示其极性，并示出了当在箭头方向施加电压时，存储元件从绝缘状态转移到导电状态，也就是，执行写入操作。
图3至图6是电路图，用来解释应用了本发明的存储装置的一个例子。通过将如图2所示的存储器件以矩阵排列而形成此处示出的每个存储器阵列。基于存储元件和MOS晶体管的极性与存储元件和MOS晶体管的排列之间的关系，可以考虑如图3、4、5和6所示的四种类型的存储器阵列结构。
这里，因为用于操作存储器阵列的方法在图3至图6中相同，所以用图3中的电路作为一个例子而给出该方法的描述。
如图3中所示的存储装置被构造使得在矩阵中排列(m+1)行和(n+1)列的存储器件，且如图2A和2B中所示的那样，通过将存储元件的一个端子与MOS晶体管(此处为源极)的一个端子连接而构造每个存储器件。
此外，MOS晶体管T(T00到Tmn)的栅极与字线W(W0到Wm)相连，MOS晶体管的另一个端子(漏极)与位线B(B0到Bn)相连，存储元件的另外一个端子与公共线S相连。
在如上所述而构造的存储装置中，可以例如以如下方式执行：(1)写入；(2)擦除；以及(3)读取。
(1)写入
以这样的方式执行存储单元的写入：向与存储单元对应的字线施加电源电压Vdd(2.5V)以在其上记录信息，向与存储单元对应的位线施加电源电压Vdd(2.5V)以在其上记录信息，向公共线施加电压Vdd/2(1.25V)，以把电压Vdd/2(1.25V)施加到存储元件，所述电压Vdd/2(1.25V)超过了写入电压阈值(0.5V)，以使得将存储元件从具有高电阻值(1MΩ或更高)的绝缘状态改变到具有低电阻值(几kΩ)的导电状态。
为了防止向不在其上记录信息的存储单元写入，向除了与将写入信息的存储单元对应的字线以外的字线施加0V，向除了与将记录信息的存储单元对应的位线以外的位线施加与公共线上相同的电势。
这里，只要向存储元件施加不低于写入电压阈值的电压，则施加到位线上的电势就不需要一直是Vdd。同样，只要向存储元件施加不低于写入电压阈值的电压，则施加到公共线的电势就不需要一直是Vdd/2。
(2)擦除
以这样的方式执行存储单元的擦除：向与存储单元对应的字线施加Vdd以从其擦除信息，向与存储单元对应的位线施加接地电势(0V)以从其擦除信息，向公共线施加Vdd/2，以在与写入相反的方向上向存储元件施加Vdd/2。在擦除的情况下，与写入不同，由存储元件的电阻和MOS晶体管的导通电阻的分压确定的电压被施加到存储元件，并超过了擦除电压阈值(-0.5V)，以使得从具有低电阻值(几kΩ)的导电状态改变到具有高电阻值(1MΩ或更高)的绝缘状态。
为了防止在不从其擦除信息的存储单元内进行擦除，向除了与将从其擦除信息的存储单元对应的字线以外的字线施加0V，向除了与将从其擦除信息的存储单元对应的位线以外的位线施加与公共线上相同的电势。
这里，只要向存储元件施加不低于擦除电压阈值的电压，则施加到位线的电势就不需要一直是接地电压。同样，只要向存储元件施加不低于擦除电压阈值的电压，则施加到公共线的电势不需要一直是Vdd/2。
至此，描述了对于一个存储单元执行写入或擦除以在其上记录信息或从其擦除信息的情况。在对与一个字线连接的多个存储器件执行写入或擦除的情况下，当写入时对每个位线施加Vdd，当擦除时施加0V。当既不执行写入也不执行擦除时，向每一个位线施加与公共线上相同的电势，此外，向每个存储器件施加0V。以此方式，执行所需的多个存储器的写入或擦除。因此，为了执行对于多个存储器件的写入或擦除，在写入和擦除操作时，公共线的电势需要相同。
在仅对存储器阵列中的一个存储单元执行写入或擦除的情况下，在写入和擦除操作时，公共电势不需要相同。为了高速连续地随机执行写入和擦除，优选地使写入和擦除操作时公共线的电势相同。
(3)读取
以这样的方式执行从存储单元上读取：向与存储单元对应的字线施加Vdd以从其读取信息，向与存储单元对应的位线施加Vdd/2+0.2V或Vdd/2-0.2V，以从其读取信息，向公共线施加Vdd/2。此时，因为在位线和源极线之间施加0.2V或-0.2V的电压，所以既不执行写入，也不执行擦除。只要在既不执行写入也不执行擦除的范围内，就可以向位线和源极线之间施加任何电压。
下面，当位线进入到悬空(floating)状态(高阻抗状态)时，(A)当存储元件在导电状态时，施加到位线的电势从Vdd/2±0.2V改变到施加到源极线的Vdd/2，以及(B)当存储元件在绝缘状态时，施加到位线的电势保持Vdd/2±0.2V。因此，由传感放大器来确定情况(A)和(B)之间的电压差，以确定存储元件的导电状态或绝缘状态。
向除了与将被读取的存储单元对应的字线以外的字线施加0V，向除了与将被读取的存储单元对应的位线以外的位线施加与公共线上相同的电势。然而，向除了与将被读取的存储单元对应的位线以外的位线施加Vdd/2±0.2V也没有问题。
在上述方式中，执行存储单元的写入、擦除和读取。接下来，将描述向公共线施加的最佳电势。
首先，从实验中得知，在写入本发明中使用的存储元件后当即的电阻对元件来说不是唯一值，而是根据写入后当即在存储元件中流动的电流而确定。图7是电路图，用来解释如下现象的概念，根据存储元件内流动的电流而确定写入后当即的存储元件的电阻，其中存储元件和负载电阻被串联。存储元件在绝缘状态，即在电阻值是1MΩ或更高的状态。
当以图7中的写入方向在两个端子X、Y之间施加的写入电压阈值是0.5V时，存储元件的电阻值比与其串联的负载电阻值足够高，并且因此，向存储元件施加0.5V的电压，以使得存储元件从绝缘状态转移到导电状态。
也是从实验中得知，写入后当即存储元件两个端子之间的电压是恒定值(例如，大约0.2V)，而不管与其串联的负载电阻的值。因此，[1]当负载电阻值是1kΩ时，流过的电流是(0.5V-0.2V)/1kΩ＝0.3mA，存储元件的电阻值是0.2V/0.3mA＝0.67kΩ，且[2]当负载电阻值是10kΩ时，流过的电流是(0.5V-0.2V)/10kΩ＝0.03mA，存储元件的电阻值是0.2V/0.03mA＝6.7kΩ。
因此，根据在存储元件中流动的电流来确定写入后当即存储元件的电阻值，所确定的写入后的电阻值不变并成为恒定值，除非它超过了擦除电压阈值(在与写入相反的电压方向上)。
在擦除的情况下，不产生上述现象，但是绝缘电阻值从几十kΩ变化到1MΩ或更高，而不管写入电阻值。
根据前面的描述，利用具体例子描述施加到公共线的最佳电势。
(例子)
图8示出，在图3中所示的上述电路图的存储单元中，在施加的栅极电势(施加到字线的电势)为2.5V并且施加的位线和源极线之间的电势为0.5V的情况下，向存储元件写入后当即的电阻值与被施加到公共线的电势之间的关系。
图8指示出，如果施加到公共线的电势是1.4V或更高，则写入被失效。这是因为随着增大施加到公共线的电势，MOS晶体管的栅极电势相对地变得更低，即，MOS晶体管的导通电阻变得更高，且写入后当即存储元件的电阻值变得更高，因此当施加到公共线的电势是1.4V或更高时，位线和公共线之间的电势变得比(MOS晶体管的电压阈值)+(存储元件的写入电压阈值)更低。
图9示出，在图3中所示的上述电路图的存储单元中，在施加2.5V的栅极电势与0V的位电势(施加到位线的电势)的情况下，存储元件的擦除使能最小电阻值和被施加到公共线的电势之间的关系。
这里，以MOS晶体管的导通电阻对存储元件的电阻的比率来划分在位线和公共线之间施加的电压，因此，如果存储元件的导电(写入)电阻低，则被施加到存储元件的电压变得低于擦除电压阈值，因而使擦除失效。另一方面，当增大施加到公共线的电势时，在存储元件中流动的电流被增大，且(擦除使能电阻值)＝(擦除电压阈值)/(在存储单元中流动的电流值)，所以擦除使能电阻值的下限变得更低。
如果被施加到公共线的电势是0.5V或更高，则存储元件内的电压变为擦除阈值0.5V或更低，以至于使得在任何电阻值下擦除均失效。
图10是通过将上述图8和图9叠加而得到的图表。图10示出了：
<1>在被施加到公共线的电势被设置在0.9V到1.4V的范围内的情况下，写入被使能且擦除被使能；
<2>在被施加到公共线的电势被设置为0.9V或更低的情况下，写入被使能，但是因为写入后当即的电阻值太低，所以擦除被失效；以及
<3>在被施加到公共线的电势被设置为1.4V或更高的情况下，擦除是使能的，但是写入被失效。
因此，为了既进行写入操作又进行擦除操作，需要将被施加到公共线的电势设置在0.9V到1.4V的范围内。
由于存储元件的电阻值更低，所以能得到更大的读取电流，并因此希望被施加到公共线的电势在0.9V到1.4V的范围内尽可能低。
这里，在应用了本发明的存储装置中，以下面的情况作为例子给出描述：由一个MOS晶体管和一个存储元件构成一个位，将存储元件的绝缘状态分配为数据0，将存储元件的导电状态分配为数据1，由此使得能够存储一个位的数据。然而，不需要由一个MOS晶体管和一个存储元件构成一个位的结构。例如，排列在右边和左边的两个MOS晶体管和两个存储元件可以构成一个位，并且左边的存储元件在绝缘状态而右边的存储元件在导电状态的情况可以被分配为数据0，左边的存储元件在导电状态而右边的存储元件在绝缘状态的情况可以被分配为数据1。此外，可以禁止其中左边和右边的存储元件都在导电状态或都在绝缘状态的情况。这也允许存储一个位的数据。
在应用了本发明的存储装置中，通过设置以使得向公共线施加最佳范围内的电势，也就是，既满足使得能够向存储元件中写入(在例子中是低于1.4V的电势)的电势条件、又满足使得能够在写入后当即从存储元件擦除(在例子中是高于0.9V的电势)的电势条件的电势(在例子中，是从0.9V到1.4V)，使得在存储元件中既能写入又能擦除。
此外，通过向存储单元的一个端子提供公共电势(在例子中，在0.9V到1.4V的范围内的固定电势)，能在从接地电压到电源电压的范围内执行写入、擦除和读取操作。因此，不必需升压(boosting)电路，以至于能够实现写入电路和擦除电路的简化，并能实现功率消耗的降低。
此外，每个存储元件的电极之一与每个MOS晶体管的源极-漏极端子连接，而在所有的存储器件中，每个存储元件的另一个电极彼此相连，这样能带来存储单元面积上的减小。
此外，向存储单元的一个端子提供公共电势防止了公共线的悬空(高阻抗)，并因此能够期望稳定的存储器操作。
本领域的技术人员应当懂得，可以在所附的权利要求或其等效的范围之内，根据设计需求和其它因素而进行各种修正、合并、子合并和更改。
本发明包含与2004年9月29日向日本专利局提交的日本专利申请No.JP2004-284500有关的主题，其全部内容通过参照而被包含于此。

Claims (12)

1.一种存储装置，包括：
存储器件，每个均具有存储元件，所述存储元件具有如下特性：不低于第一阈值信号的电信号的施加允许存储元件从高电阻值状态转移到低电阻值状态；不低于第二阈值信号的电信号的施加允许存储元件从低电阻值状态转移到高电阻值状态，所述第二阈值信号具有与第一阈值信号不同的极性；所述存储器件的每个还具有电路元件，与存储元件串联以作为负载；
其中，所述存储器件以矩阵排列，且每个存储器件的一个端子与公共线连接；以及
其中，在电源电势和接地电势之间的中间电势被施加到公共线。
2.根据权利要求1的存储装置，其中，所述中间电势被设置在这样的范围内：其中，向存储元件的不低于第一阈值信号的电信号的施加允许存储元件的电阻值从高状态改变到低状态；并且，所述中间电势被设置在这样的范围内：其中，通过施加不低于第一阈值信号的电信号而达到低电阻值状态的存储元件能够从低电阻值状态转移到高电阻值状态。
3.根据权利要求2的存储装置，其中所述中间电势优选地落入从0.9V到1.4V的范围内。
4.根据权利要求2或3的存储装置，其中所述中间电势被选择作为所述范围内的最低电势。
5.根据权利要求1的存储装置，其中所述存储元件具有这样的构造：其中存储层被夹在第一电极和第二电极之间，并且在第一电极和第二电极之间的不低于第一阈值信号的电信号的施加允许存储元件从高电阻值状态转移到低电阻值状态，并且在第一电极和第二电极之间的不低于第二阈值信号的电信号的施加允许存储元件从低电阻值状态转移到高电阻值状态。
6.根据权利要求1的存储装置，其中所述电信号是电压信号。
7.一种半导体装置，具有存储装置，所述存储装置包括：
存储器件，每个均具有存储元件，所述存储元件具有如下特性：不低于第一阈值信号的电信号的施加允许存储元件从高电阻值状态转移到低电阻值状态；不低于第二阈值信号的电信号的施加允许存储元件从低电阻值状态转移到高电阻值状态，所述第二阈值信号具有与第一阈值信号不同的极性；所述存储器件的每个还具有电路元件，与存储元件串联以作为负载；
其中，所述存储器件以矩阵排列，且每个存储器件的一个端子被连接到公共线；以及
在电源电势和接地电势之间的中间电势被施加到公共线。
8.根据权利要求7的半导体装置，其中，所述中间电势被设置在这样的范围内：其中，向存储元件的不低于第一阈值信号的电信号的施加允许存储元件的电阻值从高状态改变到低状态；以及，所述中间电势被设置在这样的范围内：其中，通过施加不低于第一阈值信号的电信号而达到低电阻值状态的存储元件能够从低电阻值状态转移到高电阻值状态。
9.根据权利要求8的半导体装置，其中所述中间电势优选地落入从0.9V到1.4V的范围内。
10.根据权利要求8或9的半导体装置，其中所述中间电势被选择作为所述范围内的最低电势。
11.根据权利要求7的半导体装置，其中所述存储元件具有这样的构造：其中存储层被夹在第一电极和第二电极之间，并且在第一电极和第二电极之间的不低于第一阈值信号的电信号的施加允许存储元件从高电阻值状态转移到低电阻值状态，并且在第一电极和第二电极之间的不低于第二阈值信号的电信号的施加允许存储元件从低电阻值状态转移到高电阻值状态。
12.根据权利要求7的半导体装置，其中所述电信号是电压信号。
CNB2005101076437A 2004-09-29 2005-09-29 存储装置及半导体装置 Expired - Fee Related CN100481254C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP284500/04 2004-09-29
JP2004284500A JP2006099866A (ja) 2004-09-29 2004-09-29 記憶装置及び半導体装置

Publications (2)

Publication Number Publication Date
CN1770319A true CN1770319A (zh) 2006-05-10
CN100481254C CN100481254C (zh) 2009-04-22

Family

ID=36098851

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101076437A Expired - Fee Related CN100481254C (zh) 2004-09-29 2005-09-29 存储装置及半导体装置

Country Status (5)

Country Link
US (1) US7242606B2 (zh)
JP (1) JP2006099866A (zh)
KR (1) KR20060051736A (zh)
CN (1) CN100481254C (zh)
TW (1) TWI289315B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101482977B (zh) * 2009-02-20 2011-04-27 南京师范大学 面向Microstation的植入式真三维立体显示方法
CN101371313B (zh) * 2006-01-13 2011-08-17 夏普株式会社 非易失性半导体存储装置
CN106325764A (zh) * 2015-07-08 2017-01-11 群联电子股份有限公司 存储器管理方法、存储器控制电路单元与存储器存储装置
WO2020177089A1 (zh) * 2019-03-06 2020-09-10 深圳市汇顶科技股份有限公司 具有差分架构的2t2r阻变式存储器、mcu及设备
CN111742367A (zh) * 2018-02-26 2020-10-02 索尼半导体解决方案公司 半导体存储装置和电子设备

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
JP2006114087A (ja) * 2004-10-13 2006-04-27 Sony Corp 記憶装置及び半導体装置
JP4309877B2 (ja) * 2005-08-17 2009-08-05 シャープ株式会社 半導体記憶装置
JP2007080311A (ja) * 2005-09-12 2007-03-29 Sony Corp 記憶装置及び半導体装置
JP4195715B2 (ja) * 2006-07-31 2008-12-10 シャープ株式会社 半導体記憶装置
US7397689B2 (en) * 2006-08-09 2008-07-08 Micron Technology, Inc. Resistive memory device
KR100855965B1 (ko) 2007-01-04 2008-09-02 삼성전자주식회사 서브 셀 어레이를 구비하는 양방향성 ｒｒａｍ 및 이를이용하는 데이터 기입 방법
KR100868101B1 (ko) 2007-01-08 2008-11-11 삼성전자주식회사 반도체 메모리 장치
KR100855585B1 (ko) * 2007-01-23 2008-09-01 삼성전자주식회사 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법
US8294488B1 (en) 2009-04-24 2012-10-23 Adesto Technologies Corporation Programmable impedance element circuits and methods
CN101872647B (zh) * 2009-04-27 2014-01-08 复旦大学 一次编程电阻随机存储单元、阵列、存储器及其操作方法
US8654561B1 (en) 2010-10-29 2014-02-18 Adesto Technologies Corporation Read methods, circuits and systems for memory devices
US9177639B1 (en) 2010-12-09 2015-11-03 Adesto Technologies Corporation Memory devices, circuits and methods having data values based on dynamic change in material property
JP5598338B2 (ja) 2011-01-13 2014-10-01 ソニー株式会社 記憶装置およびその動作方法
US9099175B1 (en) 2011-03-01 2015-08-04 Adesto Technologies Corporation Memory devices and methods for read and write operation to memory elements having dynamic change in property
US8854873B1 (en) 2011-05-05 2014-10-07 Adesto Technologies Corporation Memory devices, architectures and methods for memory elements having dynamic change in property
TWI506627B (zh) 2011-08-30 2015-11-01 Ind Tech Res Inst 電阻式記憶體及其寫入驗證方法
US9165648B1 (en) * 2011-12-23 2015-10-20 Adesto Technologies Corporation Resistive memory devices, circuits and methods having read current limiting
US9275731B1 (en) * 2012-10-05 2016-03-01 Marvell International Ltd. Systems and methods for increasing the read sensitivity of a resistive random access memory (RRAM)
US11164627B2 (en) * 2019-01-25 2021-11-02 Micron Technology, Inc. Polarity-written cell architectures for a memory device
US11145676B1 (en) * 2020-05-22 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and multi-level memory cell having ferroelectric storage element and magneto-resistive storage element

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19832995C1 (de) * 1998-07-22 1999-11-04 Siemens Ag Speicheranordnung aus einer Vielzahl von resistiven ferroelektrischen Speicherzellen
US6856536B2 (en) * 2002-08-02 2005-02-15 Unity Semiconductor Corporation Non-volatile memory with a single transistor and resistive memory element
WO2005041303A1 (ja) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US7298640B2 (en) * 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101371313B (zh) * 2006-01-13 2011-08-17 夏普株式会社 非易失性半导体存储装置
CN101482977B (zh) * 2009-02-20 2011-04-27 南京师范大学 面向Microstation的植入式真三维立体显示方法
CN106325764A (zh) * 2015-07-08 2017-01-11 群联电子股份有限公司 存储器管理方法、存储器控制电路单元与存储器存储装置
CN111742367A (zh) * 2018-02-26 2020-10-02 索尼半导体解决方案公司 半导体存储装置和电子设备
WO2020177089A1 (zh) * 2019-03-06 2020-09-10 深圳市汇顶科技股份有限公司 具有差分架构的2t2r阻变式存储器、mcu及设备

Also Published As

Publication number Publication date
US20060067114A1 (en) 2006-03-30
JP2006099866A (ja) 2006-04-13
TWI289315B (en) 2007-11-01
TW200617989A (en) 2006-06-01
CN100481254C (zh) 2009-04-22
US7242606B2 (en) 2007-07-10
KR20060051736A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
CN1770319A (zh) 存储装置及半导体装置
CN1779848A (zh) 存储器件和半导体器件
CN1983443B (zh) 存储装置和半导体装置
JP4798689B2 (ja) バッファ化層メモリセル
CN1892902A (zh) 存储器件和半导体器件
CN1574076A (zh) 非易失性半导体存储装置及其控制方法
CN102754207B (zh) 电阻式存储器及处理电阻式存储器的方法
CN100524512C (zh) 半导体存储元件及半导体存储器件
CN1505042A (zh) 非易失性半导体存储装置
CN1722302A (zh) 存储器设备
CN1790540A (zh) 存储器和半导体设备
CN1574077A (zh) 非易失性半导体存储装置及其写入方法和删除方法
CN1894751A (zh) 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法
CN1499522A (zh) 非易失性可变电阻器，存储器件，及其定标法
CN1779851A (zh) 存储器件和半导体器件
CN1901089A (zh) 存储器件
CN1881466A (zh) 存储设备和半导体装置
CN1897158A (zh) 存储设备以及半导体设备
JP5194667B2 (ja) 可変抵抗素子および記憶装置
CN1741194A (zh) 非易失性半导体存储装置及读出方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170111

Address after: Kanagawa Japan Atsugi Asahi 4-14-1

Patentee after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20210929