CN1630089A - 一种用于降低暗电流信号之影像传感器及其制造方法 - Google Patents

Abstract

本发明系关于一种施加一装置隔离技术以降低暗信号之影像传感器及其制造方法。该影像传感器包含一逻辑单元及一光收集单元，该光收集单元中形成有多个光电二极管，其中该等光电二极管互相间以一形成于一基片之一表面下之场离子布植区以及一形成于该基片之该表面上之隔离层所隔离。

Description

一种用于降低暗电流信号之影像传感器及其制造方法

技术领域

本发明系关于一种影像传感器。更详而言之，本发明系关于一种使用一装置隔离技术用于降低暗信号信号之影像传感器及其制造方法。

背景技术

一般皆知装置隔离技术已用于半导体集成电路制造时对各装置进行电性隔离上，例如隔离一晶体管与一电容。在诸多装置隔离技术中，硅之区域氧化(LOCOS)技术及浅沟渠隔离(STI)技术为其中常采用者。

LOCOS技术是在一硅基片一主动区域上形成一氮化层类的掩模图案，并接着使用该掩模图案作为屏蔽对该硅基片进行热氧化。然而，LOCOS技术具有氧化物层形成于一大片区域及氧化层与硅基片接口间有鸟喙(bird’s beak)产生的缺点，因此，使用LOCOS技术于高度积体化的装置受到限制。因此，STI技术较广用于高度积体化装置中，因STI技术系以形成一浅沟渠于一基片上、并接着将该沟渠埋入一氧化物层之方式进行。

同时，影像传感器用以将一光学影像转换成一电信号，其亦为一种半导体装置。在各种影像传感器中，电荷耦合装置(CCD)及互补式金属氧化物半导体(COMS)影像传感器被广泛使用，此一影像传感器在一单位像素中具有数个光电二极管，该些互为邻近之单位像素的光电二极管各皆需以装置隔离技术加以隔离。

进行每一光电二极管之隔离时，LOCOS技术或STI技术形成之装置隔离层会为应力造成的诸多缺陷所破坏，其中该应力系产生于一场区及一主动区间之一边界区域者。这些缺陷严重影响一暗信号的特性，而暗信号系为一影像传感器最重要的特性之一。因此，非常需要发展一种可用于针对影像传感器之特定特性的有效装置隔离技术性。

发明内容

因此，本发明之一目的系提供一使用一装置隔离技术之影像传感器及其制造方法，其中该装置隔离技术系用以降低暗信号。

在本发明一观点中，提供一影像传感器，其包含一逻辑单元及一光收集单元，其中该光收集单元形成有多个光电二极管，其中该等光电二极管互相间以一形成于一基片之一表面下之场离子布植区以及一形成于该基片之该表面上之隔离层所隔离。

在本发明的另一观点中，提供一互补式金属氧化物半导体(CMOS)影像传感器，其包含一逻辑单元及一像素阵列单元，其中该像素阵列单元形成有多个光电二极管，其中该等光电二极管互相以一形成于一基片之一表面下之场离子布植区以及一形成于该基片之该表面上之隔离层所隔离，其中该场离子布植区一基片之表面及该基片之表面上的一隔离层下。

在本发明另一观点中，提供一种形成一影像感测之一装置隔离结构的方法，该影像传感器包含一光收集单元及一逻辑单元，该方法包含下列步骤：在该光收集单元之一场区域中形成一隔离层图案于一基片上；藉由执行LOCOS技术或STI技术形成一装置隔离用隔离层于该逻辑单元之一场区域中；及形成一场离子布植区于该基片之一表面下于该光收集单元之场区域内。

附图说明

在详阅过以下较佳实施例配合以图式之说明后，本发明之上述及其它目的与特征将变得更为明显易懂，其中：

第1图系本发明第一较佳实施例中一影像传感器中一装置隔离结构之剖面图，其中该装置隔离结构用以降低暗信号；

第2图系本发明一较佳实施例中一互补式金属氧化物半导体(CMOS)影像传感器之剖面图，其中该CMOS影像传感器具有一装置隔离结构；及

第3A图至第3F图系用以说明本发明之较佳实施例中一种形成一影像传感器中一装置隔离结构之方法的剖面图。

具体实施方式

本发明之一较佳实施例将配合所附图式详述如下。

第1图系为根据本发明较佳实施例中一影像传感器中一装置隔离结构之剖面图。

如图所示，该影像传感器分作一光收集单元A及一逻辑单元B两部份，光收集单元A中形成有多个光电二极管，逻辑单元B中则形成有典型互补式金属氧化物半导体(CMOS)组件。光收集单元中，该等光电二极管用以在收集光后产生光电荷，此处以10A及10B分别表示一第一及一第二光电二极管。一场离子布植区20形成于一硅基片100之一预定表面下方，该基片系位于第一光电二极管10A及第二光电二极管10B之间。一隔离层30形成于硅基片100之预定表面上。场离子布植区20及隔离层30用以隔离相邻而置的第一及第二光电二极管10A，10B。若硅基片100系为一第一导电型，则该第一及第二光电二极管10A，10B系为一第二导电型，且场离子布植区20系为第一导电型。在逻辑单元B中，传统硅之局部氧化(LOCOS)技术及或浅沟渠隔离(STI)被执行以形成一隔离层60，该隔离层60系为一装置隔离层。

如上所述，为达降低影像传感器中暗信号之目的，光收集单元A施加以一特殊装置隔离技术，而逻辑单元B施加以传统LOCOS及(或)STI技术。更详而言之。LOCOS技术及STI技术强迫伴随与一热氧化过程，故产生于一场区域及一装置隔离区间之一接口之应力造成缺陷，并因此造成暗信号问题。然而，在本较佳实施例中暗信号的产生得以降低，因为装置隔离层系以离子布植及沉积隔离层之方法形成、且该离子布植不需伴以热氧化过程之故。

第2图为本发明较佳实施例中一具有一装置隔离结构之CMOS影像传感器的剖面图。

如图所示，CMOS影像传感器分作一像素阵列单元C及一逻辑单元D两部份，其中像素阵列单元C形成有光电二极管，而逻辑单元D形成有典型CMOS装置。在像素阵列单元C中，一光电二极管10用以在收集信号后产生光电荷，一传送闸Tx用以将该光电二极管10产生之光电荷传送至一感测点40处，一场离子布植区20及一隔离层30用以隔离该等装置。在逻辑单元D中，一装置隔离层60A以STI技术或LOCOS技术将该等典型COMS装置互相隔离，故一场区域及一主动区间200接口产生之缺陷数得以降低，暗信号数亦因此降低。

同时，当考虑诸如离子布植能量等过程规格时，装置隔离用隔离层30必须有其预定厚度；亦即，影像传感器形成过程所用之离子布植能量规格之决定当视以LOCOS技术形成之装置隔离层的厚度而定。因此，隔离层30形成之厚度应同于以LOCOS技术形成场氧化层时往硅基片上表面处成长部份的厚度，以使不改变及后续之离子布植能量等条件。此外，当上述特定装置隔离结构系以该较佳实施例形成时，目前施用制造条件的改变需加以最小化，下列将详述用以形成特定装置隔离结构而不改变目前施用制造条件之方法。

第3A图至第3F图系为用以说明本发明较佳实施例中影像传感器内装置隔离结构之一形成方法的剖面图。

在第3A图中，一氧化层302及一氮化层303沉积于一硅基片301上，一第一装置隔离掩模图案304则形成于上述形成之结构上，用以打开一光收集单元之主动区及一逻辑单元的整个区域，其中该氧化层302的沉积厚度为约2000至约2500，该氮化层303沉积之厚度为约1000至约1500。

详而言之，氮化层303之设置系使一后续形成之氧化层图案倾斜，氧化层302亦以热氧化过程方式形成，用以使硅基片301内存在之杂质往外部扩散；由于该往外扩散之故，吸气(gettering)效果将产生。此外，氧化层302如第1图所示用以作为装置隔离之隔离层30，其需足够厚以使诸如离子布植等后续过程步骤得顺利进行。举例而言，由于以LOCOS技术场氧化层时往硅基片之上表面方向长去之部份的典型厚度约为2200，因此氧化层302之形成至少需有该厚度。图中，该第一装置隔离掩模图案304为一光阻PR，其系以传通微影蚀刻过程形成。

第3B图及第3C图为显示既打开之主动区内之氮化层303及氧化层302之受蚀状态的剖面图，其中该蚀刻系以第一装置隔离掩模图案304为之。更特定说来，第3B图为显示该氮化层303及该氧化层302在一干蚀刻过程后的受蚀状态的剖面图，第3C图则为该两层303，302在一湿蚀刻过程后的受蚀状态。

较佳地，该干蚀刻过程的执行以能使氧化层302之侧向轮廓有约60°之倾斜角，其目的在于避免在一导电层中，诸如用于一闸极电极中之一多晶硅层，残余物之产生，其中该倾斜部份以参考符号B表示于第3B图中。此外，以干蚀刻过程形成图案之氮化层303的每一侧壁下部以形成有一下切(undercut)为更佳，其目的在于圆化后续湿蚀刻过程时氧化层的上部份，其中该下切以参考符号A表示。此外，氧化层302厚度在干蚀刻过程期间保持在约600至约700之间，以避免干蚀刻过程期间电浆对硅基片301的破坏，其中蚀刻后剩余之氧化层302部份以C表示于第3B图中。

如第3D图所示，第一装置隔离掩模图案304及氮化层303被移除。接着，一垫氧化层305及一垫氮化层306系沉积以作为逻辑单元内装置隔离用。此时，垫氧化层305之厚度为约100至约200，而垫氮化层306之厚度则为约1000至约1500。其后，一第二装置隔离掩模图案307在该逻辑单元打开一场区域系形成于上述形成结构之上。

如第3E图所示，第二装置隔离掩模图案307被移除，一场隔离层308则以一热过程步骤成长于该逻辑单元中。接着，垫氮化层306及垫氧化层305被移除。

第3D图及第3E图中，揭示以传统LOCOS技术在逻辑电路之场区域内形成装置隔离层之步骤。然而，除了LOCOS技术外，仍可能藉由一传统STI技术形成装置隔离层。

如第3F图所示，仅在光收集单元中仍存氧化层302之场区域执行以一选择性离子布植步骤。从该选择性离子布植步骤，一场离子布植区309系形成于沉积在光收集单元中氧化层302下之硅基片301之一表面下。

当以本发明之较佳实施例过程时，光收集单元施加以一特殊装置隔离技术形成其场离子布植区及氧化层。相反地，逻辑单元则施加以LOCOS及或STI技术形成。结果，光收集单元内应力产生之缺陷可得避免，因此暗信号得以降低，影像传感器之低光位准特性也因此得获改善，而良率亦得增加。再者，由于装置隔离结构在加以传统过程步骤时得有最小的改变，因此本发明亦有减少缩短周期及减少开发及量产成本之额外效益。

本申请案包含与申请日为2003年12月16日之韩国申请案2003-0091843内相关之标的，该申请案之所有内容以参考方式并入本文。

本发明已以数特定实施例描述于上，熟习该项技术者得在不脱本发明精神及范围的条件下加以改变或修改，本发明之精神及范围定义如后附之权利要求中。

主要组件符号说明

10A、10B…光电二极管

20…场离子布植区

30、300…隔离层

40…观测点

60…装置隔离层

100、301…硅基片

200…主动区

302…氧化层

303…氮化层

304…第一装置隔离图案

305…垫氧化层

306…垫氮化层

307…第二装置隔离掩模图案

308…场隔离层

309…场离子布植区

Claims (15)

1.一种影像传感器，其包含：

逻辑单元；及

光收集单元，多个光电二极管形成于其中，其中该光电二极管互相以一形成于一基片之一表面下之场离子布植区以及一形成于该基片之该表面上之隔离层所隔离。

2.如权利要求第1项之影像传感器，其中该基片及该场离子布植区系以一第一导电类型形成，该光电二极管系以一第二导电类型形成。

3.如权利要求第1项之影像传感器，其中该隔离层为一热过程所成长的氧化层。

4.如权利要求第1项之影像传感器，其中该逻辑单元包含一装置隔离用之隔离层，该隔离层系为一硅之局部氧化(LOCOS)技术及一浅沟渠隔离(STI)技术所形成。

5.一种互补式金属氧化物半导体(CMOS)影像传感器，其包含：

逻辑单元；及

像素阵列单元，多个光电二极管形成于其中，其中该光电二极管互相间以一形成于一基片之一表面下之场离子布植区以及一形成于该基片之该表面上之隔离层所隔离。

6.如权利要求第5项之CMOS影像传感器，其中该基片及该场离子布植区系以一第一导电类型形成，而该光电二极管系以一第二导电类型形成。

7.如权利要求第5项之CMOS影像传感器，其中该逻辑单元包含一装置隔离用之隔离层，该隔离层为LOCOS技术及STI技术所形成。

8.如权利要求第5项之CMOS影像传感器，其中该隔离层系为一热氧化过程所形成之一氧化层。

9.如权利要求第5项之影像传感器，其中该隔离层具有一预定厚度，且该第一厚度之值需考虑一后续离子布植步骤中的离子布植能量。

10.一种在一影像传感器中形成一装置隔离结构之方法，该影像传感器包含一光收集单元及一逻辑单元，该方法包含下列步骤：

形成一隔离层图案于光收集单元之一场区域中之一基片上；

藉由执行LOCOS技术及STI技术之一形成一装置隔离用隔离层于该逻辑单元之一场区域内；及

形成一场离子布植区于该光收集区之该场区域中之该基片之一表面下。

11.如权利要求第10项之方法，其中该隔离层图案系以获得倾斜侧壁之方式形成。

12.如权利要求第10项之方法，其中该形成该隔离层图案之步骤包含下列步骤：

堆栈一氧化层及一氮化层于一基片上；

形成一掩模图案于该氮化层上，该掩模图案打开该光收集单元之一主动区；

藉由使用该掩模图案作为一蚀刻掩模于该氮化层及该氧化层上执行一干蚀刻过程及一后续之湿蚀刻过程；及

移除该掩模图案及该氮化层。

13.如权利要求第10项之方法，其中一底切系藉由该干蚀刻过程在该氮化层之每一侧壁之一底部处所形成。

14.如权利要求第10项之方法，其中该氧化层在该蚀刻过程期间的厚度被维持在约600至约700之间。

15.如权利要求第12项之方法，其中该氧化层系利用一热过程而成长。

Images