CN1641883A - 互补金属氧化物半导体图像传感器及其制造方法 - Google Patents

Abstract

公开了一种CMOS图像传感器及其制造方法，其中在活性区与场效应区之间的边界未被离子注入损坏。制造CMOS图像传感器的方法包括在第一导电型半导体衬底中形成沟槽，在沟槽两侧的半导体衬底中形成第一导电型重掺杂杂质离子区，通过在沟槽与器件隔离之间插入绝缘膜形成器件隔离膜，在半导体衬底上依次形成栅绝缘膜和栅电极，在栅电极和器件隔离膜之间的半导体衬底中形成光电二极管的第二导电型杂质离子区。

Description

互补金属氧化物半导体图像传感器及其制造方法

本申请要求2003年12月31日提交的韩国专利申请No.P2003-101553的优先权，该专利申请经引用并入本文。

技术领域

本发明涉及互补金属氧化物半导体(CMOS)图像传感器及其制造方法，更具体地，本发明涉及其中在活性区与场效应区之间的边界未被离子注入损坏的CMOS图像传感器及其制造方法。

背景技术

一般来说，图像传感器是指将光信号转换成电信号的半导体器件。图像传感器分成电荷耦合器件(CCD)和互补MOS(CMOS)图像传感器。CCD转换并储存电荷载流子到电容器中，电容器的状态是各个MOS电容器相互靠近。CMOS图像传感器采用切换方式，其基于外围电路如控制电路和信号处理电路使用CMOS技术按像素数提供MOS晶体管并检测MOS晶体管的输出信号。

CCD有若干缺点。即CCD要求很大的功率消耗并且其驱动方式复杂。而且由于需要许多掩模(mask)处理步骤，不能在CCD芯片内实现信号处理电路。

为了解决这些缺点，最近已经进行了基于亚微米CMOS技术的CMOS图像传感器的研究。在CMOS图像传感器中，通过在单元像素内形成光电二极管和MOS晶体管并以切换方式检测信号来获得图像。在这种情况下，因为使用了CMOS技术，需要更少的功率消耗。而且由于需要20个掩模，处理步骤比CCD简单，CCD需要30至40个掩模。因此，信号处理电路可以集成在单一的芯片内。这使得小尺寸产品和该产品的各种应用成为可能。

现在参考图1和图2描述现有技术的CMOS图像传感器。图1和图2是说明现有技术CMOS图像传感器的单元像素结构的电路图和布置。尽管可以使用构成CMOS图像传感器的3个或更多的晶体管，但是为了方便起见，将描述基于3个晶体管的CMOS图像传感器。

如图1和图2所示，CMOS图像传感器的单元像素100包括光电二极管110和三个NMOS晶体管。光电二极管110作为传感器。在三个晶体管中，复位晶体管Rx 120转换在光电二极管110中产生的光电荷并将这些电荷放电以检测信号。另一个驱动晶体管Dx 130作为源跟随器。另一个选择晶体管Sx 140用于切换和寻址。

其间，在单元像素的图像传感器中，光电二极管110用作复位晶体管Rx 120的源以促进电荷转换。为此，制造单元像素的图像传感器的加工步骤包括轻或重注入杂质离子到包括某些光电二极管的区域中的步骤，如图2所示。

参考图3A至图3C描述制造与图2的A-A’线的部分相对应的单元像素的图像传感器的加工步骤。为了参考，图2的实线表示活性区160。

如图3A所示，栅绝缘膜122和栅电极123依次形成在P型半导体衬底101上，其中通过浅槽隔离(STI)法形成器件隔离膜121。在这种情况下，尽管没有示出，但是P型外延层可以预先形成在P型半导体衬底101中。随后，在半导体衬底101整个表面上沉积光刻胶薄膜。然后通过光刻法形成光刻胶图案，以确定光电二极管区域。此时，栅电极不会被光刻胶图案暴露。

在这种状态下，将轻掺杂的杂质离子，例如N型杂质离子注入到半导体衬底的整个表面中，以预定深度在半导体衬底101中形成轻掺杂的杂质离子区。

随后，如图3B所示，形成另一个光刻胶图案125，并使用光刻胶图案125作为离子注入掩模，在栅电极的漏极区中形成用于LDD结构的轻掺杂杂质离子区。此时，轻掺杂的杂质离子区不被光刻胶图案125暴露。

此后，如图3C所示，在栅电极123的侧壁处形成分隔物126，在N型杂质离子区n^-上形成P型杂质离子区P0。因此，完成了形成光电二极管的加工步骤。在完成光电二极管的状态下，将重掺杂的杂质离子选择性地注入栅电极123的漏极区，形成重掺杂的杂质离子区n⁺。最后，完成对应于图2的A-A’线的部分的加工步骤。

在制造现有技术的CMOS图像传感器的方法中，将轻掺杂的杂质离子注入到活性区和器件隔离膜中，形成光电二极管。此时，由于在器件隔离膜与活性区之间的边界中注入的离子，在相应的衬底中产生缺陷。

由于离子注入产生的这种缺陷产生电荷或空穴载体并提供电荷-空穴复合区，从而增大光电二极管的漏电流。即产生暗电流，其中电子从光电二极管传输到处于不存在光的状态下的浮动扩散区。暗电流由各种缺陷导致，这些缺陷产生于硅表面附近、器件隔离膜与P⁰之间的边界处、器件隔离膜与n^-之间的边界处、在P⁰与n^-之间的边界处、P型区域、n型区域、或悬挂键。暗电流还恶化CMOS图像传感器的低照明特性。

在美国专利No.6,462,365中，在对应于光电二极管区域的部分中形成器件隔离膜和传输门，以减少由于光电二极管损环产生的暗电流。此外，尽管已经提出了减小暗电流的其它各种方法，但是没有解决由于离子注入在器件隔离膜与活性区之间的边界处产生的缺陷的有效方法。

发明内容

因此，本发明涉及CMOS图像传感器及其制造方法，可以明显避免由于现有技术的局限性和缺点产生的一个或多个问题。

本发明的一个目的是提供一种CMOS图像传感器及其制造方法，其中在活性区与场效应区之间的边界未被离子注入损坏。

本发明的其它优点、目的和特征部分在以下的说明书中阐述，在研究了下文后对于本领域技术人员将变得显而易见，或者可以从本发明的实践中了解。本发明的目的和其它优点可以通过在说明书及权利要求和附图中特别指出的结构实现。

为了实现这些目的和其它优点，并且根据本发明的目的，如本文所实施和概括描述的，CMOS图像传感器包括具有由场效应区限定的活性区的第一导电型半导体衬底，在活性区的预定部分中形成的光电二极管，沿着光电二极管周边形成的器件隔离膜，在器件隔离膜两侧形成的第一导电型重掺杂的杂质离子区。

另一方面，一种制造CMOS图像传感器的方法包括在第一导电型半导体衬底中形成沟槽，在沟槽两侧的半导体衬底中形成第一导电型重掺杂的杂质离子区，通过在沟槽与器件隔离之间插入绝缘膜形成器件隔离膜，在半导体衬底上依次形成栅绝缘膜和栅电极，在栅电极和器件隔离膜之间的半导体衬底中形成光电二极管的第二导电型杂质离子区。

优选地，形成沟槽的步骤包括在半导体衬底上依次沉积牺牲性(sacrificing)氧化物膜和硬掩模层，在半导体衬底的场效应区形成牺牲性氧化物膜和硬掩模层的开口，以暴露开口中的衬底表面，和使用硬掩模层作为蚀刻掩模在暴露的衬底中形成沟槽。

优选地，形成第一导电型重掺杂杂质离子区的步骤包括相对于衬底以预定倾斜角θ向沟槽的一侧或两侧注入第一导电型重掺杂杂质离子。

优选地，倾斜角θ取决于tanθ＝W/(H₁+H₂)，其中W代表器件隔离膜与栅电极之间的宽度，H₁代表光电二极管区的第二导电型杂质离子的深度，H₂代表用于第一导电型半或重掺杂离子注入的光刻胶图案的高度。

优选地，第一导电型重掺杂的杂质离子区的宽度为100至300。

优选地，第一导电型杂质离子是B离子或BF₂离子。

优选地，第一导电型重掺杂杂质离子区通过注入浓度为1×10¹²至1×10¹⁵个离子/cm²的离子形成。

在形成包围光电二极管的器件隔离膜时，由于在用于器件隔离膜的沟槽两侧预先形成与光电二极管的n^-区域相反的P型导电型的重掺杂杂质离子区，由于器件隔离膜与光电二极管的n^-区之间的边界的损环而导致的暗电流可以最小化。

应当理解，本发明的以上一般描述和以下详细描述是示例性和解释性的，旨在提供本发明的进一步解释。

附图说明

用来提供本发明的进一步理解并且引入且构成本申请一部分的附图说明本发明的实施方案，并且与说明书一起用于解释本发明的原理。在附图中：

图1是说明现有技术CMOS图像传感器的单元像素结构的电路图；

图2是说明现有技术CMOS图像传感器的单元像素的布置；

图3A至图3C是沿图2中的A-A’线，说明制造现有技术CMOS图像传感器的加工步骤的截面图；

图4是说明根据本发明的CMOS图像传感器的结构的截面图；

图5A至图5G是说明制造根据本发明的CMOS图像传感器的加工步骤的截面图；和

图6是说明根据本发明的CMOS图像传感器的单元像素的布置。

具体实施方式

现在详细说明本发明的优选实施方案，其实施例在附图中表明。只要可能，在全部附图中使用相同的附图标记表示相同或类似的部件。

下文中，根据本发明的CMOS图像传感器及其制造方法将描述如下。

图6是说明根据本发明的CMOS图像传感器的单元像素的布置。如图6所示，活性区由场效应区限定。活性区对应于在图6中的实线423内的区域。布置复位晶体管Rx 120的栅电极、驱动器晶体管Dx 130的栅电极、和选择晶体管Sx 140的栅电极，覆盖活性区的预定部分。光电二极管PD在活性区的一侧形成。与半导体衬底导电类型相同的杂质离子区，例如P型重掺杂杂质离子区P⁺440沿着光电二极管的内侧在衬底中形成。也就是说，在场效应区的器件隔离膜与光电二极管区之间的边界处形成P⁺型区域440。

参考图4描述CMOS图像传感器沿图6中的B-B’线的截面结构。

如图4所示，在P⁺⁺型半导体衬底401上形成P^-型外延层。在半导体衬底401的场效应区中形成器件隔离膜406a，来隔离半导体衬底401的活性区。栅绝缘膜122和栅电极123依次形成在活性区的预定部分上，分隔物129形成在栅电极123和栅绝缘膜122的侧壁处。

由栅电极123和器件隔离膜406a限定光电二极管区。光电二极管区具有在N型轻掺杂杂质离子区n^-409与衬底401之下的P型外延层之间的PN结结构。而且，具有LDD结构的漏极区n⁺形成在栅电极123一侧的衬底401中。

其间，P型重掺杂杂质离子区p⁺440形成在器件隔离膜406a与光电二极管区之间的边界处。当形成用于光电二极管区的N型轻掺杂杂质离子区n^-409时，P型区域p⁺440防止边界器件隔离膜406a和光电二极管区被离子注入损坏，并提供电子-空穴复合区域。

下面更详细描述制备根据本发明的上述CMOS图像传感器的方法。

如图5A所示，通过高温热氧化过程，按照40至150的厚度在半导体衬底401，例如P型单晶硅衬底P⁺⁺-_衬底401上，生长牺牲性氧化物膜402。P^-型外延层P^--_外延可以预先形成在半导体衬底401中。P^-型外延层在光电二极管中深深形成耗尽区，以便提高低压光电二极管收集光电荷的能力并改善光灵敏性。

随后，通过低压化学气相沉积按照500至1500的厚度在牺牲性氧化物膜402上沉积牺牲性氮化物膜403。牺牲性氮化物膜403用作硬掩模层。牺牲性氧化物膜402将释放半导体衬底401和牺牲性氮化物膜403的应力。牺牲性氮化物膜403在形成沟槽时用作蚀刻掩模层，并在后来的化学机械抛光过程中用作蚀刻停止膜。

此后，在衬底401的活性区上形成光刻胶图案(未示出)，使得光刻胶图案的开口定位于衬底401的场效应区。开口中的牺牲性氧化物膜402和牺牲性氮化物膜403用具有各向异性蚀刻特性的干蚀刻法完全蚀刻，例如使用光刻胶图案作为蚀刻掩模的反应性离子蚀刻(RIE)法，因此暴露了衬底401的场效应区。然后除去光刻胶图案。

随后，使用剩余的牺牲性氮化物膜403作为蚀刻掩模层通过RIE法按3000的浅深度蚀刻所暴露的场效应区的衬底401。因此，在衬底401的场效应区中形成沟槽404。

在这种状态下，如图5B所示，使用剩余的牺牲性氮化物膜403作为离子注入掩模，按1×10¹²至1×10¹⁵个离子/cm²的浓度以预定的倾斜角度将P型重掺杂杂质离子，例如B离子或BF₂离子，注入衬底401中。因此，在沟槽404一侧的衬底401中形成P型重掺杂杂质离子区p⁺440。优选地，P型区域440的宽度d为100至300。

此时，考虑诸如沟槽404的宽度W、其深度H₂和衬底401上的牺牲性氧化物膜402和牺牲性氮化物膜403的高度H₁等一些因素来确定P⁺型区域的离子注入角。在这些因素之间的关系表示如下。

tanθ＝W/(H₁+H₂)

P⁺型区域440形成在光电二极管的n-区与器件隔离膜406a之间的边界处，以减少暗电流。更详细地，由光电二极管的杂质离子n-注入引起的缺陷产生在器件隔离膜406a和光电二极管区域之间的边界处。该缺陷产生电荷载流子，并且电荷载流子转移到浮动扩散区，从而导致暗电流。P⁺型区捕获电荷载流子并提前防止暗电流产生。

其间，向沟槽404一侧的离子注入按特定方向以一定的倾斜角进行一次以上。然后，在与上述特定方向相反的方向上以一定的倾斜角将P型重掺杂杂质离子注入到沟槽404的另一侧。因此，在沟槽404的两侧以彼此相同的形状在衬底401中形成P型重掺杂杂质离子区440。

在沟槽404的两侧形成P型重掺杂杂质离子区440的状态下，如图5C所示，通过热氧化过程按200至400的厚度在沟槽404中在半导体衬底401上生长绝缘膜，例如热氧化物膜405。在形成沟槽404后，热氧化物膜405将去除由等离子体和P型重掺杂离子注入导致的损坏。更详细地，热氧化物膜405去除在半导体衬底401上的沟槽404中的原子排列中存在的悬挂键。而且，热氧化物膜405用于与后来形成的器件隔离膜406a一起改善结特性。由于任选形成热氧化物膜405，可以不形成热氧化物膜405而进行后续过程。

如图5D所示，用于器件隔离的绝缘膜406厚厚地沉积在包括沟槽404和在沟槽404外面的牺牲性氮化物膜403的衬底401整个表面上，以便充分掩盖沟槽404。此时，优选的是在沟槽404内的绝缘膜406中不形成空隙。根据半导体衬底的设计原则，绝缘膜406可以通过O₃-原硅酸四乙酯(O₃-TEOS)大气压化学气相沉积(APCVD)法或高密度等离子体化学气相沉积(HDP CVD)法沉积。

已经基于单层结构描述了绝缘膜406，绝缘膜还可以具有多层结构，例如双层结构的氧化物和氮化物膜。

随后，如图5E所示，绝缘膜406通过化学机械抛光法抛光，以便与牺牲性氮化物膜403平齐。然后通过高温热退火过程致密地保持绝缘膜406。此后，如图5F所示，牺牲性氮化物膜403和牺牲性氧化物膜402通过使用HF溶液的腐蚀法去除，在沟槽404中形成器件隔离膜406a。

在如上形成CMOS图像传感器的器件隔离膜406a的状态下，进行制造CMOS图像传感器的典型加工步骤。形成器件隔离膜406a，来包围图6的光电二极管区域。

如图5G所示，栅绝缘膜122和栅电极123依次形成在活性区的预定部分上。栅电极123可以是复位晶体管之一，并且在基于4个晶体管的CMOS图像传感器的情况下，与转换晶体管之一相对应。轻掺杂杂质离子区可以在光电二极管的杂质离子注入之后形成。

在这种状态下，光刻胶薄膜沉积在衬底401的整个表面上，并且选择性地图案化，以形成确定光电二极管区域的光刻胶图案。也就是说，在栅电极123与器件隔离膜406a之间的衬底表面被光刻胶图案暴露。然后，将轻掺杂杂质离子注入衬底401的整个表面，形成光电二极管。因此，形成用于光电二极管的轻掺杂杂质离子区n^-409，并且完成具有含衬底401的P^-型外延层P^--_外延的PN结结构的光电二极管。

由于轻掺杂杂质离子区n^-409邻接器件隔离膜406a，所以可能在器件隔离膜406a和光电二极管区域之间的边界处产生诸如电子或空穴载流子和漏电流的问题。但是，由于P型重掺杂杂质离子区预先在器件隔离膜406a一侧形成并且提供电子-空穴复合区域，因此由形成n^-区域的离子注入导致的这类问题可以预先避免。

此后，尽管没有示出，将P型半掺杂杂质离子注入光电二极管区域的衬底401中，并且形成浮动扩散区。然后，最终完成了制造根据本发明的CMOS图像传感器的方法。

如上所述，该CMOS图像传感器及其制造方法具有以下优点。

在形成包围光电二极管的器件隔离膜的过程中，由于在器件隔离膜的沟槽两侧预先形成了与光电二极管的n^-区相反的P型重掺杂杂质离子区，所以由器件隔离膜与光电二极管的n^-区之间的界面损坏导致的暗电流可以最小化。

对于本领域技术人员明显的是，可以在本发明中进行各种改进和变化。因此本发明旨在覆盖由所附权利要求及其等同物范围内提供的本发明的改进和变化。

Claims (10)

1.一种CMOS图像传感器，包含：

具有由场效应区确定的活性区的第一导电型半导体衬底；

在活性区的预定部分中形成的光电二极管；

沿着光电二极管周边形成的器件隔离膜；和

在器件隔离膜两侧形成的第一导电型重掺杂杂质离子区。

2.权利要求1的CMOS图像传感器，其中第一导电型重掺杂杂质离子区的宽度为100至300。

3.权利要求1的CMOS图像传感器，其中第一导电型杂质离子是B离子或BF₂离子。

4.一种制造CMOS图像传感器的方法，包括：

在第一导电型半导体衬底中形成沟槽；

在沟槽两侧的半导体衬底中形成第一导电型重掺杂杂质离子区；

通过在沟槽与器件隔离之间插入绝缘膜形成器件隔离膜；

在半导体衬底上依次形成栅绝缘膜和栅电极；和

在栅电极和器件隔离膜之间的半导体衬底中形成光电二极管的第二导电型杂质离子区。

5.权利要求4的方法，其中形成沟槽的步骤包括在半导体衬底上依次沉积牺牲性氧化物膜和硬掩模层，在半导体衬底的场效应区形成牺牲性氧化物膜和硬掩模层的开口，以暴露开口中的衬底表面，和使用硬掩模层作为蚀刻掩模在暴露的衬底中形成沟槽。

6.权利要求4的方法，其中形成第一导电型重掺杂杂质离子区的步骤包括相对于衬底以预定倾斜角θ向沟槽的一侧或两侧注入第一导电型重掺杂杂质离子。

7.权利要求6的方法，其中倾斜角θ取决于tanθ＝W/(H₁+H₂)，W代表器件隔离膜与栅电极之间的宽度，H₁代表光电二极管区的第二导电型杂质离子的深度，H₂代表用于第一导电型半或重掺杂离子注入的光刻胶图案的高度。

8.权利要求4的方法，其中第一导电型重掺杂杂质离子区的宽度为100至300。

9.权利要求4的方法，其中第一导电型杂质离子为B离子或BF₂离子。

10.权利要求4的方法，其中第一导电型重掺杂杂质离子区通过注入浓度为1×10¹²至1×10¹⁵个离子/cm²的离子形成。

Images